NL192966C

NL192966C - Fasecomparator-vergrendelingsdetectieketen en een deze keten toepassende frequentiesynthesizer.

Info

Publication number: NL192966C
Application number: NL8620366A
Authority: NL
Original assignee: Plessey Overseas
Priority date: 1985-09-18
Filing date: 1986-09-18
Publication date: 1998-06-03
Also published as: GB2180708B; NL192966B; GB8522998D0; GB2180708A; NL8620366A; DE3690492T; GB8622456D0; WO1987001885A1; US4806878A; DE3690492C2

Description

1 192966

Fasecomparator-vergrendelingsdetectieketen en een deze keten toepassende frequentiesynthesizer

De uitvinding heeft betrekking op een fasecomparator-vergrendelingsdetectieketen voor gebruik in een digitale, van een fasevergrendellus voorziene frequentiesynthesizer met een fasecomparator, die reageert 5 op een referentiefrequentie en op een via een variabele deler van een variabele-frequentie-oscillator verkregen frequentie voor het verschaffen van frequentie-omhoog- en frequentie-omlaagfoutsignalen, en met een lusversterker, die reageert op de foutsignalen om een stuursignaal aan de variabele-frequentie-oscillator te verschaffen teneinde de frequentie daarvan te besturen.

Een dergelijke vergrendelingsdetectieketen is bekend te achten uit het Amerikaanse octrooischrift 10 4.122.405. Bij deze vergrendelingsdetectieketen is een fasecomparator via een vergrendelingsdetector met een pulsbreedte-discriminator verbonden, door middel waarvan een vergrendelingsdiscriminator wordt aangestuurd, om onder bepaalde omstandigheden een vergrendelingsindicatiesignaal te leveren. Door de fasecomparator worden de fasen van een eerste ingangssignaal en van een tweede ingangssignaal met elkaar vergeleken om aan de vergrendelingsdetector een eerste of een tweede correctiesignaal te leveren, 15 wanneer de vergeleken ingangssignalen in de ene respectievelijk in de andere richting uit fase zijn. De analoge pulsbreedtediscriminator bevat een stroombron, een RC-integrator alsmede een Schmitt-trigger met een met de integrator verbonden ingang. De stroombron is via een door de vergrendelingsdetector bestuurde schakelaar met de integrator te verbinden. De vergrendelingsdiscriminator bevat een aantal achter elkaar geschakelde flip-flops, waarvan de terugstelingangen met de uitgang van de pulsbreedtedis-20 criminator zijn verbonden en waarvan de klokingangen door een van de beide ingangssignalen van de fasecomparator worden aangestuurd. De het vergrendelingsindicatiesignaal leverende uitgang van de vergrendelingsdiscriminator wordt door de uitgang van de laatste flip-flop gevormd. Wanneer de fasecomparator een correctiesignaal levert, waarvan de duur groter is dan een vooraf bepaalde waarde, dan worden de flip-flops van de vergrendelingsdiscriminator via de pulsbreedtediscriminator teruggesteld, zodat er geen 25 vergrendelingsindicatiesignaal wordt geproduceerd. Wanneer de pulsbreedtediscriminator daarentegen tijdens een bepaald aantal cycli van het aan de klokingangen van de flip-flops toegevoerde ingangssignaal geen terugstelsignaal levert, dan treedt er op de uitgang van de vergrendelingsdiscriminator een vergrendelingsindicatiesignaal op, welk signaal aangeeft, dat de lus is vergrendeld. Bij deze vergrendelingsdetectieketen is de aanwezigheid van een analoge pulsbreedtediscriminator nadelig, aangezien deze een 30 bepaalde onzekerheid bij het aangeven van de fasevergrendeling met zich meebrengt, waardoor valse vergrendelingsindicatiesignalen kunnen worden geproduceerd, terwijl het systeem zich in werkelijkheid nog niet in de vergrendelingstoestand bevindt.

De uitvinding beoogt een vergrendelingsdetectieketen van de in de aanhef genoemde soort te verschaffen, die bij een eenvoudige opbouw een betrouwbare werking waarborgt.

35 Dit doel wordt bij een vergrendelingsdetectieketen van de in de aanhef genoemde soort bereikt, doordat deze omvat: een aantal logische poorten, die reageren op de frequentie-omhoog en frequentie-omlaagfoutsignalen om tijdens een periode van een voorafbepaald aantal opéénvolgende cycli van het via de variabele deler aan de fasecomparator toegevoerde frequentiesignaal op digitale wijze een vergrendelingsindicatiesignaal te produceren, wanneer tijdens deze periode uitsluitend frequentie-omhoog-40 of frequentie-omlaagfoutsignalen worden gedetecteerd en wanneer de duur van eik van de frequentie-omhoog- of frequentie-omlaag-foutsignalen niet langer dan een voorafbepaald tijdsvenster is.

De vergrendelingsdetectieketen volgens de uitvinding heeft de volgende voorstellen: I) er wordt een nauwkeurig gedefinieerd vergrendelvenster verschaft; II) het vergrendelvenster kan onafhankelijk van de referentiefrequentie fref worden vastgelegd: 45 III) onder normale bedrijfsvoorwaarden kan de keten zodanig worden ontworpen, dat er geen storende vergrendelsignalen worden geproduceerd; IV) de keten vereist geen uitwendige ketens;

De uitvinding heeft voorts betrekking op een frequentiesynthesizer voorzien van een hierboven gedefinieerde vergrendelingsdetectieketen.

50

De uitvinding wordt toegelicht aan de hand van de figuren, die deze beschrijving vergezellen.

Figuur 1 is een blokschema van een digitale fase-vergrendel-lus frequentie-synthesizer van bekende uitvoering; figuur 2 is een schakelschema van een actief lusfilter dat gebruikt wordt in de bovengenoemde 55 synthesizer, eveneens van bekende uitvoering; figuur 3 is een schakelschema van een fase-comparator lock detectieschakeling, zijnde een uitvoeringsvorm van de onderhavige uitvinding; en 192966 2 figuren 4 (a)-(e) zijn puls-golfvormen van signalen toegepast bij en/of ontleend aan de hierboven weergegeven schakelingen.

Opdat de onderhavige uitvinding beter begrepen kan worden, zullen uitvoeringsvormen daarvan nu worden 5 beschreven onder verwijzing naar de bijgaande tekening. De beschrijving, die volgt, wordt enkel gegeven bij wijze van voorbeeld.

Een conventionele, enkele lus, digitale fasevergrendellus synthesizer is weergegeven in figuur 1. De lus bestaat uit een variabele frequentie-oscillator (VFO) 1, een programmeerbare variabele verhoudingsdeler 3, een fasecomparator 5 en een lusfilter 7. De verhouding N van de deler 3 wordt vooraf ingesteld door middel 10 van een afstembare selectie-stuureenheid 9. Het VFO uitgangssignaal, bij frequentie fuH, wordt omlaag gedeeld en het uitgangssignaal van de deler 3 bij gereduceerde frequentie fN wordt vergeleken met een signaal van stabiele referentie-frequentie fref. Deze laatste wordt ontleend aan een kristal gestuurde oscillator 11, een vaste verhouding-deler 13 en een bufferversterker 15. Een fout-spannings-signaal VE ontleend aan de fasecomparator 5, handhaaft de VFO op zijn frequentie.

15 Het actieve lusfilter 7 van de synthesizer wordt uitvoerig weergegeven in figuur 2. Het bevat een paar stroombronnen, namelijk frequentie-omlaag en frequentie-omhoog stroombronnen 21 respectievelijk 23, verbonden met de ingang van een lusversterker 25. De uitvoer van deze versterker 25 wordt afgenomen over een belastingsimpedantie 27 (RL) en wordt teruggekoppeld naar de versterker-ingang via een filter 29, die gekenmerkt wordt door zijn overdrachtsfunctie (H(s)). Het uitgangssignaal VE van de versterker 25 wordt 20 gebruikt als foutsignaal voor het regelen van de variabele frequentie-oscillator 1. Laatstgenoemde kan zijn van het spanningsgestuurde type (VCO), waarvan de varactor wordt gestuurd door de foutspanning VE. De stroombronnen 23 en 21 worden, zoals weergegeven, gestuurd door frequentie-omhoog en frequentie-omlaag signalen, Cy respectievelijk CD, die elk geleverd worden aan corresponderende uitgangen van de fase-comparator 5.

25 Wanneer fase-vergrendeling bereikt is, zal de fase-comparator 5 normaal bezig zijn pulsen CD uit te voeren van de frequentie-omlaag uitgang om te corrigeren voor lekstroom iB in de volgende lusversterker 25. Het verkrijgen van vergrendeling wordt dan ook aangegeven, wanneer frequentie-omlaag pulsen exclusief aanwezig zijn.

Deze conditie bestaat echter eveneens over een groot aantal cycli, wanneer de varactor afstemt van een 30 hoge naar een lage spanning; daardoor moet de duur van elke frequentie-omlaag puls vergeleken worden met de tijd-periode van een vergrendelvenster, en mocht één der gekoppelde pulsen een langere duur hebben dan de genoemde periode van het vergrendelvenster, dan wordt de lus geacht buiten vergrendeling te zijn.

De onderhavige vergrendeldetectieschakeling (figuur 3) is gebaseerd op de digitale bewerking van de 35 frequentie-omhoog en frequentie-omlaag uitgangssignalen CUt CD van de fase-comparator 5, gecombineerd met de ingangssignalen FN van de fase-comparator.

De in- en uitgangssignalen van de pulscomparator bij vergrendeling worden weergegeven in figuren 4 (a)-(e). De golfvormen zoals weergegeven zijn die gekend voor: a) het omlaag gedeelde signaal fN; 40 b) een afgeleid signaal fN, overeenkomend met het over een periode τ0 vertraagde signaal fN; c) het omlaag gedeelde referentie-signaal fref; d) het frequentie-omlaag gepulseerde signaal cD, waarin τΕ gerelateerd is aan iB; en e) het frequentie-omhoog gepulseerde signaal Cu.

Zoals men kan zien, treden over de weergegeven twee referentiecycli twee frequentie-omlaag pulsen, elk 45 met breedte τΕ, op gedurende deze periode, terwijl het frequentie-omhoog pulssignaal Cg statisch is.

Het omlaag gedeelde fN wordt geleid door een vertragingseenheid 31 (figuur 3), waardoor het afgeleide signaal fN verkregen wordt. Na inversie 33, wordt het afgeleide signaal fN gepresenteerd aan de EN-poort 35 tezamen met het frequentie-laag signaal CD. De verschaft een foutsignaal fE = f'N. CD voor daaropvolgende correlatie. _ 50 Nu indien td = τΕ en, over twee fref cycli, f'N.CD = 0, dan kan de lus empirisch gezien worden als te zijn "in-lock". _

Nu indien τ0 = ΚτΕ en, over (K+1)fre, cycli, fN'. CD = 0, dan kan de lus worden gededuceerd als te zijn ”in-lock” en heeft het gedefinieerde vergrendelvenster de waarde τΕ.

Een positieve venstervergrendel-detectieschakeling voor het verrichten van de vergelijking en frequentie-55 omhoog signaal Cy, en voor het opwekken van een ”in-lock”-indicatiesignaal S, wordt weergegeven in figuur 3. Deze schakeling bevat een cascade van (K+1) in serie geschakelde flip-flops 37 van het D-type, waarvan er drie zijn weergegeven in de figuur. Deze flip-flops 37 voeren een correlatie uit over (K+1 )fre,

Claims

1. Fasecomparator-vergrendelingsdetectieketen voor gebruik in een digitale, van een fasevergrendellus 40 voorziene frequentiesynthesizer met een fasecomparator, die reageert op een referentiefrequentie en op een via een variabele deler van een variabele-frequentie-oscillator verkregen frequentie voor het verschaffen van frequentie-omhoog- en frequentie-omlaagfoutsignalen, en met een lusversterker, die reageert op de foutsignalen om een stuursignaal aan de variabele-frequentie-oscillator te verschaffen teneinde de frequentie daarvan te besturen, gekenmerkt door, een aantal logische poorten (31, 33,.....,41) die reageren 45 op de frequentie-omhoog- en frequentie-omlaagfoutsignalen om tijdens een periode van een voorafbepaald aantal opéénvolgende cycli van het via de variabele deler (3) aan de fasecomparator (9) toegevoerde frequentiesignaal (fN) op digitale wijze een vergrendelingsindicatiesignaal te produceren, wanneer tijdens deze periode uitsluitend frequentie-omhoog- of frequentie-omlaag-foutsignalen (Cu, CD) worden gedetecteerd en wanneer de duur van elk van de frequentie-omhoog- of frequentie-omlaag-foutsignalen {Cu, CD) 50 niet langer dan een voorafbepaald tijdsvenster is.

2. Vergrendelingsdetectieketen volgens conclusie 1, gekenmerkt door een eerste logische eenheid (35, 39) voor het produceren van een vergelijkingssignaal (fE) uit het frequentiesignaal (fN) en de beide frequentie-omhoog- en frequentie-omlaag-foutsignalen (Cu, CD), waarbij het vergelijkingssignaal door de logische vergelijking _

55 FE = Fn-Cq + Cu wordt bepaald, waarin fN het verkregen frequentiesignaal (fN) is en CD overeenkomt met één en Cy met de andere van de frequentie-omhoog- en frequentie-neerwaarts-foutsignalen en {Cu, CD), en door een tweede 192966 4 logische eenheid (37,41), die reageert op de eerste logische eenheid en op het eerste foutsignaal om een aantal in de tijd opéénvolgende bemonsteringen te vergelijken teneinde daardoor een vergrendelings-indicatiesignaal te produceren, wanneer uitsluitend frequentie-omhoog- of frequentie-omlaagfoutsignalen (Cy resp. CD) aanwezig zijn.

3. Vergrendelingsdetectieketen volgens conclusie 2, gekenmerkt door een vertragings- en inverteereenheid (31, 33) die het verkregen frequentiesignaal (fN) inverteert en van een gekozen tijdsvertraging (tD) voorziet, een eerste, met de uitgang van de vertragings- en inverteereenheid verbonden EN-poort (35), een met de uitgang van de eerste EN-poort (35) verbonden OF-poort, een aantal in serie geschakelde flip-flops (37) waarvan de klokingangen (CK) met elkaar zijn verbonden en waarvan de terugstelingangen (R) met de 10 uitgang van van de OF-poort (39) zijn verbonden, en een tweede, met de uitgang van elke flip-flop (37), verbonden EN-poort (41), die op de uitgang daarvan het vergrendelingsindicatiesignaal (S) afgeeft.

3 192966 cycli, en worden alle synchroon geklokt door middel van een klokinvoer met gemeenschappelijke leiding, die de frequentie-omlaag uitvoersignalen CD verschaft door de fase-comparator 5 ontvangt. Een gemeenschappelijk foutsignaal fE wordt aangelegd aan de terugstelpoorten R van elk der flip-flops 37 en een signaal op een niveau van de logische ”1” wordt aangelegd aan de ingangspoort D van de eerste ter flip-flops 37. Dit 5 foutsignaal fE wordt ontleend aan het frequentie-omhoog signaal Cu en het logische afgeleide foutsignaal fE=fN.CD door_middel van een OF-poort 39: ?ε~ ϊ’ν-^ο + Cu Het uitgangssignaal van de uitgangspoort Q van elke flip-flop 37 wordt gerefereerd aan een gemeenschappelijke EN-poort 41 voor het afleiden van een ”in-lock” indicatie-signaal S aan de uitgang van deze 10 poortschakeling 41. Het zal duidelijk zijn aan een deskundige op dit vakgebied dat andere opstellingen van logische componenten kunnen worden toegepast voor het afleiden van de hierboven beschreven logische functies. Er wordt derhalve niet beoogd, dat de uitvinding zoals hier gedefinieerd, zo kan worden uitgelegd, dat zij slechts die schakeling dekt, die hier enkel bij wijze van voorbeeld gegeven wordt.

15 Voor elk praktisch systeem kan het maximum in het ergste geval iB en dus τΕ worden berekend. Daarom, indien de lus kritisch is of overgedempt, en indien de vertraging xD zo gekozen is dat zij een geheel getal is, dat gerelateerd is aan τΕ, d.w.z. xD = τΕ en bemonstering plaatsvindt over (K+1)fref cycli, dan kan men zien, dat de vergrendeldetectieschakeling alleen een ”in-lock” zal aanwijzen, wanneer de permanente toestand bereikt is. Beschouw dus een schakeling, die vijf flip-flops 37 (K=4) gebruikt en een vergrating xd, digitaal 20 gedefinieerd als 4 τΕ. Het aldus verkregen foutvenster is dan τΕ. In vele toepassingen echter kan de lus onder-gedempt zijn. In die situatie kan de ingelaste vertraging zodanig gewijzigd worden dat een foutvenster van nxE gegeven wordt, waarin n een geheel getal is met een koppeling over 1 fre( cycli. De uitgang S van figuur 3 wordt dan gebruikt om een gesperde, vergrendelde vensterindicatoAe stellen, waarbij het vasthoudketen 43 is teruggesteld wordt door een stuurorgaan 25 wanneer een nieuwe frequentie vereist is of signaal-verlies wordt afgetast. Beschouw dus dezelfde IS schakeling, waarbij vijf flip-flops 37 (—4) gebruikt wordt, maar waarbij de vertraging xD nu digitaal gedefinieerd wordt als 8 xE. Het nu verkregeft foutenvenster is 2 xE (K=8, n=2). De beschreven schakeling (figuur 3) zou eveneens zodanig gewijzigd kunnen worden dat de vasthoudketen wordt gesteld door de Cy pulsen te vergelijken met een vooraf bepaalde vergrendelvenster periode 33 over een vooraf bepaald aantal cycli op een wijze met die waarin de CD pulsen worden bewerkt - d.i. teneinde in plaats daarvan een negatief vergrendelvenster te definiëren. Aldus zullen in figuur 3 de signalen CD, Cy in plaats daarvan worden toegevoerd aan ingangen met het label Cu, CD. De positieve en negatieve vensterschakelingen kunnen dus dan in de vorm van een tandem worden gecombineerd - bijv. met een OF-poort aan hun uitgang. 35

4. Vergrendelingsdetectieketen volgens één van de voorgaande conclusies, gekenmerkt door een met de ketenuitgang verbonden vasthoudketen (43).

5. Vergrendelingsdetectieketen gekenmerkt door een combinatie van twee ketens volgens conclusie 3, 15 waarbij de betreffende OF-poort (39) van elke keten met de uitgang daarvan is verbonden met de betreffende eerste EN-poort (35) en met de klokingangen (CK) van de flip-flops (37) van de andere keten, om zowel een positieve als een negatieve vensterdetectie te verschaffen.

6. Digitale frequentiesynthesizer met een fasevergrendellus, bevattende een referentiefrequentiebron (11, 13, 15), een variabele-frequentie-osciliator (1), een in afhankelijkheid van de oscillator (1) werkende 20 instelbare deler (3), een op de referentiefrequentiebron (11, 13, 15) en de deler (3) aangesloten fasecompa-rator (5) voor het produceren van frequentie-omhoog- of frequentie-omlaag-foutsignalen (Cy, CD) in afhankelijkheid van het referentiefrequentiesignaal (fref) en het via de deler (3) van de oscillator (1) verkregen frequentiesignaal (fN), en een lusversterker (7), die in afhankelijkheid van de frequentie-omhoog-of frequentie-omlaag-foutsignalen (Cu, CD een stuursignaal (VE) aan de oscillator (1) toevoert voor het 25 besturen van de frequentie daarvan, gekenmerkt door een vergrendelingsdetectieketen met een aantal logische poorten (31, 33......,41), die reageren op de frequentie-omhoog- en frequentie-omlaagfoutsignalen om tijdens een periode van een voorafbepaald aantal opéénvolgende cycli van het via de variabele deler (3) aan de fasecomparator (9) toegevoerde frequentiesignaal (fN op digitale wijze een vergrendelingindicatie-signaal te produceren, wanneer tijdens deze periode uitsluitend frequentie-omhoog- of frequentie-omlaag-30 foutsignalen (Cu, CD) worden gedetecteerd en wanneer de duur van elk van de frequentie-omhoog of frequentie-omlaag-foutsignalen (Cu, CD) niet langer dan een voorafbepaald tijdsvenster is.

7. Frequentiesynthesizer volgens conclusie 6, gekenmerkt door een eerste logische eenheid (35, 39) voor het produceren van een vergelijkingssignaal (f'E) uit het frequentiesignaal (fN) en de beide frequentie-omhoog- en frequentie-omlaag-foutsignalen (Cu, CD), waarbij het vergelijkingssignaal door de logische 35 vergelijking fE = f'N-CD + Cu wordt bepaald, waarin fN het verkregen frequentiesignaal (fN) is en CD overeenkomt met één en Cy met de andere van de frequentie-omhoog- en frequentie-omlaag-foutsignalen (Cu, CD), en door een tweede logische eenheid (37, 41), die reageert op de eerste logische eenheid en op het eerste foutsignaal om een 40 aantal in de tijd opéénvolgende bemonsteringen te vergelijken teneinde daardoor een vergrendelingsindicatiesignaal te produceren, wanneer uitsluitend frequentie-omhoog of frequentie-omlaagfoutsignalen (Cu respectievelijk CD) aanwezig zijn.

8. Frequentiesynthesizer volgens conclusie 7, met het kenmerk, dat CD overeenkomt met het frequentie-omlaagfoutsignaal en Cy overeenkomt met het frequentie-omlaagfoutsignaal en Cy overeenkomt met het 45 frequentie-omhoogfoutsignaal, en dat de fasecomparator (5), de eerste logische eenheid (35, 39) en de tweede logische eenheid (37, 41) dienovereenkomstig met elkaar verbonden zijn.

9. Frequentiesynthesizer volgens conclusie 8, met het kenmerk, dat de vergrendelingsdetectieketen bevat: een vertragings- en inverteereenheid (31, 33) die het verkregen frequentiesignaal (fN) inverteert en van een gekozen tijdsvertraging (%) voorziet, een eerste, met de uitgang van de vertragings- en inverteereenheid 50 verbonden EN-poort (35), en met de uitgang van de eerste EN-poort (35) verbonden OF-poort, een aantal in serie geschakelde flip-flops (37) waarvan de klokingangen (CK) met elkaar zijn verbonden en waarvan de terugstelingangen (R) met de uitgang van van de OF-poort (39) zijn verbonden, en een tweede, met de uitgang van elke flip-flop (37) verbonden EN-poort (41), die op de uitgang daarvan het vergrendelingsindicatiesignaal (S) afgeeft, waarbij de fasecomparator met twee van dergeiijke ketens zodanig is verbon-55 den, dat het frequentie-omhoogfoutsignaal (CD) aan de eerste EN-poort (35) en aan de klokingangen van (CK) van de flip-flops (37) van de ene keten alsmede aan de OF-poort (39) van de andere keten wordt toegevoerd, en daardoor het frequentie-omlaag-foutsignaal (Cy) aan de OF-poort (39) van de ene keten en 5 192966 aan de eerste EN-poort (39) alsmede de klokingangen (CK) van de flip-flops (37) van de andere keten wordt toegevoerd.

10. Frequentiesynthesizer volgens één van de conclusies 6 tot en met 9, in combinatie met een analoge frequentie-stuurketen en schakelmiddelen voor het overdragen van de stuursignalen vanuit de digitale 5 fasevergrendellus naar de analoge frequentiestuurketen als reactie op een vergrendeiingsindicatiesingaal, dat door de of elke vergrendelingsdetectieketen wordt afgeleverd. Hierbij 2 bladen tekening