KR970701949A - 비교기 입력 교환 기술을 구비한 위상 편차 프로세서 회로(a phase error processor circuit with a comparator input swapping technique) - Google Patents

비교기 입력 교환 기술을 구비한 위상 편차 프로세서 회로(a phase error processor circuit with a comparator input swapping technique) Download PDF

Info

Publication number
KR970701949A
KR970701949A KR1019960705042A KR19960705042A KR970701949A KR 970701949 A KR970701949 A KR 970701949A KR 1019960705042 A KR1019960705042 A KR 1019960705042A KR 19960705042 A KR19960705042 A KR 19960705042A KR 970701949 A KR970701949 A KR 970701949A
Authority
KR
South Korea
Prior art keywords
signal
phase
integrator
pulse
state
Prior art date
Application number
KR1019960705042A
Other languages
English (en)
Other versions
KR100310190B1 (ko
Inventor
웡히
가브리엘 엠. 리
Original Assignee
클라크 3세 존 엠.
내셔널 세미컨덕터 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미컨덕터 코오포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR970701949A publication Critical patent/KR970701949A/ko
Application granted granted Critical
Publication of KR100310190B1 publication Critical patent/KR100310190B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내향 데이터와 로컬 클럭간의 위상 편차에 의해 나타내지는 폭의 펄스를 구비하는 제1펄스 흐름과 기준폭의 펄스를 구비하는 제2펄스 흐름의 형태로 위상 편차 프로세서(PEP)회로에 위상편차가 제공되는 위상편차 프로세서 회로를 갖는 위상동기 루프. 이 회로는 비교기의 제1입력과 제2입력에 각각 결합된 출력을 갖는 2개의 적분기를 포함한다. 스위치들은 제1시간 윈도우 동안 제1펄스 흐름을 일 적분기의 입력에 제2펄스 흐름을 다른 적분기의 입력에 연결하고 제2시간 윈도우 동안 접속을 역전시킨다. 스위치들은 일정 간격으로 상태를 바꾸는 SWAP신호에 의해 제어된다. 비교기의 출력은 SWAP신호와 배타적 논리합되어 비교기 출력 신호를 격 윈도우마다 반전시켜 비교기의 임의의 입력 오프셋 편차 혹은 적분기들간의 부정합에 기인한 오프셋을 2펄스 흐름간에 균일하게 평균한다. 배타적 논리합 게이트의 출력은 윈도우당 한번 래치되는 D플립플롭의 입력에 연결된다. D플립플롭의 출력은 UP/DOWN신호이며 이는 로컬클럭신호를 발생하는 발진기로 하여금 UP/DOWN신호의 상태에 응답하여 로컬 클럭의 위상을 진상 또는 지상시키도록 제어한다.

Description

비교기 입력 교환 기술을 구비한 위상 편차 프로세서 회로(A PHASE ERROR PROCESSOR CIRCUIT WITH A COMPARATOR INPUT SWAPPING TECHNIQUE)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 위상 동기 루프의 블럭도
제2도는 본 발명에 따른 제1도의 회로의 위상 편차 프로세서 블럭에 대한 부분 블럭, 부분 개략도.

Claims (27)

  1. 위상 동기 루프로 내향하는 데이터 흐름의 주파수 및 위상과 동일한 주파수와 위상을 갖는 로컬 클럭 신호를 발생하는 위상 동기 루프장치에 있어서, 위상과 주파수를 갖는 상기 로컬 클럭신호를 발생하는 발진기; 상기 로컬 클럭신호와 상기 내향 데이터 흐름을 수신하고 상기 로컬 클럭 신호와 상기 내향 데이터 흐름간의 위상차에 비례하는 지속기간의 펄스들을 갖는 제1펄스열과 상기 내향 데이터 흐름과 상기 로컬 클럭 신호간에 위상차가 없는 경우 상기 제1펄스열의 상기 펄스들의 지속기간과 동일한 지속기간의 기준 펄스들을 제2펄스열을 발생하도록 연결된 위상 검출기; 및 입력단자와 출력단자를 갖는 제1적분기, 입력단자와 출력단자를 갖는 제2적분기, 상기 제1적분기의 상기 출력단자에 연결된 제1입력단자와 상기 제2적분기의 상기 출력단자에 연결된 제2적분기, 및 위상 편차 방향신호를 출력하는 출력단자를 갖고, 상기 발진기가 상기 위상 편차 방향신호에 따라 상기 로컬 클럭 신호의 상기 위상을 진상 록은 지상기키는 비교기, 제1및 제2상태를 갖고, 상기 제1및 제2펄스열을 수신하고 상기 제1상태에 있는 경우 상기 제1펄스열을 상기 제1적분기에 및 상기 제2퍼스열을 상기 제2적분기에 공급하고 상기 제2상태에 있는 경우 상기 제2펄스열을 상기 제1적분기에 및 상기 제1펄스열을 상기 제2적분기에 공급하는 스위치, 및 상기 스위치를 소정 균일 간격으로 상기 제1및 제2상태에 교대로 있도록 하는 제어수단을 구비하는 위상 편차 프로세스를 구비하는 것을 특징으로 하는 위상 동기 루프 장치.
  2. 제1항에 있어서, 상기 제어수단은 상기 일정 간격으로 제1과 제2상태를 전환하는 SWAP신호를 발생하는 유한 상태 머신을 구비하고, 상기 SWAP신호는 상기 스위치의 제어 입력 단자에 결합되어 상기 스위치가 상기 제1상태에 있는 상기 SWAP신호에 응답하여 상기 제1상태에 있고 상기 제2상태에 있는 상기 SWAP신호에 응답하여 상기 제2상태에 있도록 하는 것을 특징으로 하는 위상동기 루프 장치.
  3. 제2항에 있어서, 상기 위상 편차 방향 신호를 수신하도록 연결된 제1입력단자와 상기 SWAP신호에 연결된 제2입력단자, 및 출력단자를 갖는 배타적 논리합 게이트를 또한 구비하고, 상기 발진기는 상기 배타적 논리합 게이트의 상기 출력 신호에 의해 제어되는 것을 특징으로 하는 위상 동기 루프 장치.
  4. 제3항에 있어서, 상기 배타적 논리합 게이트의 상기 출력단자에 연결된 데이타 입력단자를 갖는 D플립플롭을 또한 구비하고, 상기 D플립플롭은 간격당 한번 데이터 입력단자에서 신호를 래치하도록 제어되고 상기 발진기에 연결되어 UP/DOWN 신호를 출력하는 데이터 출력 단자를 갖고, 상기 발진기는 상기 UP/DOWN신호에 의해 제어되어 제1상태에 있을 때 상기 로컬 클럭의 위상을 진상시키고 제2상태에 있을때 상기 로컬 클럭신호의 위상을 지상시키는 것을 특징으로 하는 위상 동기 루프 장치.
  5. 제4항에 있어서, 상기 위상 검출기와 상기 스위치 사이에 연결되어 상기 제1및 제2펄스열들을 수신하여 상기 소정 간격 각각당 상기 펄스열들 각각상의 소정수의 펄스를 상기 스위치에 제공하는 위상 편차 게이팅 회로를 또한 구비하는 것을 특징으로 하는 위상 동기 루프 장치.
  6. 제5항에 있어서, 상기 소정수는 2인 것을 특징으로 하는 위상 동기 루프 장치로컬 클럭 신호 발생방법.
  7. 제6항에 있어서, 상기 제어수단은 상기 간격 각각당 한번 발생되는 STROBE 신호를 발생하고, 상기 D플립플롭은 상기 STROBE 신호의 상기 발생에 응답하여 데이터 입력 단자에서 상기 신호를 래치하도록 제어되는 것을 특징으로 하는 위상 동기 루프 장치.
  8. 제7항에 있어서, 상기 제어수단은 상기 제1및 제2적분기에 연결되고 상기 STROBE 신호가 발생된 후 상기 간격 각각당 한번 발생되는 DUMP 신호를 또한 발생하고, 상기 제1및 제2적분기는 상기 DUMP 신호에 응답하여 0상태로 리세트되는 것을 특징으로 하는 위상 동기 루프 장치.
  9. 제8항에 있어서, 상기 위상 편차 프로세서와 상기 발진기 사이에 연결된 디지털 루프 필터를 또한 구비하는 것을 특징으로 하는 위상 동기 루프 장치.
  10. 제1입력 신호의 위상이 제2입력 신호의 위상을 지연하는지 혹은 선행하는지를 나타내는 신호를 발생하는 위상 편차 처리 회로에 있어서, 입력단자와 출력단자를 갖는 제1적분기, 입력단자와 출력단자를 갖는 제2적분기, 상기 제1적분기의 상기 출력단자에 연결된 제1입력단자와 상기 제2적분기의 상기 출력단자에 연결된 제2입력단자, 및 위상 편차 방향 신호를 출력하는 출력단자를 갖고, 상기 발진기가 상기 위상 편차 방향 신호에 따라 상기 로컬 클럭 신호의 상기 위상을 진상 혹은 지상시키는 비교기, 제1 및 제2상태를 갖고, 상기 제1및 제2펄스열을 수신하고 상기 제1상태에 있는 경우 상기 제1펄스열을 상기 제1적분기 및 상기 제2펄스열을 상기 제2적분기에 공급하고 상기 제2상태에 있는 경우 상기 제2펄스열을 상기 제1적분기 및 상기 제1펄스열을 상기 제2적분기에 공급하며, 상기 제1펄스열은 상기 제1및 제2입력신호간의 위상차에 비례하는 지속기간의 펄스를 갖고 상기 제2펄스열은 상기 제1과 제2입력신호간에 위상차가 없는 경우 상기 제1펄스열의 상기 펄스의 지속기간과 동일한 지속기간의 기준 펄스를 갖는 스위치, 상기 스위치를 소정 균일 간격으로 상기 제1 및 제2상태에 교대로 있도록 하는 제어수단을 구비하는 것을 특징으로 하는 위상 편차 처리 회로.
  11. 제10항에 있어서, 상기 제어수단은 상기 소정 간격으로 제1과 제2상태를 전환하는 SWAP 신호를 발생하는 유한 상태 머신을 구비하고, 상기 SWAP신호는 상기 스위치의 제어 입력 단자에 결합되어 상기 스위치가 상기 제1상태에 있는 상김 SWAP 신호에 응답하여 상기 제1상태에 있고 상기 제2상태에 있는 상기 SWAP신호에 응답하여 상기 제2상태에 있도록 하는 것을 특징으로 하는 위상 편차 처리 회로.
  12. 제11항에 있어서, 상기 위상 편차 방향 신호를 수신하도록 연결된 제1입력단자와 상기 SWAP 신호에 연결된 제2입력단자, 및 출력단자를 가져 상기 비교기의 상기 출력을 상기 소정 간격의 교대의 것에서 반전시키는 배타적 논리합 게이트를 또한 구비하는 것을 특징으로 하는 위상 편차 처리 회로.
  13. 제12항에 있어서, 상기 배타적 논리합 게이트의 상기 출력단자에 연결된 데이타 입력단자를 갖는 D플립플롭을 또한 구비하고, 상기 D플립플롭을 소정 간격당 한번 데이터 입력단자에서 신호를 래치하도록 제어되고 UP/DOWN 신호를 출력하는 데이터 출력 단자를 갖는 것을 특징으로 하는 위상 편차 처리 회로.
  14. 제13항에 있어서, 상기 스위치 전에 연결되어 상기 제1및 제2펄스열들을 수신하여 상기 소정 간격 각각당 상기 펄스열들 각각상의 소정수의 펄스를 상기 스위치에 제공하는 위상 편차 게이팅 회로를 또한 구비하는 것을 특징으로 하는 위상 편차 처리 회로.
  15. 제14항에 있어서, 상기 소정수는 2인 것을 특징으로 하는 위상 편차 처리 회로.
  16. 제15항에 있어서, 상기 제어수단은 상기 간격 각각당 한번 발생되는 STROBE 신호를 발생하고, 상기 D플립플롭은 상기 STROBE 신호의 상기 발생에 응답하여 데이터 입력 단자에서 상기 신호를 래치하도록 제어되는 것을 특징으로 하는 위상 편차 처리 회로.
  17. 제16항에 있어서, 상기 제어수단은 상기 제1및 제2적분기에 연결되고 상기 STROBE 신호가 발생된 후 상기 간격 각각당 한번 발생되는 DUMP 신호를 또한 발생하고, 상기 제1및 제2적분기는 상기 DUMP 신호에 응답하여 0상태로 리세트되는것을 특징으로 하는 위상 편차 처리 회로.
  18. 위상 동기 루프로 내향하는 데이터 흐름의 주파수 및 위상과 동일한 주파수와 위상을 갖는 로컬 클럭 신호를 발생하는 위상 동기 루프 장치에 있어서, 위상과 주파수를 갖는 상기 내향 데이터 흐름을 수신하고 상기 로컬 클럭 신호와 상기 내향 데이터 흐름간의 위상차에 비례하는 지속기간의 펄스들을 갖는 제1펄스열과 상기 내향 데이터 흐름과 상기 로컬 클럭 신호간에 위상차가 없는 경우 상기 제1펄스열의 상기 펄스들의 펄스폭과 동일한 지속기간의 기준 펄스들을 제2펄스열을 발생하도록 연결된 위상 검출기; 및 위상 편차 프로세서를 구비하고, 상기 위상 편차 프로세서는 입력단자와 출력단자를 갖는 제1적분기, 입력단자와 출력단자를 갖는 제2적분기, 상기 제1적분기의 상기 출력단자에 연결된 제1입력단자와 상기 제2적분기의 상기 출력단자에 연결된 제2입력단자, 및 위상 편차 방향 신호를 출력하는 출력단자를 갖고, 상기 발진기가 상기 위상 편차 방향신호에 따라 상기 로컬 클럭 신호의 상기 위상을 진상 혹은 지상시키는 비교기, 제1 및 제2상태를 갖고, 상기 제1 및 제2펄스열을 수신하고 상기 제1상태에 있는 경우 상기 제1펄스열을 상기 제1적분기에 및 상기 제2펄스열을 상기 제2적분기에 공급하고 상기 제2상태에 있는 경우 상기 제2펄스열을 상기 제1적분기에 및 상기 제1펄스열을 상기 제2적분기에 공급하는 스위치, 상기 위상 편차 방향 신호를 수신하도록 연결된 제1입력단자와 제2입력단자, 및 출력단자를 갖는 배타적 논리합 게이트로서, 상기 발진기가 상기 배타적 논리합 게이트의 상기 출력 신호에 의해 제어되는 배타적 논리합 게이트, 상기 배타적 논리합 게이트의 상기 출력단자에 연결된 데이터 입력 단자를 갖고, 상기 발진기에 연결되어 UP/DOWN 신호를 출력하는 데이터 출력 단자를 갖는 D플립플롭으로서, 상기 발진기는 상기 UP/DOWN신호에 의해 제어되는 제1상태에 있을 때 상기 로컬 클럭의 위상을 진상시키고 제2상태에 있을 때 상기 로컬 클럭 신호의 위상을 지상시키는 D플립플롭, 상기 소정 간격으로 제1과 제2상태를 전환하는 SWAP 신호를 발생하는 유한 상태 머신으로서, 상기 SWAP 신호에 응답하여 상기 제1상태에 있고 상기 제2상태에 있는 상기 SWAP 신호에 응답하여 상기 제2상태에 있도록 하고, 상기 배타적 논리합 게이트의 상기 제2입력단자에 또한 연결되어 상기 배타적 논리합 게이트가는 상기 제1상태에 있을 때 상기 위상 편차 방향 신호를 반전하도록 하며 상기 제2상태에 있을 때 상기 위상 편차 방향 신호를 통과시키고, 상기 유한 상태 머신은 상기 간격 각각당 한번 발생되는 STROBE 신호를 발생하고, 상기 D 플립플롭은 상기 STROBE 신호의 상기 발생에 응답하여 데이터 입력 단자에서 상기 신호를 래치하도록 제어되며, 상기 제1 및 제2적분기에 연결되고 상기 STROBE 신호가 발생된 후 상기 간격 각각당 한번 발생되는 DUMP 신호를 또한 발생하고, 상기 제1 및 제2적분기는 상기 DUMP 신호에 응답하여 0 상태로 리세트되는 유한 상태 머신, 및 상기 위상 편차 프로세서와 상기 발진기 사이에 연결된 디지털 루프 필터를 구비하는 것을 특징으로 하는 위상 동기 루프 장치.
  19. 제18항에 있어서, 상기 위상 검출기와 상기 스위치 사이에 연결되어 상기 제1 및 제2펄스열들을 수신하여 상기 소정 간격 각각당 상기 펄스열들 각각상의 소정수의 펄스를 상기 스위치에 제공하는 위상 편차 게이팅 회로를 또한 구비하는 것을 특징으로 하는 위상 동기 루프 장치.
  20. 내향 데이터 흐름의 주파수와 위상에 각각 동일한 주파수와 위상을 갖는 로컬 클럭 신호의 발생방법에 있어서, (1) 로컬 클록 신호를 발생하는 단계, (2) 상기 내향 데이터 흐름을 수신하는 단계, (3) 상기 로컬 클럭 신호와 상기 내향 데이터 흐름간의 위상차에 비례하는 지속기간의 제1펄스를 갖는 제1펄스열과 상기 내향 데이터 흐름과 상기 로컬 클럭 신호간에 위상차가 없을 때 상기 제1펄스열의 상기 펄스의 지속기간과 동일한 지속기간의 기준펄스를 갖는 제2펄스열을 발생시키는 단계, (4) 제1시간 윈도우 동안 제1적분기에 및 상기 제1시간 윈도우 동안과 동일한 지속시간의 제2시간 원도우 동안 상기 제1적분기에 상기 제2펄스 열을 제공하는 단계, (6) 상기 적분기가 상기 기준 펄스는 상기 제1펄스보다 더 큰 지속 기간임을 나타낼 때 제1상태에 있고 상기 적분기가 상기 기준 펄스는 상기 위상 데이터 펄스 보다 더 작은 지속기간임을 나타낼 때, 제2상태에 있는 상기 적분기에 응답하여 각 윈도우에서 제어신호를 발생하는 단계, (7) 상기 제1상태에 있는 상기 제어신호에 응답하여 상기 로컬 클럭 신호의 위상을 진상시키고 상기 제2상태에 있는 상기 제어신호에 응답하여 상기 로컬 클럭 신호의 위상을 지상시키는 단계를 구비하는 것을 특징으로 하는 로컬 클럭 신호 발생방법.
  21. 제20항에 있어서, 상기 제1 및 제2시간 윈도우는 각각 복수의 시간 윈도우을 구비하고, 상기 제1 및 제2시간 윈도우는 상기 제1 및 제2적분기가 교대 윈도우 동안 상기 제1 및 제2펄스열을 교대로 적분하도록 삽입되는 것을 특징으로 하는 로컬 클럭 신호 발생방법.
  22. 제21항에 있어서, 단계(6)는 (b,1) 상기 제1적분기의 출력을 상기 제2적분기의 출력과 비교하고 상기 제1적분기의 출력이 상기 제2적분기의 출력 보다 큰 경우 제1상태에 있고 상기 제1적분기의 출력이 상기 제2적분기의 출력보다 작은 경우 제2상태에 있는 비교신호를 발생하는 단계, (6.2) 상기 제2시간 윈도우 동안 비교 신호를 반전시키는 단계를 구비하는 것을 특징으로 하는 로컬 클럭 신호 발생방법.
  23. 제22항에 있어서, 단계(6)는 (6.3) 윈도우당 한번 그 윈도우와 관련된 기준펄스와 제1펄스가 상기 제어 신호를 발생시키기 위해 발생한 직후 반전 비교 신호를 래치하는 단계를 또한 포함하는 것을 특징으로 하는 로컬 클럭 신호 발생방법.
  24. 제20항에 있어서, 단계(5)는 (5.1) 상기 제1 및 제2펄스열을 각각 스위치에 제공하는 단계, (5.2) 상기 제1시간 윈도우 동안 상기 제1펄스열을 상기 제1적분기에 그리고 상기 제2펄스열을 상기 제2적분기에 연결하고 상기 제2시간 윈도우 동안 상기 제1펄스열을 상기 제2적분기에 그리고 제2펄스열을 상기 제1적분기에 연결하도록 상기 스위치들을 교대로 전환하는 단계를 구비하는 것을 특징으로 하는 로컬 클럭 신호 발생방법.
  25. 제20항에 있어서, (2.5) 상기 시간 윈도우 각각 동안 상기 펄스열의 소정수의 펄스만을 상기 스위치들에 제공하는 단계를 또한 구비하는 것을 특징으로 하는 로컬 클럭 신호 발생방법.
  26. 제25항에 있어서, 상기 소정수는 2인 것을 특징으로 하는 로컬 클럭 신호 발생방법.
  27. 제20항에 있어서, 상기 반전 비교 출력 신호가 래치된 후 상기 적분기들을 각 윈도우에 방전하는 단계를 또한 구비하는 것을 특징으로 하는 로컬 클럭 신호 발생방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960705042A 1995-01-11 1995-12-20 비교기입력교환기술을갖는위상편차처리회로및로컬클럭신호발생방법과,이들을이용하는위상동기루프장치 KR100310190B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/371,013 US5477177A (en) 1995-01-11 1995-01-11 Phase error processor circuit with a comparator input swapping technique
US08/371,013 1995-01-11
PCT/US1995/016834 WO1996021973A1 (en) 1995-01-11 1995-12-20 A phase error processor circuit with a comparator input swapping technique

Publications (2)

Publication Number Publication Date
KR970701949A true KR970701949A (ko) 1997-04-12
KR100310190B1 KR100310190B1 (ko) 2001-12-15

Family

ID=23462135

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960705032A KR970701950A (ko) 1995-01-11 1995-12-20 비교기 입력 스와핑 기법을 사용하는 위상 오차 처리기 회로(a phase error processor circuit with a comparator input swapping technique)
KR1019960705042A KR100310190B1 (ko) 1995-01-11 1995-12-20 비교기입력교환기술을갖는위상편차처리회로및로컬클럭신호발생방법과,이들을이용하는위상동기루프장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019960705032A KR970701950A (ko) 1995-01-11 1995-12-20 비교기 입력 스와핑 기법을 사용하는 위상 오차 처리기 회로(a phase error processor circuit with a comparator input swapping technique)

Country Status (5)

Country Link
US (1) US5477177A (ko)
EP (1) EP0749646B1 (ko)
KR (2) KR970701950A (ko)
DE (1) DE69501616T2 (ko)
WO (1) WO1996021973A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719908A (en) * 1995-07-19 1998-02-17 Unisys Corporation Digital/analog bit synchronizer
US5663666A (en) * 1996-02-21 1997-09-02 Hewlett-Packard Company Digital phase detector
JP2924765B2 (ja) * 1996-02-29 1999-07-26 日本電気株式会社 ディジタルサンプリング型位相同期回路
US6704382B1 (en) * 1997-07-11 2004-03-09 Tellabs Operations, Inc. Self-sweeping autolock PLL
FR2779588B1 (fr) * 1998-06-05 2000-07-13 Sgs Thomson Microelectronics Dispositif de generation d'un signal de commande dephase par rapport a un signal de synchronisation externe
US6111470A (en) * 1998-10-09 2000-08-29 Philips Electronics North America Corporation Phase-locked loop circuit with charge pump noise cancellation
US6823133B1 (en) 1999-11-15 2004-11-23 Lexmark International, Inc. Apparatus and method for electronic control of DC motor using an all-digital phase-locked loop
US6590427B2 (en) 2001-01-03 2003-07-08 Seagate Technology Llc Phase frequency detector circuit having reduced dead band
DE10132232C1 (de) * 2001-06-29 2002-11-21 Infineon Technologies Ag Phasendetektorschaltung für einen Phasenregelkreis
US6836167B2 (en) * 2002-07-17 2004-12-28 Intel Corporation Techniques to control signal phase
US7119583B2 (en) * 2004-03-31 2006-10-10 Micron Technology, Inc. Phase detector and method having hysteresis characteristics
FR2878094B1 (fr) * 2004-11-15 2007-02-09 Commissariat Energie Atomique Dispositif de compensation de l'erreur de phase statique dans un systeme a boucle de verrouillage de phase a structure symetrique
US7817767B2 (en) * 2004-12-23 2010-10-19 Rambus Inc. Processor-controlled clock-data recovery
US7423456B2 (en) * 2006-12-01 2008-09-09 Micron Technology, Inc. Fast response time, low power phase detector circuits, devices and systems incorporating the same, and associated methods
US7694242B1 (en) * 2006-12-11 2010-04-06 Cadence Design Systems, Inc. System and method of replacing flip-flops with pulsed latches in circuit designs
CN101414826B (zh) * 2007-10-16 2011-07-20 联发科技股份有限公司 数控振荡器与全数字锁相环
US8299826B2 (en) * 2009-08-25 2012-10-30 Sitime Corporation Phase locked loop circuitry having switched resistor loop filter circuitry, and methods of operating same
US10177752B2 (en) 2014-12-25 2019-01-08 DecaWave, Ltd. Frequency comparator and early-late detector
US10007639B2 (en) * 2015-04-08 2018-06-26 Microsemi Semiconductor Ulc PLL system with master and slave devices
US11437999B1 (en) 2021-02-19 2022-09-06 Northrop Grumman Systems Corporation Analog phase lock loop

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH613525A5 (en) * 1976-02-06 1979-09-28 Hasler Ag Device for determining the mutual temporal displacement of two approximately identical, time-displaced stochastic signals
US4083015A (en) * 1976-04-21 1978-04-04 Westinghouse Electric Corporation Fast switching phase lock loop system
US4215430A (en) * 1978-09-26 1980-07-29 Control Data Corporation Fast synchronization circuit for phase locked looped decoder
JPS59218036A (ja) * 1983-05-25 1984-12-08 Sony Corp 位相比較回路
US5012494A (en) * 1989-11-07 1991-04-30 Hewlett-Packard Company Method and apparatus for clock recovery and data retiming for random NRZ data
US5197086A (en) * 1990-12-28 1993-03-23 International Business Machines Corporation High speed digital clock synchronizer
EP0523885A1 (en) * 1991-07-15 1993-01-20 National Semiconductor Corporation Phase detector for very high frequency clock and data recovery circuits
US5239561A (en) * 1991-07-15 1993-08-24 National Semiconductor Corporation Phase error processor
US5319680A (en) * 1991-09-03 1994-06-07 The Whitaker Corporation Phase locked loop synchronization system for use in data communications
EP0544358B1 (en) * 1991-11-25 1995-08-16 Koninklijke Philips Electronics N.V. Phase locked loop with frequency deviation detector and decoder circuit comprising such a phase locked loop

Also Published As

Publication number Publication date
KR970701950A (ko) 1997-04-12
EP0749646A1 (en) 1996-12-27
DE69501616T2 (de) 1998-09-17
EP0749646B1 (en) 1998-02-11
KR100310190B1 (ko) 2001-12-15
DE69501616D1 (de) 1998-03-19
WO1996021973A1 (en) 1996-07-18
US5477177A (en) 1995-12-19

Similar Documents

Publication Publication Date Title
KR970701949A (ko) 비교기 입력 교환 기술을 구비한 위상 편차 프로세서 회로(a phase error processor circuit with a comparator input swapping technique)
NL192966C (nl) Fasecomparator-vergrendelingsdetectieketen en een deze keten toepassende frequentiesynthesizer.
US4017803A (en) Data recovery system resistant to frequency deviations
US4287480A (en) Phase locked loop out-of-lock detector
JP3440120B2 (ja) ディジタル信号からクロック信号を発生するための装置
KR940025185A (ko) 집적 회로
JPS6413814A (en) Phase locking loop locking synchronizer and signal detector
GB1294759A (en) Variable frequency oscillator control systems
KR890011282A (ko) 위상 고정 방법 및 그 장치
US4661965A (en) Timing recovery circuit for manchester coded data
US5457428A (en) Method and apparatus for the reduction of time interval error in a phase locked loop circuit
US3731219A (en) Phase locked loop
KR880014546A (ko) 디지탈 pll 회로
US3534285A (en) Digital phase control circuit for synchronizing an oscillator to a harmonic of a reference frequency
US3376517A (en) Automatic frequency control using voltage transitions of an input reference signal
JPH04103240A (ja) パターン同期回路
US5686849A (en) Circuit for clock signal extraction from a high speed data stream
EP0741931A1 (en) Phase-locked loop, phase comparator for use in the phase-locked loop, and reproducing device including the phase-locked loop
KR880000676B1 (ko) 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치
JPS6229236A (ja) 局部クロック信号と受信データ信号とを再同期させる機構
US3691474A (en) Phase detector initializer for oscillator synchronization
JPH11317729A (ja) クロックデータリカバリ回路
KR950007435B1 (ko) 클럭 복원 회로
JPH01147936A (ja) デジタルクロツク再生装置における補正信号の発生方法及び装置
US4975594A (en) Frequency detector circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 14

EXPY Expiration of term