KR880000676B1 - 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치 - Google Patents

입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치 Download PDF

Info

Publication number
KR880000676B1
KR880000676B1 KR8205242A KR820005242A KR880000676B1 KR 880000676 B1 KR880000676 B1 KR 880000676B1 KR 8205242 A KR8205242 A KR 8205242A KR 820005242 A KR820005242 A KR 820005242A KR 880000676 B1 KR880000676 B1 KR 880000676B1
Authority
KR
South Korea
Prior art keywords
oscillator
signal
output signal
phase
output
Prior art date
Application number
KR8205242A
Other languages
English (en)
Other versions
KR840002602A (ko
Inventor
로오랜드 칼크비스트 벵트
Original Assignee
칼-엑셀 루우넬, 벵트 겜스토오프
테레포오낙티이에보라겟트 엘 엠 엘리크썬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼-엑셀 루우넬, 벵트 겜스토오프, 테레포오낙티이에보라겟트 엘 엠 엘리크썬 filed Critical 칼-엑셀 루우넬, 벵트 겜스토오프
Publication of KR840002602A publication Critical patent/KR840002602A/ko
Application granted granted Critical
Publication of KR880000676B1 publication Critical patent/KR880000676B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치
제1도는 입력신호와 발진기의 출력신호의 위상을 동기화 시키기 위해 사용되는 본 발명에 따른 실시예를 도시한 볼록도.
제2도는 입력신호와 발진기의 출력신호의 위상이 동기화 되었을때의 입력신호의 샘플을 도시한 신호도.
제3도는 입력신호와 발진기의 출력신호의 위상이 비동기화 되었을때의 입력신호의 샘플을 도시한 신호도.
제4도는 입력신호와 발진기의 출력신호의 위상이 동기화될때의 발진기 출력신호의 시간에 따른 주파수관계를 도시한 신호도.
제5도는 발진기의 출력신호의 발생 지터(jitter)를 도시한 신호도.
본 발명은 입력신호와 발진기의 출력신호의 위상을 동기화 시키는 방법과, 이 방법을 실행하는 장치에 관한 것이다. 입력신호와 출력신호의 위상을 동기화 시키기 위하여, 애널로그신호 처리를 사용한 소위 위상 고정회로(phase locked loop)를 이용하는 것이 알려져 있다. 그러나, 그러한 회로는 디지틀식으로 동작하고 있는 회로와 상호작용에는 부적당하고, 또 직접회로로서의 기구에도 부적당하다.
그러므로 본 발명의 목적은 디지틀식으로 입력신호와 발진기 출력신호의 위상을 동기화 시키는 방법을 제공하고, 또 이 방법을 실행하는 장치를 제공하는 것이고, 상기 장치는 집접회로에 의한 실현화 하는데 적합하다.
이 목적은 청구의 범위에 밝힌 특징이 부여되고 있는 본 발명에 의한 방법과 장치에 의하여 달성된다.
본 발명은 첨부도면을 참조하여 이하에 상세하게 설명된다.
제1도는 입력신호와 발진기(1)의 출력신호의 위상을 동기화 시키는 본 발명에 따른 장치의 실시예를 표시하고, 도시한 실시예에서 입력신호는 2상 변조데이터 신호로서 가정되어 동일부호를 가지는 3개의 연속 데이터 비트가 제2도에 도시되어 있다. 2상 변조데이터 신호는 샘플링(sampling)회로(3)의 입력(2)에 인가되고, 이 샘플링회로(3)는 발진기(1)의 출력신호에 의하여 출력(1a)에서 제어되고, 도시의 실시예에서 샘플링회로(3)는 입력 2상 변조데이터 신호를 비트주기 T당 4회 샘플(sample)하려는 의도인 것이다.
발진기 출력신호가 입력신호와 위상이 세트되면, 샘플은 제2도에 표시된 바와 같이 분포되고, 여기에서 도시된 비트 주기내의 4개의 샘플은 각각 A', B', C', D' 와 A", B", C", D" 및 A"', B"', C"', D"' 로서 표시된다.
본 발명에 따른면, 샘플의 극성이 정 또는 부의 어느 것인가에 응답하여 연속된 고(高) 또는 저(低) 레벨신호, 즉 2진수 1또는 0이 발생하게 된 비교기(4)에 샘플을 보내진다. 따라서 일련의 2진수 1과 0이 비교기(4)의 출력에 인가되고, 여기에서 1과 대응하는 샘플은 정(正)인 것을 표시하고, 역시 0은 대응하는 샘플이 부(負)인 것을 표시하며, 또 역도 동일하다.
이들의 1과 0은 도시의 실시예에서 3단계 I, II, III를 가진 시프트 레지스터(5)에 인가된다. 시프트 레지스터출력은 논리회로(6)에 접속되고 이 회로는 시프트 레지스터(5)의 내용을 근거로 하여 발진기(1)의 출력신호와 입력(2)에서의 입력신호와의 사이의 위상차가 정인가 또는 부인가를 결정하고, 그에 따라서 고 또는 저 레벨신호, 즉 2진수 1 또는 0이 발생하게 되어 있다.
본 발명에 따르면, 발진기(1)는 그의 출력(1a)에서 출력신호를 발생하고, 이것은 논리회로(6)로 부터의 출력신호에 응답하여, 2개의 주파수중의 하나를 발생한다.
발진기 출력신호의 주파수는 본 발명에 따르면 입력신호의 주파수보다도 미리 제1의 주파수는 높고, 제2의 주파수는 낮게 되게 선택되어 있다. 발진기(1)는 이와같이 2진적으로 논리회로(6)에서 제어되고, 따라서 그의 2개의 출력신호주파수중의 어느 것인가를 샘플링회로(3)에, 그 발진기(1)의 출력(1a)으로 부터 발생할 수 있게 되어 있다. 발진기(1)의 출력(1b)은 논리회로(6)에서의 출력신호를 발생하고, 이 신호의 주파수는 출력(1a)에서 발생하는 출력신호의 주파수의 1/2이 된다.
제1도에 도시한 실시예에서는, 논리회로(6)는 (a) 각각 2개의 입력과 1개의 출력을 가지는 2개의 배타(排他) OR게이트(7),(8)와, (b) 2개의 입력과 1개의 출력을 가진 AND게이트(9)와, (c) 2개의 입력과 1개의 출력을 가진 플립플롭(10)을 보유한다.
배타 OR게이트(7)의 양 입력은 시프트 레지스터의 단계(I) 및 (III)으로 부터의 각 출력에 접속되고, 한편 그의 출력은 AND게이트(9)의 한쪽의 입력에 접속되며, AND게이트(9)의 다른쪽의 입력은 발진기(1)의 출력(1b)에 접속되고, 또 그의 출력은 플리플롭(10)의 트리거 입력에 접속되며, 플립플롭의 출력은 발진기(1)의 제어입력에 접속되어 있다.
배타 OR 게이트(8)의 양입력은 시프트 레지스터의 단계(I) 및 (II)로 부터의 각 출력에 접속되고, 한편 그의 출력은 플립플롭(10)의 데이터입력에 접속된다. 배타 OR 게이트(7), (8)은 2진수 1이 어느 것의 입력에 나타났을 때에만 출력에 2진수 1을 발생한다.
시프트 레지스터(5)의 각 단게의 2진수의 내용을 근거를 하여서, 발진기(1)의 출력신호에 대하여 앞당겨있는가 또는 지연되고 있는가를 결정하는 것은 이들의 배타 OR 게이트이다. 본 발명에 따르면, 이 위상 비교는 교대로 샘플링시에만 유효하게 되도록 되어 있다. 이것은 AND 게이트(9)에 의하여 실행되고, 이 AND게이트(9)는 그 일측 입력의 출력(1b)에서의 발진기 출력신호를 받고, 이 신호의 주파수는 상술한 바와 같이 출력(1a)에서 발생되는 출력신호의 주파수의 1/2이다.
도시한 실시예에서는 위상비교는 3가지 표본, 즉 B 샘플, D 샘플과 중간 샘플, 즉 A 또는 C 샘플을 근거로 하여 발생할 수 있게 배치되어 있다.
여기에서 제2도에 표시된 형식의 2상 변조신호가 입력(2)에 도착하여, 제3도에 도신한 바와 같이 샘플링된 것으로 한다. 예를들면, 2진수 비트열 1, 0, 0을 부여하는 샘플 B1, C1, D1 을 근거로 하여 논리회로(6)는 출력(1a)으로 부터의 발진기 출력신호에 대하여 위상이 지연되고 있는 것을 결정한다. 따라서 비트 1, 0, 0가 각 시프트 레지스터의 단계 I, II, III에 나타나므로서 배타 OR 게이트(7), (8)에서의 출력에 2진수 1이 발생한다.
발진기출력(1b)에도 신호가 나타나기 때문에 AND 게이트(9)는 플립플롭(10)의 트리거 입력에 2진수 1을 발생하고, 상기 2진수 1은 플립플롭(10)의 데이터 입력에 있어서의 배타 OR 게이트(8)로 부터의 입력 2진수 1을 그 출력에 전송하여 발진기(1)에 그 높은 주파수출력신호를 발생시켜서 발진기출력신호와 입력 2상 변조신호와의 사이의 위상차를 감소시키므로서 발진기 출력신호와 입력 2상 변조신호간의 위상이 동기화된다.
다음에 계속하여 샘플 C1, D1, A2에 대응하는 비트열이 시프트 레지스터(5)중에 인가된다고 가정하면 이 시점에서는 발진기출력(1b)에 출력신호가 발생되어 있지 않기 때문에, AND게이트(9)로 부터 출력신호는 얻을 수 없고, 동기화 동작은 시행되지 않는다.
다음에 계속하여 샘플 D1, A2, B2에 대응하는 비트열이 시프트 레지스터(5)중에 인가된다고 가정하면 시프트 레지스터(5)의 단계(I)는 따라서 2진수 0을 보유하지만 단계 II, III은 2진수 1을 보유한다. 이 경우에는 배타 OR 게이트(7), (8)의 출력신호는 2진수 1이 되며, AND게이트(9)에서의 발진기 출력(1b)에 신호가 발생하기 때문에 이 AND게이트(9)로 부터도 2진수 1이 얻어지므로 이 2진수 1이 플립플롭(10)을 트리거하여 배타 OR 게이트(8)로 부터 오는 2진수 1을 발진기(1)에 인가하며, 결과적으로 발진기(1)는 입력 2상 변조신호의 여전히 뒤진 위상지연을 만회하기 위해 입력 2상 변조신호보다 높은 주파수출력신호를 발생하므로서 동기화가 이룩된다.
이상과 같이 발진기(1)는 제3도의 샘플 A 및 C가 각기 정과 부의 극성을 가지고 있는 한, 즉 샘플 A가 부극성을 가지고 또는 샘플 C가 정극성을 가지도록 샘플링할시에 천이할때까지 입력2상 변조신호보다 높은 주파수출력신호를 발생한다. 한편 제2도의 샘플 A', B', D'에 있어서 샘플 A'이 부극성을 가지고 있는 것으로 가정하면, 이 경우 샘플 B'는 정이고, 또 선행의 도시안되어 있는 샘플 D는 부인 것으로 가정한다. 이들의 샘플은 시프트 레지스터의 단계 I 및 II가 각기 2진수 0을 보유하게 되고, 한편 단계III은 2진수 1을 보유하게 된다.
배타 OR 게이트(8)는 따라서 플립플롭(10)에 2진수 0을 발생하고, 또 배타 OR 게이트(7)는 2진수 1을 발생하여 이 AND 게이트(9)는 발진기출력(1b)의 2진수 1과 함께 AND게이트 출력에 2진수 1을 발생하고, 이 2진수 1은 플립플롭(10)을 트리거하여 배타 OR 게이트(8)로 부터의 0을 발진기(1)에 인가하며, 이 발진기는 입력 2상 변조신호에 대하여 발진기의 위상이 앞당겨 있는 표시로서, 입력 2상 변조신호의 주파수보다 낮은 주파수출력신호가 발생시키므로서 위상을 동기화시키게 된다.
다음에 AND 게이트(9)가 발진기출력(1b)으로 부터 2진수 1을 수신할때에는 샘플 B', C' ,D'이 각각 시프트 레지스터(5)의 단계 I, II, III에 입력된다. 이 경우 표본 C',의 극성은 다시 부이고, 이것은 시프트 레지스터(5)의 각 단계 I, II, III에 비트열 1, 0, 0을 입력한다. 이것에 의하여 배타 OR 게이트(7), (8)와 함께 AND게이트(9)는 2진수 1을 발생하고, 이어서 2진수 1이 발진기(1)의 제어입력에 인가되어서, 이제 발진기(1)는 2상 변조입력신호보다 위상이 지연되어 있기 때문에, 발진기(1)는 2상 변조입력신호의 주파수보다 높은 주파수출력신호를 발생시키므로서 위상이 동기화된다.
발진기 출력신호의 2주파수간의 이 교번은 발진기(1)가 2상 변조입력신호와 위상이 동기화되고 있다는 표시이다.
제4도는 제1도에 도시한 입력 2상 변조입력신호의 샘플에 의하여 상기와 같이 2개의 주파수로서 교번하는 발진기(1)의 출력신호주파수를 시간의 함수로서 도시한 것이다.
제4도의 발진기 출력신호주파수는 주파수 f1와 f2의 사이를 교번하고, 도시의 실시예에서는 그의 평균치가 입력 2상 변조신호의 주파수 f1에 동일한 것으로 간주된다.
제4도는 상술의 경우를 도시하고, 여기에서 제2도의 샘플 A'과 함께 샘플 C'이 부인 것으로 하고 있다.
제4도에 표시된 바와 같이 2개의 주파수로서 교번하는 발진기출력신호에 의해서 본래의 입력신호에 대한 위상위치와 샘플링한 입력신호의 샘플링속도에 따른 위상위치의 차이 즉, 지터 △ψ가 발생하며, 이 지터 △ψ는 제5도에 도시한 시간의 함수이다.
이 사간의 함수 △ψ(t)의 진폭, 즉 △ψ1-△ψ2는 발진기(1)에 의하여 발생된 고주파 지터에 대응하여 결정된다. 따라서 이 지터진폭은 당연히 발진기출력신호와 입력신호간의 주파수차에 따라서 변화하게 되며, 그러므로 이 주파수차를 작게하면 저 지터진폭이 얻어지고, 이러한 형상은 특수한 응용예에서는 대단히 바람직한 것이다.
예를들면 발진기(1)를 수정 진동자로 제어하면 주파수 정밀도에 대한 이와 같이 상승된 요구가 충족될 수 있다.
그러나, 발진기(1)를 수정 진동자로 제어하는 것은 본 발명의 기본원리의 변경을 의미하는 것은 아니며, 이와 같이 본 발명에 의해서 필터를 추가적으로 마련할 필요없이 지터를 작게 발생시킬 수 있다.
예를들면, 발진기출력신호의 2개의 주파수 f1및 f2가입력 2상 변조신호의 주파수 f1로 부터 각기 +200ppm와 -200ppm만큼 상이하다고 하면, 지터진폭은 200ppm이다. 또한 논리회로(6)로 부터 발진기(1)에 인가되는 제어신호는 2진수 1 또는 2진수 0, 즉 위상오차의 부호만을 표시하고 위상오차의 크기, 즉 지터의 진폭과 관계없기 때문에 예를들면, 기호간 간섭형식의 수신신호중의 지터는 발진기(1)에 인가되는 제어신호의 크기에는 영향을 끼치지 않는다.
이와 같이 하여 수시신호중의 지터를 효과적으로 여파할 수 있게 된다.
또한 논리회로(6)로 부터 발진기(1)에 인가되는 제어신호는 디지틀신호이기 때문에, 지터를 줄일 수 있는 잇점 외에도 집적회로에 의한 본 발명에 따른 장치의 실현도 가능하다.

Claims (2)

  1. 입력신호와 발진기의 출력신호간의 위상차가 정 또는 부의 어느것인가를 결정하고, 이것에 응답하여 위상차를 감소시키기 위하여, 발진기에 그의 출력신호주파수를 변화시키는 것에 의하여 입력시호에 발진기의 출력신호의 위상을 동기화시키는 방법에 있어서, 위상차의 정, 부에 따라서 한쪽이 입력신호의 주파수보다 높고, 다른쪽의 낮은 2개의 출력신호주파수 중의 어느것인가를 발진기에 발생시키고, 이들 2개의 출력신호주파수가 교대로 발생될때에 발진기를 입력신호의 위상에 동기화 시키는 것을 특징으로 하는 입력신호와 발진기의 출력신호의 위상을 동기화 시키는 방법.
  2. 입력신호에 발진기(1)의 출력신호의 위상을 동기화 시키는 장치에 있어서, 발진기(1)의 출력신호와 입력신호간의 위상차가 정 또는 부의 어느것인가를 결정하고, 이것에 응답하여 위상차를 감소시키기 위하여, 발진기(1)에 그의 출력신호 주파수를 변화시키는 샘플링회로(3), 비교기(4), 사프트 레지스터(5) 및 논리회로(6)를 포함하고, 발진기(1)는 위상차의 정, 부에 따라서 한쪽이 입력신호의 주파수보다 높고, 다른쪽이 낮은 2개의 출력신호 주파수 중의 어느것인가를 발생하게 하고, 이들 2개의 출력신호 주파수가 교대로 발생될때에 발진기(1)를 입력신호의 위상에 동기화시키는 것을 특징으로 하는 입력신호와 발진기(1)의 출력신호의 위상을 동기화시키는 장치.
KR8205242A 1981-11-30 1982-11-20 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치 KR880000676B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE8107121-9 1981-11-30
SE8107121A SE439083B (sv) 1981-11-30 1981-11-30 Sett att bringa en oscillator i fas med en inkommande signal jemte anordning for genomforandet av settet

Publications (2)

Publication Number Publication Date
KR840002602A KR840002602A (ko) 1984-07-02
KR880000676B1 true KR880000676B1 (ko) 1988-04-20

Family

ID=20345158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8205242A KR880000676B1 (ko) 1981-11-30 1982-11-20 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치

Country Status (18)

Country Link
US (1) US4573024A (ko)
EP (1) EP0094956B1 (ko)
JP (1) JPS58502030A (ko)
KR (1) KR880000676B1 (ko)
AU (1) AU555339B2 (ko)
BR (1) BR8207995A (ko)
CA (1) CA1196394A (ko)
DE (1) DE3264690D1 (ko)
DK (1) DK152635C (ko)
ES (1) ES517762A0 (ko)
FI (1) FI832294A0 (ko)
IE (1) IE54055B1 (ko)
IT (1) IT1154352B (ko)
MX (1) MX157578A (ko)
MY (1) MY8600367A (ko)
SE (1) SE439083B (ko)
WO (1) WO1983002045A1 (ko)
YU (1) YU264282A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8401310A (nl) * 1984-04-24 1985-11-18 Philips Nv Inrichting voor het opwekken van een kloksignaal.
DE3431419C1 (de) * 1984-08-27 1986-02-13 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Schaltungsanordnung zum Synchronisieren des empfangsseitig erzeugten Taktsignals mit bei digitaler Informationsuebertragung empfangenen Taktsignale in Fernmeldeanlagen
US4825448A (en) * 1986-08-07 1989-04-25 International Mobile Machines Corporation Subscriber unit for wireless digital telephone system
US4727752A (en) * 1987-02-04 1988-03-01 Sundstrand Data Control, Inc. Pseudosinusoidal oscillator drive system
US5031230A (en) * 1988-10-24 1991-07-09 Simulcomm Partnership Frequency, phase and modulation control system which is especially useful in simulcast transmission systems
JP2864143B2 (ja) * 1990-03-20 1999-03-03 富士通株式会社 信号検出回路
US6674331B2 (en) 2001-11-09 2004-01-06 Agere Systems, Inc. Method and apparatus for simplified tuning of a two-point modulated PLL
US7502468B2 (en) * 2003-09-02 2009-03-10 Ncipher Corporation Ltd. Method and system for generating a cryptographically random number stream

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3344361A (en) * 1964-10-28 1967-09-26 Aga Ab Phase controlled oscillator loop including an electronic counter
FR2230116B1 (ko) * 1973-05-14 1976-11-12 Thomson Csf
JPS5178678A (ko) * 1974-12-29 1976-07-08 Fujitsu Ltd
US4179671A (en) * 1977-01-10 1979-12-18 Citizen Watch Company Limited Capacitor switching circuits for adjusting crystal oscillator frequency
JPS53131745A (en) * 1977-04-22 1978-11-16 Seiko Instr & Electronics Ltd Oscillator circuit
JPS5597644A (en) * 1979-01-19 1980-07-25 Toshiba Corp Order reexecution system
JPS56748A (en) * 1979-06-15 1981-01-07 Fujitsu Ltd Phase control circuit
US4308619A (en) * 1979-12-26 1981-12-29 General Electric Company Apparatus and methods for synchronizing a digital receiver
US4330759A (en) * 1980-03-05 1982-05-18 Bell Telephone Laboratories, Incorporated Apparatus for generating synchronized timing pulses from binary data signals
US4333060A (en) * 1980-07-10 1982-06-01 E-Systems, Inc. Phase locked loop for recovering data bit timing
DE3171263D1 (en) * 1980-12-12 1985-08-08 Philips Electronic Associated Phase sensitive detector
US4513255A (en) * 1983-01-25 1985-04-23 Hughes Aircraft Company Phase locked crystal oscillator implemented with digital logic elements

Also Published As

Publication number Publication date
DE3264690D1 (en) 1985-08-14
BR8207995A (pt) 1983-10-18
EP0094956A1 (en) 1983-11-30
FI832294L (fi) 1983-06-22
YU264282A (en) 1985-06-30
ES8308459A1 (es) 1983-08-16
KR840002602A (ko) 1984-07-02
IT1154352B (it) 1987-01-21
SE439083B (sv) 1985-05-28
AU555339B2 (en) 1986-09-18
MY8600367A (en) 1986-12-31
IE822791L (en) 1983-05-30
IT8224502A1 (it) 1984-05-30
SE8107121L (sv) 1983-05-31
DK349783D0 (da) 1983-07-29
MX157578A (es) 1988-12-02
EP0094956B1 (en) 1985-07-10
ES517762A0 (es) 1983-08-16
IT8224502A0 (it) 1982-11-30
CA1196394A (en) 1985-11-05
JPS58502030A (ja) 1983-11-24
DK152635C (da) 1988-08-15
FI832294A0 (fi) 1983-06-22
DK152635B (da) 1988-03-28
IE54055B1 (en) 1989-05-24
DK349783A (da) 1983-07-29
WO1983002045A1 (en) 1983-06-09
US4573024A (en) 1986-02-25
AU1012783A (en) 1983-06-17

Similar Documents

Publication Publication Date Title
US4604582A (en) Digital phase correlator
EP0606979A2 (en) CMOS multi-tap digital delay line with non-inverting taps
JPS60227541A (ja) ディジタルｐｌｌ回路
JPH04313917A (ja) ダブルｐｌｌ装置
US5689530A (en) Data recovery circuit with large retime margin
US5640523A (en) Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery
US5550878A (en) Phase comparator
KR880000676B1 (ko) 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치
US5003561A (en) Process for the reception of a binary digital signal
US4831338A (en) Synchronizing clock signal generator
US5592519A (en) Dual frequency clock recovery using common multitap line
US3602834A (en) Timing recovery circuits
EP1006660B1 (en) Clock reproduction and identification apparatus
US4210776A (en) Linear digital phase lock loop
JPH0334705B2 (ko)
RU2119717C1 (ru) Устройство фазовой синхронизации
JP2748746B2 (ja) 位相同期発振器
JPH07120941B2 (ja) デイジタルｐｌｌ回路
KR950008462B1 (ko) 디지틀 비트 동기 장치
KR0172459B1 (ko) 클럭재생방법 및 장치
JPH08335932A (ja) 局間クロック同期回路
KR0145006B1 (ko) 위상차 검출기
KR950007458B1 (ko) 클럭동기회로
JP2754577B2 (ja) クロツク再生回路
JP2665257B2 (ja) クロック乗せ換え回路