JPS58502030A - 発振器を入力信号に位相合わせさせる装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発振器を入力信号と位相合せさせろ方法とこの方法を実行する装置 技術分野 本発明は発振器を入力信号と位相合せさせる方法と共にこの方法を実行する装置 に関係している。

背景技術 発振器を入力信号と位相合せさせるため、アナログ信号処理を用いたいわゆる位 相ロック・ループを用いることが知られている。しかしながら、このようなルー プはディジタル的に動作している回路との相互作用には向いていないし、又集積 回路としての実装にも向いていない。

発明の開示 本発明の目的は従ってディジタル的に発振器を入力信号と位相合せさせる方法を 提供し、かつこの方法を実行する装置を提供することであり、前記装置は集積回 路による実現化に適している。

この目的シま、請求の範囲に開示されている特徴を与えられている本発明による 方法と装置により達成される。

図面の簡単な説明 本発明は添附図面を参照して以下に詳細に説明され、第１図は発振器を入力信号 と位相合せさせる本発明による装置の実施例を図示し、第２図は発振器が位相合 せされた時の入力信号のサンプリングを図示し、第６図は発振器の位相が外れて いる時の入力信号のサンプリングを図示し、第４図は発振器か入力信号と位相合 せしている時の時間の関数としての発振器信号の周波数を図示し、第５図は発振 器出力信号の発生ジッター（ｊｉｔｔｅｒ　）を図示する。

発明を実施するだめの最良の形態 第１図は発振器１を入力信号と位相合せさせる不発明による装置の実施例を図示 し、図示実施例ではこの信号は２相変調デ一タ信号と仮定され、同一符号を有オ るその６個の連続データ・ビットは第２図に図示されている。２相変調デ一タ信 号はサンプリング回路３０入力２へ印加され、このサンプリング回路は発振器１ の出力信号により出力１ａで制御され、図示実施例ではこれは入力２相変調デ一 タ信号をビット周期Ｔ当り４回サンプルする意図のものである。発振器出力信号 が入力信号と位相合せされると、サンプルは第２図に示すように分布され、ここ で図示ビット周期内の４サンプ／ｌ’　ハ各＃　Ａ’、　Ｂ’ｌ　ｃ’、　Ｄ’ とＡ”、　Ｅ”、σ’、ｒｆ’とＡ”’、　Ｂ”’。

σ７′、−ｄ／／で表わされる。本発明によると、サンプル極性が正又は負のど ちらであるかに応答して連続した高又は低レベル信号、すなわち２進数０又は負 を発するようにされた比較器４にサンプルが送られる。従って、−運の２進数１ と０が比較器４の出力に発生され、ここで１が対応するサンプルは正であること を示し、又Ｏは対応するサンプルが負であることを示していて、逆モ同様である 。これらの１と０は図示実施例では３段１．　ＩＩ、ＩＩＩを有するンフトレゾ スタ５へ印加されろ。

シフトレジスタ出力は論理回路６へ接続され、この回路はンフトレシスタ５の内 容を基にして、発振器１の出力信号と入力２への入力信号との間の位相差が正で あるか又は負であるかを決定し、これに応じて高又は低レベル信号、丁なわち２ 進Ｉｊ５．１又はＯを発するようにされている。本発明によると発振器１はその 出力１ａで出力信号を発し、これは論理回路６からの出力信号に応答して２つの 周波数の円の１つを発する。発振器出刃信号の周波数は不発明によると、入力信 号の周波数よりもあらかじめ第１の周波数は高く、第２の周波数は低くなるよう に選択されている。発振器１はこのように２進的に論理回路６から制御され、従 ってその２つの出力信号周波数の内のどちらかをサンプリング回路３へその出力 １ａから発するようにされている。その出力１ｂには発振器は論理回路６への出 力信号を発生し、この信号の周波数は出力１ａで発する出力信号の周波数の半分 である。

第１図に図示した実施例では、論理回路６はａ）各各２人力１出力を有する２個 の排他ＯＲケゞ−ドア、８と、ｂ）２入力１出力を有するＡＮＤｒ−）９と、Ｃ ）２入力１出力を有するノリノブフロップ１０とを含む。

排他ＯＲケ゛−ドアの両人力はシフトレジスタ段Ｉと■からの各出力に接続され 、一方その出力はＡＮＤケゞ−ト９の一方の入力に接続され、ＡＮＤケゞ−トの 他方の入力は発振器１の出力１ｂに接続され、かつその出力はフリップフロップ １０のトリガ入力に接続され、フリップフロップの出力）ま発振器１０制御人力 に接続されている。

排ｆｔ！２ＯＲケ゛−ト８の両人力はシフトレジスタ段Ｉと■からの各出力に接 続され、一方その出力はフリップフロップ１０のデータ入力に接続される。

排他ＯＲケゞ−トγ、８は２進数１がどちらかの入力に現われた時にのみ出力に ２進数１を発生する。シフトレゾヌタ５の各段の２進数の内容を基にして、発振 器１の出力信号が入力信号に対して進んでいるか又は遅れているかを決定するの はこれらの排他ＯＲゲートである。本発明によると、この位相比較は交互のサン プリング時にのみ有効であるようにされている。これはＡＮＤケ９−ト９により 実行され、このＡＮＤ　ｙ−トはその一方の入力に出力１ｂか、らの発振器出力 信号を受取り、この信号の周波数は上述したように出力１ａで発生される出力信 号の周波数の半分である。図示実施例では、位相比較は６サンプル、すなわちＢ サンプル、Ｃサンプルと中間サンプル、すなわちＡ又はＣサンプルを基に発生す るように配置されている。

ここて第２図に図示した型式の２相変調信号が入力２に到着し、第６図に図示す るようにサンプルされたものとする。例えば２進ビツト列１，０．０を与えるサ ンプルＢ１．ＣＩ、ＤＩを基にし℃、論理回路６０ま出力１ａからの発振器出力 信号は２相変調信号に対し℃位相が遅れていることを決定する。ビットｉ、ｏ。

０が各シフトレジスタ段１．　Ｉｔ、Ｉに現われ、排他ＯＲゲート７．８からの 出力に２進数１を発生する。

発振器出力１ｂにも信号が現われろため、ＡＮＤケ゛−ト９はフリップフロップ １０のトリガ入力へ２進数１を発生し、前記２進数１はフリップフロップ１０の データ入力におけろ排他ＯＲゲート８からの入力２進数１をその出刃へ転送し、 発振器１にその高い方の周波数出力信号を発生させて発振器出力信号と入力２相 変調信号との間の位相差を減少させる。

次に続くサンプリング時には、サンプルＣ１，Ｄｉ。

Ａ２に対応するビット列がシフトレジスタ５中にある。

この時点では発振器出力１ｂに出力信号が現われていないため、ＡＮＤケ゛−ト ９から出力信号は得られない。

次に伏くサンプリング時に、サンプルＤＩ、Ａ２゜Ｂ２に対応するビット列がシ フトレジスタ５中にある。

シフトレジスタ段Ｉは従って２進数０を含むが、段■。

■には２進数１がある。この場合には排他０Ｒ）ｆ″′−ドア、８の出力にも２ 進数１が得ろｉ％、　ＡＮＤケゞ−ト９への発振器出力１ｂに信号が存在してい て、このダートからも１が得らノするため、この１がノリノブフロップ１０をト リガして排他ＯＲ’ｙ”−）８から来る１を発振器１に印加し、発振器１が入力 ２相変調信号の後に位相が依然として遅れているため連続して高い方の周波数出 力信号を発振器に発生させろ。発振器１は第３図のサンプルＡとＣが各々正と負 の極性を有している限り、すなわちＡサンプルが負極性を有するか又はＣサンプ ルが正極性を有するかのどちらかのようにサンプリング時が偏位さ、ｌｔないか ぎりその高い方の周波数出力信号を発生する。１例として第２図のサンプルＡ′ が負極性を有しているものとする。この場合サンプルＢ′は正で、又先行の図示 していないＤサンプルは負であるものとする。これらのサンプルはソフトレジス タ段Ｉ、■が各々２進数Ｏを含み、−万般■は２進数１を含む状態を生じさせる 。排他ＯＲケゞ−ト８は従ってフリップフロップ１０へ２進数０を発生させ、又 排他ＯＲケゞ−ドアはＡＮＤ　ｙ″−ト９へ２進数１を発生し、このケ゛−トは 発振器出力１ｂの２進数１と共にＡＮＤケ゛−ト出力に２進数１を発生し、この ２進数１はノリノブフロップをトリガして排他０．Ｒゲート８からの０を発振器 １へ印加し、この発振器は入力２相変調信号に対して発信器の位相が進んでいろ しるしとしてその低い方の周波数出力信号を発生させられる。

次にＡＮＤケ゛−ト９が発振器出力１ｂから２進数１を受信する時は、サンプル Ｂ’、　Ｃ’、Ｃ’が各々ソフトレジスタ段１．Ｉｔ、Ｉ−Ｚ入ろ。この場合サ ンプルＣ′の極性は再び負で、これはソフトレジスタ各段１．　ＩＩ、ＩＩＩＫ ビット列１．Ｄ、０を発生する。これにより排他ＯＲケゞ−ドア、８と共にＡＮ Ｄゲート９は２進奴１を発生し、従って２進数１が発振器１０制御入力に印７１ ０されて、今や発振器は２相変調入力信号の後に位相が遅れているため発振器に その高い刀の周波数出力信号を発生させる。発振器出力信号の２周波数間のこの 交番（ま発振器が２相変調入力信号と位相合せしているしろしである。これは第 ４図から時間の関数として見ることができる。発振器周波数は周波数ｆ１とｆ２ との間を交番し、図示実施例ではその平均値が入力２相変調信号の周波数ｆ１に 等しいものとしている。第４図は上述の場合を図示し、ここで第２図のサンプル Ａ′と共にサンプルＣ′が負であるものとしている。

第４図に図示した状況に、第５図による時開の関数として入力信号の位相位置に 対するサンプリング速度の位相位置の変化Δφが生じる。この時間関数の振幅、 すなわちΔφ１−Δφ２は発振器１により発生された高周波ジッターに対応す・ ろ。このシック−振幅は当然発振器出力信号間の周波数差と入力信号とに依存す る。この周波数差を小さくすることにより、任意に低ジッター振幅が得られ、こ れは特定の応用例ではヲ「常に望ましいものである。例えば発振器１を水晶制御 すること５　により、周波数精度に対するこのように引き上げられた要求を滴た すことが可能となる。しかしながら、これは余分なフィルタ操作なしで低発生ソ ノターを与える本発明の基本原理の変更を意味するものではない。

発振器出力信号の２つの周波数ｆ１とｆ２が入力２相変調は号の族７反数ｆｌか も各々＋２０口ｐｐｍと一２００ｐｐｍだけ異なっているものとすると、ジッタ ー振幅は２００　ｐｐｍである。論理回路６から発振器１への制御１言号は２進 数１又は２進数０、すなわち位相誤差の符号のみを含みその振幅（′ｆ、含まな いため、例えば記号間干渉の形式の受信信号中のジッターは発振器１への制御信 号の大ぎさには影響しない。このようにして受信信号中のジッターの有効なフィ ルり操作が得ろ、ｉｔろ。

論理回路６から発振器１への制御信号はディジタルて・あるため、ジッター面か らの利点を別にして集積回路により不発明に従う装置の実現も可能である。

国際調査報告

Claims (1)

【特許請求の範囲】
1. １．　発振器（１〕の出力信号と入力信号との間の位相差が正又は負のどちらで あるかを決定し、これに応答して位相差を減少させるため発振器（１）Ｋその出 力信号周波数を変化させることにより入力信号に発振器（１）を位相合せさせる 方法において、位相差の正負に応じて一方が入力信号の周波数よう高く他方が低 い２つの出力信号周波数の内のどちらかを発振器（１）に発生させ、これら２つ の出力信号周波数が交互に発生される時に発振器（１）を入力信号と位相合せさ せることを特徴とする入力信号に発振器（１）を位相合ぜさせる方法。 ２、　入力信号に発振器（１）を位相合せさせる装置において、発振器（１）の 出力信号と入力信号との間の位相差が正又は負のどちらであるかを決定し、これ に応答して位相差を減少させるため発振器（１）にその出力信号周波数を変化さ せる装置（３，４，５，６）を含み、発振器（１）は位相差の正負に応じて一方 が入力信号の周阪数より高く他方が低゛い２つの出力信号周波数の内のどちらか を発生するようにされ、これら２つの出力信号周波数が交互に発生される時に発 振器（１）が入力信号と位相合せされることを特徴とする入力信号に発振器（１ ）を位相合せさせる装置。