JPS62296636A - 位相選択可能なフリップ・フロップ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の詳細な説明 〔産業上の利用分野〕 本発明は、タイミング回路、特にクロック・パルスの立
上り縁及び立下り縁の２つのサンプリング時点の一方を
選択できる位相選択可能なフリップ・フロップに関する
。

〔従来の技術及び発明が解決しようとする問題点〕ラッ
チ及びフリップ・フロップのセットアツプ時間及びホー
ルド時間により、かかる素子を介してのデータ伝送が短
期間不定である。この期間を準安定（メタステーブル）
領域という。５００　ＭＨｚオーダの高周波クロックで
、４相ログイン回路（４分の１サイクルずつシフトした
４相のクロックで入力データをサンプリングする回路）
を用いて入力データをサンプルすると、４相の各位相か
らのデータ出力における遅延の不安定修期間は、セット
アツプ／ホールド時間に影響されずに４相のデータをク
ロックして、単一のクロック位相と同時にこれら４相の
データ総てを出力するためのサンプリング・クロック周
期よりも充分長い。更に低サンプリング−レートにおい
ては、総ての位相で不定領域に影響され々いて同時点に
サンプリングすることが可能である。高周波サンプリン
グ・レートで１つ以上の位相のデータを遅延をさせ、低
サンプリング・レートでこの遅延を回避して、総ての位
相において不定領域に影響されないで、同時点にサンプ
リングを達成する手段が望まれている。

したがって本発明の目的は、サンプリングする位相が選
択可能なフリップ・フロップの提供にある。

〔問題点を解決するための手段及び作用〕本発明による
位相選択可能なフリップ・フロップは、２つのイネーブ
ル（制御）端子を有する入力ラッチ手段を用いている。

この人力ラッチ手段の一方のイネーブル端子は、システ
ム拳り□ロックを受け、他方のイネ−ゾル端子を制御線
に接続する。この制御線を高レベルにすることにより、
ラッチ手段を透明（トランスイアレント：伝搬遅延のみ
で入力端子のデータをそのまま出力端子に出力する）に
し、次段の７リツプ・クロック手段はクロックの立上り
縁でデータをクロックする。この際、セットアツプ時間
は、ラッチ手段のデータ遅延分だけ増加する。制御線が
低レベルになると、クロックの立上り縁ではなく立下り
縁でデータがラッチ手段にラッチされ、半クロック・サ
イクル分の時間だけセットアツプ時間が増加する。よっ
て、２つのセットアツプ時間の一方にて安定なデータ信
号を、常にラッチできる。

本発明の目的、効果及び新規な特徴は、添付図を参照し
た以下の詳細説明より明らかに々ろう。

〔実施例〕

第１図は、本発明による位相選択可能なフリップ・クロ
ックのブロック図である。入力透明ラッチ（ラッチ手段
）００）は、データ入力端子Ｄ、データ出力端子Ｑ及び
２つのイネーブル端子ｇＮ１及びＥＮ２を具えている。

これら２つのイネーブル端子の一方の信号が、このラッ
チ００）の入出力を自由（即ち、透明）にする。システ
ム・クロックをラッチＯＩの第１イネーブル端子ＥＮ１
に供給し、モード制御線をこのラッチＯｎの第２イネー
ブル端子ＥＮ２に接続する。Ｄ型フリップ・フロップｏ
ｚヲラツテ０１の出力端子Ｑに接続し、システム・クロ
ックでこのフリップ−７０ツブ０２をクロックする。

第２図のタイミング図を参照して、第１図の位相選択可
能なフリップ・７０ツゾの動作を説明する。ラッチ帥の
端子ＥＮ２におけるモード制御信号が高レベルのとき、
このラッチ（ＩＩは透明であり、データを７リツプ會）
ａツブａｚＫ通過させる。そｊ７て、このデータは、シ
ステム・クロックのクロック・ノルスの前縁、又は立上
り縁で７リツプ・クロックａ′ｌＪにクロックされる（
取込まれる）。ラッチａ１の端子ＥＮ２におけるモード
制御信号が低レベルのとき、端子ＥＮＩに供給されたク
ロック争ノ臂ル□スの稜縁又は立下り縁で、データがロ
グインされ、ラッチ（ＩＩにラッチされる。ラッチされ
たデータは、フリップ・フロップａ３に供給され、クロ
ック嗜パルスの前縁でクロックされて出力される。

第２図のデータ入力に示す如く、平行線の領域は不定領
域であり、データが確実にサンプルされるためには安定
でなければならない期間を表わす。

この不定領域は、クロックψ）ぐルス縁の不定と。

ラッチＯＩが透明、即ちモード制御信号が高レベルの際
の、ラッチ遅延の不定と相関的なものである。

第３図は、本発明の位相選択可能なフリップ拳フロップ
を用いた４相データ・ログイン回路のブロック図である
。４相データ・ログイン回路は、システム・クロックを
４相φ１．φ２．φ３及びφ４に分割して、システム会
クロックの４倍の周波数で入力データをサンプルする。

データを第１７リツプーフロツプ段ＦＦＩＫ入力する。

この段では、１つの７リツゾ・フロップが各クロック位
相に対応しており、４つの並列データ路となる。出力は
フリップ書フロップ段ＦＦ３からの同時に得られる４つ
のデータ値である。このフリップリフロツプ段’Ｆ　Ｆ
　３は、第４クロック位相φ４の前縁（又は後縁）によ
りトリガされる。フリップ・クロック段Ｆ’Ｆ１及びＦ
Ｆ２の間の中間位相φ２．φ３データ路に、２つのイネ
ーブル端子を有する透明ラッチ段Ｌ２を挿入する。よっ
て、これらラッチ段Ｌ２及びフリップ・クロック段ＰＦ
３は、本発明による位相選択可能なフリップ・フロップ
を構成する。

第４図は、高周波サンプリング・レートにおける第３図
の回路のタイミング図を示す。この場合の動作において
、最終データ出力転送は、第４位相クロックφ４の前縁
で生じるので、第２位相及び第３位相データは、不定領
域内にある。かかる不定期間に、フリップ・フロップ段
ＦＦ３から第２及び第３位相のデータが出力しないのを
確実にするため、フリップ・７０ツブ段ＦＦＩの出力端
と出力クリップ・フロップ段ＰＦ３の入力端との間の第
２及び第３位相データ路にラッチ段Ｌ２を挿入している
。モード制御信号が低レベルだと、第２及び第３位相デ
ータが不安定でない期間、第４位相のクロック・パルス
の立下り縁にて、データをラッチ手段Ｌ２に入力する。

その結果、基本的には、第２及び第３位相のデータが半
クロツク拳すイクル分だけシフトするので、第４位相ク
ロック・パルスの立上り縁が出力フリップ・フロップ段
ＦＦ’３に供給されるとき、どのデータ出力も不定では
ない。

低周波サンプリング・レートにおける場合、モード制御
信号が高レベルで、ラッチ段Ｌ２が透明なので、わずか
な遅延のみで、データは出力フリップ・フロップ段ＦＦ
３に通過する。この状態では位相４クロツク書ノソルス
の立上り縁にて、どのデータ路も不定ではない。

〔発明の効果〕

したがって本発明によれば、Ｄ型フリップ・フロップに
直列の２重イネーブル透明ラッチを用いて、モード制御
命令に応じてクロック・パルスの立上り縁又は立下り縁
でデータをラッチする位相選択可能なフリップ・フロッ
プが得られる。

【図面の簡単な説明】

第１図は本発明の好適な実施例のブロック図、第２図は
第１図の動作を説明するタイミング図、第３図は本発明
を用いた４相データ・ログイン回路のブロック図、第４
図は第３図の動作を説明するタイミング図である。 図において、　（ＩＩはラッチ、Ｏ３はＤ型７リツプ・
フロップである。

Claims (1)

1. 【特許請求の範囲】 入力端子に入力データを受け、第１制御端子にクロック
   信号を受け、第２制御端子にモード制御信号を受ける入
   力ラッチ手段と、 入力端子が上記ラッチ手段の出力端子に接続され、上記
   クロック信号の立上り縁及び立下り縁の一方によりクロ
   ックされるフリップ・フロップ手段とを具え、 上記モード制御信号が第１状態のとき、上記入力ラッチ
   手段は透明状態であり、上記モード制御信号が第２状態
   のとき、上記入力ラッチ手段は上記クロック信号の立上
   り縁及び立下り縁の他方により上記入力データをラッチ
   することを特徴とする位相選択可能なフリップ・フロッ
   プ。