IT8224502A1 - Procedimento per mettere in pase un oscillatore con un segnale in arrivo e apparecchiatura per attuare detto procedimento - Google Patents
Procedimento per mettere in pase un oscillatore con un segnale in arrivo e apparecchiatura per attuare detto procedimento Download PDFInfo
- Publication number
- IT8224502A1 IT8224502A1 IT1982A24502A IT2450282A IT8224502A1 IT 8224502 A1 IT8224502 A1 IT 8224502A1 IT 1982A24502 A IT1982A24502 A IT 1982A24502A IT 2450282 A IT2450282 A IT 2450282A IT 8224502 A1 IT8224502 A1 IT 8224502A1
- Authority
- IT
- Italy
- Prior art keywords
- oscillator
- signal
- output
- phase
- incoming signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 11
- 239000000523 sample Substances 0.000 description 16
- 238000002156 mixing Methods 0.000 description 12
- 238000005070 sampling Methods 0.000 description 9
- 230000002051 biphasic effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
Description
DOCUMENTAZIONE
RILEGATA
Descrizione dell?invenzione avente per titolo:
"PROCEDIMENTO PER METTERE IN FASE UN OSCILLATORE CON UN SEGNALE IN ARRIVO E APPARECCHIATURA PER ATTUARE DETTO PROCEDIMENTO?
RIASSUNTO
La presente invenzione riguarda un procedimento e un'apparecchiatura atti a portare un oscillatore (l) in fase con un segnale in arrivo. Secondo l?invenzione sono previsti mezzi che da un lato determinano se la differenza di fase tra il segnale d'usci-.ta dell'oscillatore e il segnale in arrivo ? positiva oppure negativa e dall'altro lato in risposta a ci? fasi che detto oscillatore (l) emetta l'una oppure .l'altra delle due frequenze dei segnali d'uscita, una delle quali, come prestabilito ha un valore pi? elevato mentre l'altra ha un valore pi? basso di quello della frequenza del segnale in arrivo. In questo modo l'oscillatore (l) si porta in fase con il segnale in arrivo quando emette alternativamente le sue due frequenze dei segnali d'uscita.
(Figura 1)
La presente invenzione riguarda un procedimento per mettere in fase unoscillatore con un segnale in arrivo, unitamente a una apparecchiatura per la realizzazione di detto procedimento.
?E1 noto l?impiego di cosiddetti circuiti a fase bloccata che usano l?elaborazione di segnali analogici, allo scopo di mettere in fase un oscillatore con un segnale in arrivo. In ogni caso per? detti circuiti non sono adatti all'azione reciproca con circuiti a funzionamento digitale, utilizzati come circuiti integrati.
Lo scopo della presente invenzione ? di provvedere perci? un procedimento per mettere digitalmente in fase un oscillatore con un segnale in arrivo e di provvedere inoltre un'apparecchiatura atta ad attuare detto procedimento, detta apparecchiatura prestandosi ad essere realizzata mediante circuiti integrati.
Questo scopo si ottiene con un procedimento per portare un oscillatore (l) in fase con un segnale in arrivo, determinando se la differenza di fase se tra il segnale d'uscita dell'oscillatore (l) e il segnale in arrivo ? positiva oppure negativa e in risposta a ci? far si che detto oscillatore (l) modifichi la frequenza del suo segnale d'uscita allo scopo di ridurre la differenza di fase, caratterizzato da ci? che dipente_ mente dal fatto che/differenza di fase sia positiva oppure negativa, detto oscillatore (l) deve emettere segnali in uscita secondo una di due frequenze delle quali una ha un valore pi? elevato e l'altra ha un valore pi? basso di quello della frequenza del segnale in arrivo, detto oscillatore (l) trovandosi in fase con il segnale in arrivo stesso quando le frequenze di questi due segnali d'uscita sono emesse alternativamente.
L'invenzione riguarda anche apparecchiatura per portare un oscillatore (l) in fase con un segnale in arrivo, comprendente mezzi (3, 5, 6) atti a stabilire se la differenza di fase tra il segnale d'uscita di detto oscillatore(l) e il segnale in arrivo ? positiva oppure negativa e in risposta a ci? far si che detto oscillatore (l) modifichi la frequensa del suo segnale d'uscita onde ridurre la diffenreza di fase, caratterizzato in quanto detto oscillatore (l) ? previsto per emettere dipendentemente dal fatto che la differenza di fase sia positiva oppure negativa una di due frequenze relative ai segnali d?uscita, delle quali una ha un valore pi? elevato e l'altra pi? basso di quello della frequenza del segnale in arrivo, detto oscillatore (l) trovandosi in fase con il segnale in arrivo quando le frequenze di questi due segnali di uscita sono emesse alternativamente.
Si passa ora a descrivere di seguito la presente invenzione in maniera pi? dettagliata con riferimento ai disegni allegati in cui:
fig, 1 illustra una realizzazione dell'apparecchiatura secondo l'invenzione, in grado di mettere in fase un oscillatore con un segnale in arrivo;
fig. 2 mostra la campionatura del segnale in arrivo quando l'oscillatore viene messo in fase con essa;
fig. 3 illustra la campionatura del segnale in arrivo quando l'oscillatore ? fuori fase rispetto ad esso;
fig. 4 rappresenta la frequenza del segnale dell' oscillatore in funzione del tempo quando l'oscillatore e in fase con il segnale in arrivo ; e
fig. 5 illustra 1' instabilit? risultante del segnale di uscita dell' oscillatore .
La fig. 1 illustra una realizzazione dell ' apparecchiatura del_ la presente invenzione , la quale ? in grado di mettere in fase un oscillatore 1 con un segnale in arrivo e nella realizzazione illustrata si suppone che questo segnale sia appunto un segnale dei dati modulato bifase, del quale in fig. 2 sono mostrati tre successivi bit di dati aventi lo stesso segno . Detto segnale dei dati modulato bisfase, viene applicato all'entrata 2 di un circuito 3 di campionatura controllato dal segnale d'uscita di detto oscillatore 1 in corrispondenza dell'uscita la; nella realizzazione illustrata si intende effettuare la campionatura del segnale dei dati in arrivo , modulato bifase , quattro volte per periodo T di unit? di informazione. Quando il segnale d'uscita dell' oscillatore ? in fase con il segnale in arrivo , i campioni verranno distribuiti nella maniera illustrata in fig. 2 in cui i quattro cauzioni compresi nei periodi di bit illustrati vengono rispettivamente illustrati con ?' , ?' , C , D' , A? , B" , C" , D" e An',[c"', D'" . Secondo la presente invenzione, i campioni yengono inviati ad un comparatore 4 previsto per emettere dipendentemente dal fatto che la polarit? del campione sia positiva oppure negativa, segnali in sequenza di livello elevato oppure basso,'cio? degli uno oppure zero binari. Di conseguenza, all'uscita di detto comparatore 1+ si verificheranno una serie di uno e zero binari, in cui un uno sta a significare che il campione corrispondente ? positivo, mentre uno zero sta a significare che il corrispondente campione ? negativo oppurevieeversa. Questi uno e zero vengono quindi applicati secondo l'ordine a un registro 5 degli spostamenti a tre stadi I, II e III nella realizzazione illustrata. .
Le uscite da detto registro sono collegate a un circuito logico indicato con il numero di riferimento 6, che, sulla base del contenuto di detto registro 5 degli spostamenti, ? previsto per determinare se la differenza di fase tra iljsegnale di uscita di detto oscillatore 1 e il segnale in arrivo all'ingresso 2, ? positiva oppure negativa ed emettere, in risposta ad essa un segnale di livello elevato oppure basso, cio? un uno oppure uno zero binario. Secondo la presente invenzione, detto oscillatore 1 ? previsto per emettere un segnale d'use ita] la, il quale assume una di due frequenze in risposta al segnale d'uscita provenieii te dal circuito logico 6. Le frequenze del segnale d'uscita dell'oscillatore , secondo lajpresente invenzione , sono scelte in maniera tale che una sia predeterminataxmente pi? alta/la seconda sia predeterminatamente pi? bassa di quella del segnale in arrivo all' ingresso 2. In questo modo l 'oscillatore 1 ? controllato in modo binario dal circuito logico 6 e di conseguenza in corrispondenza della sua uscita la, emette , verso il circuito 3 di campionatura, segnali in uscita aventi l'una oppure l' altra delle loro due frequenze. In corrispondenza dell'uscita 16 detto oscillatore emette un segnale d'uscita verso detto circuito logico 6, la cui frequenza ? uguale alla met? di quella del segnale d'uscita emesso all'uscita la.
Nella realizzazione illustrata in fig.l , il circuito logico 6 comprende a) due piastre 7 e 8 del tipo esclusione-misc elazione, a^wti ciascuna due entrate e un'uscita, b) una piastra 9 di coincidenza anch' essa con due entrate e un'uscita e c ) un flipflop 10 avente due entrate e un'uscita.
Entrambe le entrate della piastra 7 di esclusione-miscelazione sono collegate alla rispettiva uscita digli- stadi I e III del registro degli spostamenti, mentre l'uscita ? collegata a un'entrata della piastra 9 di coincidenza, mentre l' altra entrata di detta piastra ? collegata all'uscita/dell'oscillatore 1; l'uscita da detta pistra 9 ? , a sua volta , collegata all'entrata a scatto del flip-flop 10 la cui uscita ? collegata all' entrata di controllo di detto oscillatore indicato con 1.
Entrambe le entratate della piastra di esclusione-miscelazione sono collegate alla rispettiva uscita dagli stadi I e II del registro degli spostamenti, mentre la sua uscita ? collegata all' entrata dei dati del flip-flop 10.
Le piastre 7 e 8 di esclusione-misc elazione , emettono un uno binario in corrispondenza dell 'uscita solo quando alla loro entrata compare un uno binario . Sono queste piastre di esclusionemiscelazione che sulla base del contenuto binario degli stadi del registro 5 degli spostamenti, determinano se il segnale di uscita dell' oscillatore 1 ? in anticipo o in ritardo di fase rispetto al segnale in arrivo. Secondo la presente invenzione , questa comparazione di fase ? prevista per avere effetto solo ad occasioni alternate di campionatura. Questo s i ottiene mediante la piastra di coincidenza 9 che riceve ad un' entrata il segnale d'uscita dell'oscillatore , proveniente dall'uscita lb , la frequenza di questo segnale essendo uguale alla met? di quella del segnale d'uscita emesso in corrispondenza dell?uscita la, come gi? descritto . Nella realizzazione illustrata la comparazione di fase ? previstache avvenga in base a tre campioni quali un campione B, un campione D e un campione intermedio cio? un campione A oppure C .
Si supponga ora che all'entrata 2 arrivi un segnale bifase modulato del tipo illustrato in fig. 2, sul quale viene effetuata una campionatura come quella illustrata in fig. 3. In base ai campioni Bl, Cl, e DI per esempio , che danno pertanto la sequenza di bit binari 1, 0, 0 , il circuito logico 6 decider? cheji.1 segnale d'uscita dell' oscillatore proveniente da la ? in ritardo di fas e rispetto al segnale bifase modulto . Pertanto le unit? d' informazione 1, 0 e 0 compaiono in rispettivi stadi 1, 11 e 111 del registro degli spostamenti e originano degli uno binari all'uscita dalle piastre di esclusione-miscelazione 7 e 8. Dato che compare un segnale anche in corrispondenza dell?uscita 16 dell'oscillatore , la piastra 9 emetter? un uno binario verso l' entrata a scatto del flip-flop 10, il quale trasferisc e l 'uno binario in arrivo dalla piastra di esclusione-miscelazione 8 all ' entrata dei dati del flip-flop 10 alla sua uscita in modo da far emettere all'oscillatore 1 il suo segnale d 'uscita a frequenza pi? elevata onde ridurre lo sfasamento tra insegnale di uscita dell' oscillatore e il segnai ejbifas e modulato m arrivo , Alli succ esiva occasione di campionatura , nel registro 5 degli spostament i ci sar? la sequenza di unit? d ' informazioni corrispondenti ai campioni Cl, DI e A2. Dato che in questo istante non compare alcun segnale d'uscita in corrispondenza dell 'uscita 1.B dell'oscillatore, dalla piastra 9 di coincidenza non si ottiene alcun segnale di uscita.
Ancora alla successiva occasione di campionatura , in detto registro 5 degli spostamenti si avr? la sequenza di bit corrispondente ai campioni DI , A2 e B2 . Di conseguenxa lo stadio I del registro degli spostamenti contiene uno zero binario , ma non ci sono uno binari negli stadi XI e III. Anche in questo caso si ottengono degli uno binari alle uscite delle piastre di esclusione-misc elazione T e 8 e dato che si ha un segnale in corrispondenza dell?uscita lb dell ' oscillatore verso la piastra 9 di coincideva, da questa piastra si ottiene pure un uno il quale fa scattare il flip-flop 10 in modo da applicare l 'uno in arrivo da detta piastra 8 di esclusione-miscelazione all' oscillatore 1 fac endo si che questo emetta, nel processo continuato , un segnale d'uscita di frequenza pi? elevata in quanto detto oscillatore 1 ? ancora in ritardo di fase dopo il segnale bifase-modulato in arrivo .
L?oscillatore 1 emetter? il suo segnale d'uscita a frequenza pi? elevata fino a quando i campioni A e C di fig. 3 hanno polari t? positiva e negativa rispettivamente cio? fino a quando gli istanti di caitipionatura sono sfalsati in modo tale che o ? il campione A ad avere polarit? negativa oppure ? il campione C ad. averla positiva. .Si|supponga ora a titolo d'esempio che il campio ne A' di fig. 2 abbia polarit? negativa. In questo caso il campione B' ? positivo, mentre il campione D non illustrato che lo precede si suppone negativo. Questi campioni fanno si che gli stadi I e IX del registro degli spostamenti contengano ciascuno uno zero binario, mentre lo stadio III contiene un uno binario. La piastra 8 di esclusione-miscelazione emette consenguentemente uno zero binario verso il flip-flop 10, mentre la piastra 7 anch'essa di esclusione-miscelazione emette un uno binario verso la piastra di coincidenza, il quale unitamente all'uno binario che si ha in corrispondenza dell'uscita Ib dell'oscillatore da origine ad un uno binario all'uscita della piastra di coincidenza e questo uno binario fa, a sua volta, scattare il flipflop in modo da applicare lo zero proveniente dalla pistra 8 di esclusione^miscelazione a detto oscillatore 1 che in questo modo deve emettere il suo segnale d'uscita a frequenza pi? bassa per indicare che ora .l'oscillatore I in anticipo di fase rispetto al segnale bifase modulato in arrivo.
La prossima volta che detta piastra di coincidenza 9 riceve un uno binario dall'uscita lb dell'oscillatore ? quando i campioni ?', G' e C" si trovano rispettivamente negli stadi I, Il e 1X1 del reistro degli spostamenti. In questo caso la polarit? del campione C ? di nuovo negativa e questo fatto da origine in rispettivi stadi I, II e III del registro suddetto, alla sequenza di bit 1,0,0. Quanto sopra fa si che le piastre 7 e 8 di esclusione?miscelazione emettano uno binari come la piastra di coincidenza 9 e di conseguenza all 1entrata di controllo dello oscillatore 1 viene applicato un uno binario per fare in modo che detto oscillatore emetta il suo segnale d'uscita a frequenza pi? alta dato che ? in ritardo di fase dopo il segnale d'entrata bifase modulato. Questa alternanza tra le due frequenze del segnale d'uscita dell'oscillatore sta ad indicare che ora l'oscillatore ? in fase con il segnale d'entrata bifase-modulato. Questo fatto, risulta nel diagrammma di fig. 2 fatto in funzione del tempo. La frequenza dell'oscillatore si suppone oscilli tra i due valori fi ed f2 il cui valore medio, nella realizzazione illustrata si suppone essere segnale alla frequenza fi del segnale bifase modulato, in arrivo. Fig.H mette in evidenza il caso sopradescritto in cui si suppone che il campione A' di fig. 2 sia negativo e cos? pure il campione C'.
La situazione illustrata in fig. U d? origine a una variazione ? biella posizione di fase del valore di campionatura rispetto alla posizione di fase del segnale in arrivo; questa variazicj ne, in fig. 5, ? rappresentata in funzione del tempo. L'ampiezza di questa funzione del tempo, ??^ -? $2? corrisponde alla risultante instabilit? ad alta frequenza prodotto dall'oscillatore 1. L'ampiezza di questa variazione dipende naturalmente dalla differenza di frequenza tra il segnale d?uscita dell'oscillatore e il segnale in arrivo. Rendendo piccola, questa differenza, ? possibile ottenere un'ampiezza dell'instabilit? arbitrariamente piccola, cosa molto desiderabile in alcune applicazioni. La richesta cos? sollevata di accuratezza nella frequenza pu? essere soddisfatta, per esempio , facendo si che detto oscillatore 1 venga controllato mediante cristalli . In ogni caso , questo non sta a significare alcuna alterazione nel concetto base della present e invenzione che in questo modo senza dover ricorrere ad alcuna extra filtrazione , provvede un ' instabilit? generato in basso?. Se si suppone che le due frequenze fi e f2 del segnale d'uscita, dall' oscillatore differiscano di 200 ppm e -200 ppm rispettivamente dalla frequenza fi del segnale bifase modulato in arrivo , l'ampiezza dell' instabilit? sar? 200 ppm. Dato che il segnale dijcontrollo proveniente dal circuito logico 6 e che va a detto oscillatore 1 ? inoltre costituito solo di un uno binario oppure di uno zero binario , cio? il segno dell' errore di fase e non la sua grandezza, il tremolio del segnale ricevuto , per esempio sotto forma di interferenza d' inters imbolo, non influenza la grandezza del segnale di controllo in arrivo all 'oscil^
Claims (2)
1) Procedimento per portare un oscillatore (l) in fase con un segnale in arrivo, determinando se la differenza di fase tra il segnale d'uscita dell'oscillatore (l) e il segnale in arrivo ? positiva oppure negativa e in risposta a ci? far .si che detto oscillatore (l) modifichi la frequenza del suo segnale d'uscita allo scopo di ridurre la differenza di fase, caratterizzato da ci? che dipendentemente dal fatto che la differenza di fase sia positiva oppure negativa, detto oscillatore (l) deve emettere segnali in uscita secondo una di due frequenze delle quali una ha un valore pi? elevato e l'altra ha un valore pi? basso di quello della frequenza del segnale in arrivo, detto oscillatore (l) trovandosi in fase con il segnale in arrivo stesso quando la frequenze di questi due segnali d'uscita sono emesse alternativamente.
2) Apparecchiatura per portare un oscillatore (l) in fase con un segnale in arrivo, comprendente mezzi.(3, 5, 6) atti a stabilire se la differenza di fase tra il segnale d'uscita di detto oscillatore (l) ed il segnale in arrivo ? positiva oppure negativa e in risposta a ci? far si che detto oscillatore (l) modifichi la frequenza del suo segnale d'uscita onde ridurre la differenza di fase, caratterizzato in quanto detto oscillatore (l) ? previsto per emettere dipendentemente dal fatto che la dif ferenza di fase sia positiva oppure negativa una di due frequenze relative ai segnali d'uscita, delle quali una ha un valore pi? eleyato e.l?altra pi? basso di quello della frequenza del segnale in arrivo, detto oscillatore (l) trovandosi in fase con il segnale in arrivo quando le frequenze di questi due segnali di uscita sono emesse alternativamente.
ac/
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE8107121A SE439083B (sv) | 1981-11-30 | 1981-11-30 | Sett att bringa en oscillator i fas med en inkommande signal jemte anordning for genomforandet av settet |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT8224502A0 IT8224502A0 (it) | 1982-11-30 |
| IT8224502A1 true IT8224502A1 (it) | 1984-05-30 |
| IT1154352B IT1154352B (it) | 1987-01-21 |
Family
ID=20345158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT24502/82A IT1154352B (it) | 1981-11-30 | 1982-11-30 | Procedimento per mettere in fase un oscillatore con un segnale in arrivo e apparecchiatura per attuare detto procedimento |
Country Status (18)
| Country | Link |
|---|---|
| US (1) | US4573024A (it) |
| EP (1) | EP0094956B1 (it) |
| JP (1) | JPS58502030A (it) |
| KR (1) | KR880000676B1 (it) |
| AU (1) | AU555339B2 (it) |
| BR (1) | BR8207995A (it) |
| CA (1) | CA1196394A (it) |
| DE (1) | DE3264690D1 (it) |
| DK (1) | DK152635C (it) |
| ES (1) | ES8308459A1 (it) |
| FI (1) | FI832294A0 (it) |
| IE (1) | IE54055B1 (it) |
| IT (1) | IT1154352B (it) |
| MX (1) | MX157578A (it) |
| MY (1) | MY8600367A (it) |
| SE (1) | SE439083B (it) |
| WO (1) | WO1983002045A1 (it) |
| YU (1) | YU264282A (it) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8401310A (nl) * | 1984-04-24 | 1985-11-18 | Philips Nv | Inrichting voor het opwekken van een kloksignaal. |
| DE3431419C1 (de) * | 1984-08-27 | 1986-02-13 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Schaltungsanordnung zum Synchronisieren des empfangsseitig erzeugten Taktsignals mit bei digitaler Informationsuebertragung empfangenen Taktsignale in Fernmeldeanlagen |
| US4825448A (en) * | 1986-08-07 | 1989-04-25 | International Mobile Machines Corporation | Subscriber unit for wireless digital telephone system |
| US4727752A (en) * | 1987-02-04 | 1988-03-01 | Sundstrand Data Control, Inc. | Pseudosinusoidal oscillator drive system |
| US5031230A (en) * | 1988-10-24 | 1991-07-09 | Simulcomm Partnership | Frequency, phase and modulation control system which is especially useful in simulcast transmission systems |
| JP2864143B2 (ja) * | 1990-03-20 | 1999-03-03 | 富士通株式会社 | 信号検出回路 |
| US6674331B2 (en) | 2001-11-09 | 2004-01-06 | Agere Systems, Inc. | Method and apparatus for simplified tuning of a two-point modulated PLL |
| US7502468B2 (en) * | 2003-09-02 | 2009-03-10 | Ncipher Corporation Ltd. | Method and system for generating a cryptographically random number stream |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3344361A (en) * | 1964-10-28 | 1967-09-26 | Aga Ab | Phase controlled oscillator loop including an electronic counter |
| FR2230116B1 (it) * | 1973-05-14 | 1976-11-12 | Thomson Csf | |
| JPS5178678A (it) * | 1974-12-29 | 1976-07-08 | Fujitsu Ltd | |
| US4179671A (en) * | 1977-01-10 | 1979-12-18 | Citizen Watch Company Limited | Capacitor switching circuits for adjusting crystal oscillator frequency |
| JPS53131745A (en) * | 1977-04-22 | 1978-11-16 | Seiko Instr & Electronics Ltd | Oscillator circuit |
| JPS5597644A (en) * | 1979-01-19 | 1980-07-25 | Toshiba Corp | Order reexecution system |
| JPS56748A (en) * | 1979-06-15 | 1981-01-07 | Fujitsu Ltd | Phase control circuit |
| US4308619A (en) * | 1979-12-26 | 1981-12-29 | General Electric Company | Apparatus and methods for synchronizing a digital receiver |
| US4330759A (en) * | 1980-03-05 | 1982-05-18 | Bell Telephone Laboratories, Incorporated | Apparatus for generating synchronized timing pulses from binary data signals |
| US4333060A (en) * | 1980-07-10 | 1982-06-01 | E-Systems, Inc. | Phase locked loop for recovering data bit timing |
| DE3171263D1 (en) * | 1980-12-12 | 1985-08-08 | Philips Electronic Associated | Phase sensitive detector |
| US4513255A (en) * | 1983-01-25 | 1985-04-23 | Hughes Aircraft Company | Phase locked crystal oscillator implemented with digital logic elements |
-
1981
- 1981-11-30 SE SE8107121A patent/SE439083B/sv not_active IP Right Cessation
-
1982
- 1982-11-17 MX MX195214A patent/MX157578A/es unknown
- 1982-11-20 KR KR8205242A patent/KR880000676B1/ko active
- 1982-11-22 CA CA000416045A patent/CA1196394A/en not_active Expired
- 1982-11-23 IE IE2791/82A patent/IE54055B1/en unknown
- 1982-11-25 DE DE8282903497T patent/DE3264690D1/de not_active Expired
- 1982-11-25 BR BR8207995A patent/BR8207995A/pt not_active IP Right Cessation
- 1982-11-25 JP JP82503566A patent/JPS58502030A/ja active Pending
- 1982-11-25 YU YU02642/82A patent/YU264282A/xx unknown
- 1982-11-25 AU AU10127/83A patent/AU555339B2/en not_active Ceased
- 1982-11-25 EP EP82903497A patent/EP0094956B1/en not_active Expired
- 1982-11-25 WO PCT/SE1982/000399 patent/WO1983002045A1/en active IP Right Grant
- 1982-11-25 US US06/522,162 patent/US4573024A/en not_active Expired - Lifetime
- 1982-11-29 ES ES517762A patent/ES8308459A1/es not_active Expired
- 1982-11-30 IT IT24502/82A patent/IT1154352B/it active
-
1983
- 1983-06-22 FI FI832294A patent/FI832294A0/fi not_active Application Discontinuation
- 1983-07-29 DK DK349783A patent/DK152635C/da not_active IP Right Cessation
-
1986
- 1986-12-30 MY MY367/86A patent/MY8600367A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| IT8224502A0 (it) | 1982-11-30 |
| FI832294L (fi) | 1983-06-22 |
| YU264282A (en) | 1985-06-30 |
| SE8107121L (sv) | 1983-05-31 |
| MX157578A (es) | 1988-12-02 |
| DK349783D0 (da) | 1983-07-29 |
| KR880000676B1 (ko) | 1988-04-20 |
| SE439083B (sv) | 1985-05-28 |
| IE54055B1 (en) | 1989-05-24 |
| WO1983002045A1 (en) | 1983-06-09 |
| ES517762A0 (es) | 1983-08-16 |
| FI832294A0 (fi) | 1983-06-22 |
| DK152635B (da) | 1988-03-28 |
| ES8308459A1 (es) | 1983-08-16 |
| BR8207995A (pt) | 1983-10-18 |
| US4573024A (en) | 1986-02-25 |
| EP0094956A1 (en) | 1983-11-30 |
| EP0094956B1 (en) | 1985-07-10 |
| DK349783A (da) | 1983-07-29 |
| JPS58502030A (ja) | 1983-11-24 |
| IT1154352B (it) | 1987-01-21 |
| MY8600367A (en) | 1986-12-31 |
| AU1012783A (en) | 1983-06-17 |
| AU555339B2 (en) | 1986-09-18 |
| DE3264690D1 (en) | 1985-08-14 |
| DK152635C (da) | 1988-08-15 |
| IE822791L (en) | 1983-05-30 |
| CA1196394A (en) | 1985-11-05 |
| KR840002602A (ko) | 1984-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Bercea et al. | On the cost of essentially fair clusterings | |
| Meyer | Equitable coloring | |
| Chang et al. | On L (d, 1)-labelings of graphs | |
| Devinatz et al. | Nilpotence and stable homotopy theory I | |
| GB2149599A (en) | Signal generator | |
| IT8224502A1 (it) | Procedimento per mettere in pase un oscillatore con un segnale in arrivo e apparecchiatura per attuare detto procedimento | |
| Hertz | A fast algorithm for coloring Meyniel graphs | |
| Asharov et al. | Sorting Short Keys in Circuits of Size o(n\logn) | |
| US6661863B1 (en) | Phase mixer | |
| Edwards | Harmonious chromatic number of directed graphs | |
| Preissmann et al. | A note on superbrittle graphs | |
| Ferdjallah et al. | Injective edge-coloring of sparse graphs | |
| Albertson et al. | Extending precolorings of subgraphs of locally planar graphs | |
| US3665314A (en) | Communications system comprising a matrix network of modulation elements | |
| Aït‐djafer | Linear arboricity for graphs with multiple edges | |
| Middendorf et al. | Weakly transitive orientations, Hasse diagrams and string graphs | |
| Sittitrai et al. | Analogue of DP-coloring on variable degeneracy and its applications on list vertex-arboricity and DP-coloring | |
| SE450320B (sv) | Digital fasforskjutningskrets for sekventiell tendning av ett flertal tyristorer | |
| Osawa et al. | Complexity of coloring reconfiguration under recolorability constraints | |
| Hartman | Extremal problems in graph theory | |
| Das et al. | On relative clique number of colored mixed graphs | |
| Jansen | A characterization for parity graphs and a coloring problem with costs | |
| Lozin et al. | On the jump number problem in hereditary classes of bipartite graphs | |
| SU692038A1 (ru) | Инвертор | |
| SU762195A1 (ru) | Устройство для деления частоты следования импульсов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19971103 |