SE450320B - Digital fasforskjutningskrets for sekventiell tendning av ett flertal tyristorer - Google Patents

Digital fasforskjutningskrets for sekventiell tendning av ett flertal tyristorer

Info

Publication number
SE450320B
SE450320B SE8203656A SE8203656A SE450320B SE 450320 B SE450320 B SE 450320B SE 8203656 A SE8203656 A SE 8203656A SE 8203656 A SE8203656 A SE 8203656A SE 450320 B SE450320 B SE 450320B
Authority
SE
Sweden
Prior art keywords
signal
bits
binary
bit
output
Prior art date
Application number
SE8203656A
Other languages
English (en)
Other versions
SE8203656L (sv
Inventor
J Kawai
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of SE8203656L publication Critical patent/SE8203656L/sv
Publication of SE450320B publication Critical patent/SE450320B/sv

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/084Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
    • H02M1/0845Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system digitally controlled (or with digital control)
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28Modifications for introducing a time delay before switching
    • H03K17/292Modifications for introducing a time delay before switching in thyristor, unijunction transistor or programmable unijunction transistor switches
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/145Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/155Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/162Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration
    • H02M7/1623Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit
    • H02M7/1626Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit with automatic control of the output voltage or current
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/525Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
    • H02M7/527Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation
    • H02M7/529Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation using digital control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Manipulation Of Pulses (AREA)

Description

lO 20 25 30 35 450 320 2 avge tändsignaler TZ, TW till tyristorerna 2 och 5 samt verkar helt på samma sätt som fasförskjutningskretsen 19. Fasförskjutningskretsen 29 har emellertid en åter- ställningskrets 41 för återställning av en binärräknare 20 samt alstrar en återställningspuls i ett ögonblick då räknarens 10 binära utsignal 18 antar en elektrisk vinkel på 600. Binärräknaren 20 återställes av den så- lunda alstrade pulsen.
En fasförskjutningskrets 39 matar tändsignaler TV, TY till tyristorerna 3 och 6 samt verkar på samma sätt som ovannämnda fasförskjutningskrets 19. En åter- ställningskrets 42 alstrar emellertid en puls i ett ögonblick, då den binära utsignalen 18 från räknaren 10 antar en elektrisk vinkel på 1200, för återställning av en binärräknare 30.
Arbetssättet för den på så sätt konstruerade kon- ventionella anordningen skall beskrivas nedan under hänvisning till fig 2 på de härmed bifogade ritningarna.
Räknarutsignaler lll i fig 2a representerar på analogt sätt binära utsignaler ll (utsignaler med ute- slutande av den mest signifikanta biten 15 bland utsigna- lerna l8 om räknarens l0 alla bitar) från binärräknaren 10 i fasförskjutningskretsen 19. Räknarutsignalen lll upprepar sin räkning uppåt för varje elektrisk vinkel om l8OO. Fig 2b representerar utsignalen 15, som utgör den mest signifikanta biten i binärräknaren 10 och är synkroniserad med växelströmskällans tidsperiod.
Om tändfasreferensen 40 här anges med en analog storhet, såsom visat i fig 2a, skär räknarutsignalen 4 i en cykel (dvs i en cykel av den mest signifikanta biten 15) av strömkällans period. Vid dessa värden alstrar lll fasreferensen 140 vid fasvärden al och a den digitala komparatorn utsignaler 13 till pulskretsen 14, så att denna alstrar två pulser. Dessa två pulser ledes till utgängsanslutningen 16 och utgångsanslut- ningen 17 av signalen 15, som utgöres av den mest signi- fikanta biten (fig 2b), varigenom utpulser TU, TX fram- ställes, såsom visat i fig 2c och 2f, och såsom tänd- UI lO 15 20 25 30 35 450 329 3 signaler tillföres tyristorerna l och 4. Den till tyri- storerna l och 4 hörande fasförskjutningskretsen 19 arbetar på ovannämnda sätt. Fasförskjutningskretsarna 29 och 39, som hör samman med de andra tyristorerna 2, 5 resp 3, 6, arbetar också på samma sätt som ovan- nämnda fasförskjutningskrets 19. Binärräknaren 20 åter- ställes emellertid av återställningskretsen 41 i det ögonblick då binärräknarens 10 utsignal antar det den elektriska vinkeln 60° representerande värdet. Binärräk- naren 30 återställes också då binärräknarens 10 utsignal antar det värde som svarar mot den elektriska vinkeln l20°. Räknarnas 20, 30 utsignaler 2l, 3l har således mönster, vilkas faser avviker med 600 resp 1200 från binärräknarens 10 räknarutsignal lll, såsom angivet genom räknarutsignaler l2l och 131 i fig 2a. Slutliga utsignaler 26, 27, 36, 37 är angivna vid d, g, e och h i fig 2, dvs tändsignaler alstras för tyristorerna 2, 5, 3 och 6.
I enlighet med den konventionella tekniken behöver därför den digitala fasförskjutningskretsanordningen en fullständig krets för varje fas, dvs behöver tre fullständiga kretsar. Sex kretsar krävs med andra ord då fasförskjutningskretsanordningen skall anpassas till en sexfasig strömkälla.
Om dessutom antalet bitar i de binära räknarna höjes i den konventionella anordningen för ökning av upplösningen för faserna, måste ett ökat antal delar användas för räknarna och komparatorerna i varje krets, vilket resulterar i en komplicerad konstruktion och ökad tillverkningskostnad.
För eliminering av ovan nämnda brister har före- liggande uppfinning till ändamål att åstadkomma en digi- tal fasförskjutningskrets, i vilken räknarens räknetal är valt som 6'2N (N ett givet tal) inom en period på 3600 samt räknarna och en komparator utnyttjas gemensamt i fasförskjutningskretsen i syfte att minska antalet delar.
Det för en digital fasförskjutningskrets enligt lO 15 20 30 35 450 320 4 uppfinningen utmärkande framgår av något eller några av de efterföljande patentkraven.
Uppfinningen skall beskrivas närmare i det följande under hänvisning till medföljande ritningar. Fig l är ett blockschema, som visar en konventionell digital fasförskjutningskrets. Fig 2 är ett diagram över signal- vågformer i väsentliga delar av fig l. Fig 3 är ett blockschema över en digital fasförskjutningskrets enligt en utföringsform av föreliggande uppfinning. Fig 4 är ett diagram och visar signalvågformer i väsentliga delar i fig 3.
Fig 3 visar en digital fasförskjutningskrets enligt en utföringsform av föreliggande uppfinning, varvid en binärräknare 50 om N bitar påverkas av klockpulser 53 samt alstrar en binär utsignal 55 om N bitar till en digital komparator 52 om N bitar.I utsignalen 55 om N bitar fràn binärräknaren 50 om N bitar utgöres en signal 54 av den mest signifikanta biten och driver en med sex dividerande ringräknare 51, som alstrar tre utsignaler 2l5, 56 och 57. Den digitala komparatorn 52 om N bitar mottager en fasreferenssignal 240 utöver den binära utsignalen 55 om N bitar samt jämför utsigna- len 55 med de mindre signifikanta N bitarna bland N+2 bitar i fasreferenssignalen 240, som ej innehåller de mer signifikanta två bitarna, samt sänder en logisk utsignal 58 till digitala tvåbitskomparatorer 212, 222 och 232, när det värde som anges av den av N bitar be- stående binära utsignalen 55 har överstigit det värde som anges av de mindre signifikanta N bitarna i fasrefe- renssignalen 240. Den digitala komparatorn 212 mottager exempelvis såsom en signal 71, som består av en grupp om två binära bitar, en utsignal 60 från en EXELLER-grind 63, som mottager utsignalerna 56, S7 från den med sex dividerande ringräknaren 51, och en utsignal 6l från en EXELLER-grind 63, som mottager utsignalerna 57, 2l5 från den med sex dividerande ringräknaren 51, samt motta- ger vidare de mer signifikanta två bitarna i fasrefe- renssignalen 240 som det andra paret av en binär tvåbits- 10 l5 20 25 30 35 450 320 5 signal 74. När den binära tvåbitssignalen 71 är större än den andra binära tvåbitssignalen 74 eller när de är lika och den logiska utsignalen 58 tillföres, alstrar den digitala tvåbitskomparatorn 212 en logisk signal 213.
En annan digital tvåbitskomparator 222 mottager två utsignaler 61, 62 från EXELLER-grinden 63 som en signal 72, bestående av två binära bitar, och mottager vidare en annan binär tvåbitssignal 74, som består av en grupp om två binära bitar. När signalen 72 är större än signalen 74 eller när de är lika och signalen 58 tillföres, alstrar komparatorn 222 en logisk utsignal 223.
Den återstående digitala tvåbitskompgratorn 232 mottager också signaler 73 och 74, vardera bestående av en grupp om två binära bitar. När signalen 73 är större än signalen 74 eller när de är lika och signalen 58 tillföres, alstrar komparatorn 232 en logisk utsig- nal 233. _ _ Komparatorernas 212, 222 och 232 utsignaler 213, 223 och 233 sändes till pulskretsar 214, 224 resp 234.
Pulskretsarna 214, 224 och 234 är konstruerade på samma sätt som pulskretsarna 14, 24 och 34 i fig 1 och alstrar pulssignaler vid mottagning av insignalerna 213, 223 och 233. Den av pulskretsen 214 alstrade pulsen matas till antingen en anslutning 216 eller en anslutning 217 i beroende av en signal 215 från den med sex divi- derande räknaren 51. Den av pulskretsen 224 alstrade pulsen matas också till antingen en anslutning 226 eller en anslutning 227 i beroende av en signal 225 från den med sex dividerande räknaren 51. Den av pulskretsen 234 alstrade pulsen matas till antingen en anslutning 236 eller en från den med na 216, 217, 214, 224 och signaler för anslutning 237 i beroende av signalen 235 sex dividerande ringräknaren 31. Utsignaler- 226, 227, 236 och 237 från pulskretsarna 234 förstärkas samt utnyttjas som tänd- tyristorerna i tyristorströmriktaren 7, som är visad i fig l. 10 15 20 30 35 450 320 6 Arbetssättet för den digitala fasförskjutningskret- sen i fig 3 skall àskådliggöras nedan i samband med vågformsdiagrammet i fig 4.
Binärräknaren 50 om N bitar utför sin räkning under utnyttjande av klockpulserna 53, såsom tidigare nämnts.
Binärräknaren 50 verkar vid bakkanten av den mest signi- fikanta biten 54, visad i fig 4a, i utsignalen 55 från räknaren 50 och alstrar utsignaler 56, 57 och 215, såsom visat i fig 4b, 4c och 4d. Som följd av den ej visade kretsen med faslåst slinga (PLL) är de två räknarna 50, 51 synkroniserade med växelströmskällan och perioden för var och en av utsignalerna från den med sex divide- rande ringräknaren 51 överensstämmer med växelströms- källans period. Utsignalen från ringräknaren 51 ändrar sig med andra ord successivt för var 600. Bínärräknaren 50 om N bitar upprepar sin räkning upp till ZN för var 6o°. vid mottagning av utsignalerna 56, 57 och utsigna- lerna 57, 215 från ringräknaren 51 alstrar EXELLER-grin- den 63 utsignaler 60 och 61. Vid mottagning av utsigna- lerna 56 och 215 alstrar EXELLER-grinden 63 en inver- terad signal 62. Såsom angivit vid e, f och g i fig 4 antar därför signalerna 60, 61 och 62 en bredd på 600 och uppvisar inbördes en fasskillnad på 600. Två- bitssignalen 7l består här av utsignalen 60 som en mindre signifikant bit och utsignalen 61 som en mer signifikant bit, vilka alstras av EXELLER-grinden 63. Signalen 71 antar då ett binärt värde "O" över en period 00-600, antar ett binärt värde "l" över en period 600-1200 och antar ett binärt värde "2" över en period 1200-1800, varvid dessa tillstànd upprepas för var l80°.Tvåbits- signalen 7l adderas här till den av N bitar bestående utsignalen som alstras av binärräknaren 50 för erhållan- de av en signal, som består av N+2 bitar. Om signalen representeras på analogt sätt, antar den en med 311 i fig 4h angiven vågform, som utför räkning upp till 3'2Nför var 1800. Om vidare med analogt angivelsesätt en fasreferenssignal 240, bestående av N+2 bitar, användes lO 15 20 25 30 450 3:20 7 som fasreferensnivå 340 i fig 4h, så blir förhållandet mellan fasreferensnivån 340 och signalen 311 detsamma som förhållandet mellan fasreferensnivån 140 och signa- len lll i fig 2a.
Vågformen för signalen i fig 4d, dvs signalen 215 Det är således klart att signalen 215 i fig 3 har samma förhållande som signalen 15 i fig l.
Den digitala tvábitskomparatorn 212 och den digitala komparatorn 52 om N bitar i fig 3 jämför här vågformen i fig 3, visas åter i fig4i. 311 med fasreferensnivån 340, vilka vàgformer är visade i fig 4h. Den digitala tvàbitskomparatorn 212 jämför närmare bestämt signalen 71, som består av de två mer signifikanta bitarna i den av N+2 bitar bestående signa- len 311 med signalen 74, som består av de två mer signi- fikanta bitarna i den av N+2 bitar bestående fasrefe- renssignalen 240. När signalen 71 är större än signalen 74, alstrar den digitala komparatorn 212 en logisk utsig- nal 213. För det fall då de binära tvåbitssignalerna 71 och 74 är lika med varandra alstrar den digitala tvábitskomparatorn 212 en logisk utsignal 213 hela tiden då den digitala komparatorn 52 om N bitar alstrar en logisk utsignal 58, dvs alstrar den logiska utsignalen 213 hela den tid då signalen 55, som består av de mindre signifikanta N bitarna i signalen 3l1, är större än den signal som består av de mindre signifikanta N bitarna i fasreferenssignalen 240. De två komparatorerna 212 och 52 arbetar därför på samma sätt som komparatorn 12 i fig 1, och utsignalen 213 blir densamma som utsigna- len 13 i fig 1.
Utsignalen 215 från den med sex dividerande ring- räknaren 51 är dessutom densamma som utsignalen 15 från den binära räknaren 10 i fig 1. Genom användning av en pulskrets 214, som är konstruerad på samma sätt som pulskretsen 14 i fig 1, är det således möjligt att erhål~ la utsignaler 216 och 217, vilka är desamma som signa- lerna 16 och 17 i fig 1, såsom visat i fig 4j och 4m.
Tvàbitssignalen 72 kan bestå av signalen 61 som en mindre 10 15 20 25 30 35 450 320 8 signifikant bit och signalen 62 som en mer signifikant bit. Signalen 72 antar ett binärt värde "O" över perio- den 60°-l20°, ett binärt värde "l" över peroiden 1200-180 och ett binärt värde "2" över perioden 1800-2400, varvid O dessa tillstånd upprepas för var 1800. Signalen 72 kom- mer därför att överensstämma med signalen 71 fördröjd eo°. Tväbitssigndien 12 adderas till den av N bitar bestående utsignal som alstras av binärräknaren 50 om N bitar för erhållande av en av N+2 bitar bestående signal. Om signalen representeras på analogt sätt antar den en vàgform 321, som är helt likartad vågformen 311 men fördröjd 600 i fig 4h. Om vågformen 321 jämföres med fasreferensnivân 340 av kombinationen av den digita- la tvâbitskomparatorn 222 och den digitala komparatorn 52 om N bitar, är därför arbetssättet helt detsamma som hos den digitala komparatorn 22 i fig l. Det är således helt klart att den digitala tvåbitskomparatorn 222 alstrar samma utsignal som den binära digitala kom- paratorn 22 i fig l. En inverterad signal 225 av utsigna- len 56 från den med sex dividerande ringräknaren 51 överensstämmer också med en signal, i vilken signalens 215 (fig 4i) fas är fördröjd. Insignalen 225 matas följ- aktligen till en pulskrets 224 i överensstämmelse med insignalen 225, som tillföres pulskretsen 24 i fig 1.
Genom användning av pulskretsen 224, som är konstrue- rad på samma sätt som pulskretsen 24 i fig l, blir här utsignalerna 226, 227 desamma som utsignalerna 26, 27 från pulskretsen 24 i fig 1. Den av två bitar bestående signalen 73, dvs bestående av den inverterade signalen 62 som en mindre signifikant bit och signalen 60 som en mer signifikant bit, uppvisar ett binärt värde "O" över en period l20°-1800, ett binärt värde "l" över en period 1800-240° och ett binärt värde "2" över en period 2400-3000, varvid dessa tillstånd upprepas för var 1800. Signalen 73 är därför i överensstämmelse med signalen 71 men är fördröjd med 1200. Den av två bitar bestående signalen 73 adderas till den av N bitar bestå- ende utsignalen 55 från den binära räknaren 50 om N d; 10 15 20 25 30 35 *4-50 3.29 9 bitar för erhållande av en av N+2 bitar bestående signal.
Om signalen representeras analogt, antar den en våg- form 331, som är helt likartad vàgformen 311 men är fördröjd med l20°, såsom visat i fig 4h. Om vàgformen 331 jämföres med fasreferensnivån 340 av kombinationen av den digitala tvåbitskomparatorn 232 och den digitala komparatorn 52 om N bitar, är arbetssättet helt det- samma som det för den binära digitala komparatorn 32 i fig 1. Utsignalen 233 från tvåbitskomparatorn 232 överensstämmer således med signalen 33 i fig 1. En in- verterad signal 235 av utsignalen S7 från den med sex dividerande ringräknaren 51 överensstämmer också med en signal, som är den med 1200 fördröjda fassignalen 215 (fig 41). Signalen 233 överensstämmer vidare med signalen 35 (fig 1). Genom användning av en pulskrets 234, som är konstruerad på samma sätt som pulskretsen 34 i fig 1, blir här utsignalerna 236, 237 desamma som utsignalerna 36, 37 från pulskretsen 34 i fig 1. Den digitala fasförskjutningskretsen, som är konstruerad på det i fig 3 visade sättet enligt föreliggande uppfin- ning alstrar således helt samma utsignaler som de från kretsen i fig l.
En kretsgrupp som innefattar EXELLER-grinden 63 och tvåbitskomparatorerna 212, 222 och 232, definierar vidare direkt förhållandet mellan insignaler och utsigna- ler, eftersom kretsarna ej innefattar några minnesele- ment, såsom vippor, räknare. Kretsgruppen kan därför ersättas av ett enda halvledarläsminne.
Med andra ord kan ett läsminne användas, i vilket signalerna 215, 56, 57, 74 och 58 är insignaler och signalerna 213, 223 och 233 är utsignaler, varvid läs- minnet lagrar utsignalsmönster i motsvarighet till in- signalerna för utförande av samma funktioner som nämnda kretsgrupp. Det är vidare möjligt att inrymma pulskret- sarna 214, 224 och 234 i läsminnet. 1 den digitala fasförskjutningskretsen enligt föro- liggande uppfinning täcker, såsom nämnts ovan, enbart en grupp av en binärräknare 50 om N bitar och en med 10 450 320 10 sex dividerande ringräknare 51 behovet. Någon räknare för varje fas erfordras därför ej. Eftersom vidare nästan alla databitarna jämföres av den gemensamma komparatorn 52, behöver endast en enkelt konstruerad tvåbitskompara- tor anordnas för var och en av faserna. Den digitala fasförskjutningskretsens konstruktion kan följaktligen förenklas som helhet. För att öka noggrannheten i fas- förskjutningsstyrningen kan dessutom binärräknaren 50 och den gemensamma digitala komparatorn 52 med utökat antal bitar utnyttjas. Även då fasförskjutningskretsen skall anpassas till flerfassystem är dessutom antalet delar per fas litet. Den digitala fasförskjutningskretsen kan med andra ord konstrueras under utnyttjande av ett reducerat antal delar.

Claims (7)

10 15 20 25 30 450 32,0 ll PATENTKRAV
1. l. Digital fasförskjutningskrets för sekventiell tändning av ett flertal, över en flerfasig strömkälla kopplade tyristorer, k ä n n e t e c k n a d av en första binärräknare om N bitar, vilken triggas av klock- signaler med frekvensen 6'2N ggr strömkällans frekvens, en andra räknare, som utgöres av en med sex dividerande ringräknare och triggas av den första räknarens mest signifikanta bitsignal, en första digital komparator om N bitar för jämförelse av en av N bitar bestående binär utsignal med de minst signifikanta N bitarna i en fasreferenssignal, som består av N+2 bitar, och alst- ring av en utsignal i det fall då den binära, av N bitar bestående utsignalen är större än de minst signifikanta N bitarna i fasreferenssignalen, en EXELLER-krets, som alstrar tre binära fassignaler med en inbördes tvåbits- fasskillnad för var 600 och en repetitionsperiod på 1800 genom utnyttjande av en av tre bitar bestående, fràn den andra räknaren erhâllen utsignal som insignal, en andra digital komparator med tre tvåbitskomparatorer av samma typ, som jämför faser med varandra genom utnytt- jande av två mer signifikanta bitar, valda bland de tre av EXELLER-kretsen alstrade binära utsignalerna, som består av tvâ bitar, och den av N+2 bitar bestående fasreferenssignalen som insignal, samt tre pulskretsar av samma typ, vilka är anordnade att förbinda varje utsignal från den andra digitala komparatorns tre tvåbitskomparatorer med en inbördes fasskillnad på 600 med varje av tre bitar bestående utsignal från den andra räknaren genom att separat dividera utsignalerna med vardera en bit vid den tidpunkt då utsignalen från den första digitala komparatorn tillföres den andra digitala komparatorn som insignal samt alstra två typer av utpulssignaler ur binära signaler, som består av den andra räknarens respektive bitar. 10 15 20 25 30 35 450 320 12
2. Krets enligt patentkravet l, k ä n n e t e c k - n a d därav, att de första och andra räknarna påverkas medelst en krets med faslåst slinga för synkronisering av räknarna med växelströmskällan.
3. Krets enligt patentkravet l, k ä n n e t e c k - n a d därav, att en tvåbitssignal sammansättes av en mindre signifikant bit och en mer signifikant bit genom att två signaler kombineras av de tre typerna av ut- signaler som erhålles från EXELLER-kretsen samt att tre typer av binära tvåbitsutsignaler alstras, varvid de binära tvåbitsutsignalerna är så anordnade, att ett binärt värde "O" erhålles under en fasperiod 0°-60°, ett binärt värde "l" erhålles under en period 600-1200 och ett binärt värde "2" erhålles under en period l20°-l80° genom kombinationen av nämnda tvåbitsutsignaler, varvid arrangemanget är sådant att en binär tvåbitssignal upp- repar sitt förlopp för var l80° och två slags binära tvåbitssignaier har en inbördes fasskillnad pa so°.
4. Krets enligt patentkravet 1, k ä n n e t e c k - n a d därav, att en av två bitar bestående binär utsignal, vilken sammansättes av de utsignaler som erhålles från EXELLER-kretsen, adderas till en mer signifikant bit i den av N bitar bestående binära utsignal som alstras av den första binärräknaren om N bitar för erhållande av en signal, som består av N+2 bitar, samt att den andra digitala komparatorn väntar till 3'2N varje l80° som gensvar på från den första komparatorn erhållna utsignaler, i vilken av den första räknaren alstrade utsignaler och fasreferenssignalen utnyttjas som insigna- ler, så att den andra räknarens utsignaler överföres till en av ingångsanslutningarna till den andra digitala komparatorn.
5. Krets enligt patentkravet l, k ä n n e t e c k - n a d därav, att tre slags utsignaler, erhållna från EXELLER-kretsen, kombineras med varandra som den digi- tala komparatorns arbete_för jämförelse av en första signal, som består av tre typer av binära tvåbitssigna- ler, som skiljer sig i fas för var 600, med en andra 10 15 20 4-51) 320 13 signal, som består av två binära bitar, som är de mer signifikanta tvâ bitarna i fasreferenssignalerna, vilka vardera består av N+2 bitar, med avseende på de i den första signalen för att därigenom alstra en logisk ut- i det fall då den första signalen är högre signalen som i det fall då den första signal aåväl än den andra signalen är lika med den andra signalen och en utsignal avges av den första komparatorn.
6. Krets enligt patentkravet l, k ä n n e t e c k - n a d därav, att en tredje utsignal, erhállen från en binär utsignal, som består av N, av den första binär- räknaren alstrade bitar, jämföres med en fjärde signal, som består av N mindre signifikanta bitar, erhållna genom avlägsnande av två mer signifikanta bitar från fasreferenssignalens N+2 bitar, för att därigenom alstra en logisk utsignal vid den tidpunkt då den tredje utsigna- len överstiger den fjärde utsignalen.
7. Krets enligt patentkravet 1, k ä n n e t e c k - n a d därav, att en del av kretsen är bildad av ett läsminne med ekvivalenta funktioner.
SE8203656A 1981-08-19 1982-06-14 Digital fasforskjutningskrets for sekventiell tendning av ett flertal tyristorer SE450320B (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56130751A JPS5831418A (ja) 1981-08-19 1981-08-19 デイジタル移相回路

Publications (2)

Publication Number Publication Date
SE8203656L SE8203656L (sv) 1983-02-20
SE450320B true SE450320B (sv) 1987-06-15

Family

ID=15041764

Family Applications (1)

Application Number Title Priority Date Filing Date
SE8203656A SE450320B (sv) 1981-08-19 1982-06-14 Digital fasforskjutningskrets for sekventiell tendning av ett flertal tyristorer

Country Status (6)

Country Link
US (1) US4438487A (sv)
JP (1) JPS5831418A (sv)
BR (1) BR8204411A (sv)
CH (1) CH661388A5 (sv)
DE (1) DE3230329A1 (sv)
SE (1) SE450320B (sv)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2112225A (en) * 1981-12-18 1983-07-13 Philips Electronic Associated Control signal generator arrangement for semiconductor switches for controlling power delivered to a load
US4490780A (en) * 1983-02-02 1984-12-25 Allen-Bradley Company Digital power converter
JPS59226912A (ja) * 1983-06-08 1984-12-20 Fuji Electric Co Ltd デイジタル式位相検出装置
JPS60109760A (ja) * 1983-11-18 1985-06-15 Toshiba Corp 電力変換器の位相制御装置
JPS60113663A (ja) * 1983-11-25 1985-06-20 Toshiba Corp 位相検出装置
JPH01128323U (sv) * 1988-02-24 1989-09-01

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735241A (en) * 1971-12-28 1973-05-22 Engineering Inc T Poly-phase digital controller
JPS5412315A (en) * 1977-06-28 1979-01-30 Mitsui Petrochem Ind Ltd Preparation of methyl formate
US4173722A (en) * 1978-03-14 1979-11-06 Westinghouse Electric Corp. Digital pulse generator with end-stop detection and control
US4309749A (en) * 1979-05-13 1982-01-05 Siemens Aktiengesellschaft Circuit having improved firing angle symmetry for ignition pulses in the control of a multipulse rectifier
JPS5635113A (en) * 1979-08-31 1981-04-07 Toshiba Corp Photocoupler
US4394723A (en) * 1981-04-30 1983-07-19 Caterpillar Tractor Co. Power supply circuit

Also Published As

Publication number Publication date
JPS6321924B2 (sv) 1988-05-10
JPS5831418A (ja) 1983-02-24
US4438487A (en) 1984-03-20
DE3230329A1 (de) 1983-03-10
BR8204411A (pt) 1983-07-19
CH661388A5 (de) 1987-07-15
DE3230329C2 (sv) 1991-05-29
SE8203656L (sv) 1983-02-20

Similar Documents

Publication Publication Date Title
US3328688A (en) Phase comparator using bistable and logic elements
US5198785A (en) Dual edge pulse width modulation system
US3364413A (en) Logic control circuit for an inverter
US4990917A (en) Parallel analog-to-digital converter
SE450320B (sv) Digital fasforskjutningskrets for sekventiell tendning av ett flertal tyristorer
EP0262664A2 (en) Analog-digital converter
GB2149237A (en) Inverter control circuit
US3283131A (en) Digital signal generator
US4258416A (en) Inverter power conversion system having improved control scheme
EP0642711A4 (en) Dynamically selectable multimode pulse width modulation system.
US3631468A (en) Analog to digital converter
US3046413A (en) Transistor multiple count trigger with stepwave generator gates
SE445284B (sv) Anordning for delning av en pulsfoljd med en forutbestemd faktor
US3241033A (en) Multiphase wave generator utilizing bistable circuits and logic means
US5192922A (en) Anti-false triggering system for a pulse width modulation system
GB2047020A (en) Reversible inverter system having control scheme
US3182204A (en) Tunnel diode logic circuit
US3207920A (en) Tunnel diode logic circuit
US3538345A (en) Phase demodulator circuits
US3614776A (en) Pulse synchronization for digital to analog converters
JPS63253714A (ja) トリガ信号発生器
JPH04219016A (ja) 出力端子回路
US4152698A (en) Digital-to-analog converter with scanning system
JPH07162294A (ja) パルス計数回路およびパルス切換回路
US3887912A (en) Analogue-digital converter apparatus

Legal Events

Date Code Title Description
NUG Patent has lapsed

Ref document number: 8203656-7

Effective date: 19940110

Format of ref document f/p: F