SE445284B - Anordning for delning av en pulsfoljd med en forutbestemd faktor - Google Patents

Description

8000628-1 hastigheter större än kända ECL-kretsar och är av sådan konstruktion att många olik delningsförhållanden kan realiseras och därvid speciellt deflningsförhållanden som än större än två. Uppfinningsändamålet uppnås genom att nämnda ingångsregister innefat- tar ett första återkopplingsskiftregister med en klockingång och att nämnda primär- delare innefattar en följd om 2n + 2 (n = 1, 2,...) halvledaranordningar i en integ- rerad krets, vilka halvledaranordningar är cykliskt sammankopplade för att styra en första serie därav ingående i nämnda följd till ett ledande tillstånd och en andra serie därav inom nämnda följd till ett oledande tillstånd samt att varje gång utsty- ra ett inbördes motsatt par av övergångar av två av halvledaranordningarna mellan nämnda första och andra serier 1 överensstämmrlse med en omkopplingsfördröjning i åtminstone en sådan halvledaranordning för att driva nämnda första och andra serier kontinuerligt framåt i följden. Härigenom kommer multiplexsignalen,på den gemensamma utgången att innefatta en följd av block av bitar, vilka block definierar utgångs- pulsserien från frekvensdelaren. Skiftregistret kan aktiveras eller klockas efter varje avkänning av multiplexeringångarna eller efter ett visst antal avkänningar av multiplexeringångarna. I sistnämnda fallet kan det förutbestämda antalet bestämmas genom ett ytterligare skiftregister. Sålunda är företrädesvis ett andra återkopplat skiftregister anordnat för aktivering av det första återkopplade skiftregistret efter det att ett däri befintligt kodord multiplexbehandlats ett förutbestämt antal gånger, medan nämnda primärdelare är utförd att alstra en andra pulsföljd som en submultipel av den mottagna pulsföljden, på en tredje utgång som är ansluten till en klockingång hos det andra återkopplade skiftregistret, varvid en_registerstegsutgång hos sistnämnda_register är ansluten till en klockingång hos det första återkopplade skiftregistret; En delare kan vara inkopplad mellan pulsföljdkällan och ingången hos den därtill anslutna primärdelaren, varigenom upprepningen av dess submultipel sker mindre ofta.

Uppfinningen kommer att beskrivas nännare i det följande i anslutning till ett utföringsexempel som är visat på ritningarna, där: fig_l visar ett schematiskt kopp- lingsschema för en multiplexerkrets lämplig för användning i frekvensdelaren enligt uppfinningen; Éyl visar ett schematiskt blockschema för mul ti plexerkretsen i fig 1 ansluten till en bistabil krets (vippa); jj¿L§ visar olika vågfonner uppträdande i kopplingspunkter i kretsen i fig 2 då ingångskoden till multiplexerkretsen är ofö- rändrad; fill visar ett schematiskt bl ockschema för ett utföringsexempel på upp- finningen där ingångskoden till multiplexerketsen förändras sekvensiellt under an- vändning av ett återkopplat skiftregister;_fig_§ visar en modifiering av utfö- ringsexemplet i fig 4 och illustrerar hur det återkopplade skiftregistret härleder sin klockfrekvens från multiplexern, vars klocksignal meddelas innan den tillföres dess ingång; fjg_§ visar ett blockschema för en 3-delarkrets; fig_Z visar väg- x 8000628-1 former 1 olika punkter 1 kretsen 1 fig 6; 1jg;§ visar ett blockschema för en 3-delare av annat utförande; fig_§ visar vågformer uppträdande 1 olika punkter 1 kretsen 1 fig 8; jjg_¿Q visar ett blockschema för en 2,5- och 5-delarkrets; jj¿L ll visar vågfonmer 1 olika punkter 1 kretsen 1 fig 10; fig_l2 visar ett block- schema för ett ytterligare utföringsexempel på en delarkrets där frekvensskiftre- gistret aktiveras på 1 förväg programmerat sätt; och fig_l§ visar vågformer 1 olika punkter 1 blockschemat 1 fig 12.

Fig 1 visad ett kopplingsschema för en multiplexerkrets lämplig att använda vid frekvensdelaren enligt uppfinningen. I kretsen utnyttjas förfarandet med seriegrind- ning (“series gat1ng").

Kretsen kan betraktas såsom bestående av två delar, nämligen en del 12 som byg- ger på transistorerna 20-26, vilka alstrar varandra ej överlappande tidsstyrpulser av längden T på de respektive utgångarna S1-S4, samt en andra del 14 innefattande ECL-(“emitter coupled logic“)gr1ndkretsar 66-72, vars utgångar är anslutna paral- lellt till ett utgångssteg 78 innefattande en emitterföljartransistor 80 ansluten till en utgångsklämma 82 på vilken multiplexutsignalen erhålles.

Delen 12 är som sådan beskriven 1 US patentskriften 4123672 med inlämningsdag 1978-10-31, vars innehåll härmed anses ingå i beskrivningen. Denna del innefattar fyra NPN-transistorer 20, 22, 24 och 26, vilka är så sammankopplade att transisto- rerna 20 och 24 bildar en första grupp och transistorerna 22 och 26 bilar en andra grupp. En första omkopplingstransistor 28 är ansluten till emittrarna i den första gruppen och en andra omkopplingstransistor 30 är ansluten till emittrarna i den andra gruppen. Transistorernas 28 och 30 emittrar är sammankopplade och via ett mot- stånd 32 anslutna till en förspänningsledning -Vee. Motfasutsignaler från en klock- frekvenskälla (ej visad) med periodtiden 2T är anslutna till klämmorna 34, 36 som är förbundna med de respektive baserna i transistorerna 28 och 30.

Transistorernas 20, 22, 24 och 26 kollektorer är var och en anslutna genom seriekopplade motstånd 40 till en effektmatningsledning som 1 det visade utförings- exemplet är -VCC. Par av seriekopplade motstånd 42, 44 är inkopplade mellan kopp- lingspunkterna mellan motstånden 40 och kollektorerna 1 de intilliggande transisto- rerna 20, 22, 24 och 26. Motstândsparen 42, 44, vilka par vart och ett kan betraktas som ett uttagsförsett motstånd, är kopplade i en ring. Kopplingspunkterna för motstånden 42, 44 mellan transistorerna 20 och 22, 22 och 24, 24 och 26 och 26 och 20 är betecknade 46, 48, 50 respektive 52.

Transistorns 20 bas är ansluten till kopplingspunkten 48 genom en emitterföl- jaretransistor 54. På liknande sätt användes emitterföljaretransistorer 56, 58 och 60 för att ansluta kopplingspunkterna 50, 52 och 46 till baserna 1 de respektive transistorerna 22, 24, 26. Motstånd 62 förbinder de respektive baserna 1 transisto- \ 8000628-1 rerna 20, 22 och 24 och 26 med en effektmatningsledning med spänningen -Vee volt.

Tidsstyrsignalerna S1-S4 härledes från baskretsarna i transistorerna 20-26. På liknande sätt kan en följd omfattande sex eller åtta transistorer åstadkommas.

' Var och en av grindkretsarna 6-72 innefattar ett par av emitterkopplade tran- sistorer av vilka endast transistorerna 74, 76 är visade i illustrerande Syfte.

Periodiska tidsstyrpulser tillföres de gemensamma emittrarna i dessa transistorpar.

En insignal IN1 tillföres transistorns 74 baselektrod och på motsvarande sätt till- föres insignaler IN2, IN3, IN4. En referensspänning 64 är ansluten till baselektro- ' derna i transistorerna motsvarande transitorn 76, medan deras kollektorer var och en är ansiuzna :iii ett utgångssteg 78.

De periodiska tidsstyrpulserna S1-S4 tillföres på visat sätt till de gemensamma emittrarna för transistorerna 74, 76 och motsvarande ytterligare transistorpar genom transistorerna 20A, 22A, 24A och 26A utgörande kopior av transistorerna 20, 22, 24 och 26. Transistorernas 20A och 24A emittrar är sammankopplade för att bilda en tredje grupp av transistorer och transistorernas 22A och 26A emittrar är sammankopp- lade för att bilda en fjärde grupp av transistorer. En tredje omkopplingstransistor 28A är genom sin bas ansluten till klocksignalklämman 34 och omkopplas sålunda med samma fas av klocksignalen som transistorn 28, medan dess kollektor är ansluten till emittrarna i den tredje gruppen av transistorer. En fjärde omkopplingstransistor 30A har basen ansluten till klocksignalklämman 36 och sin kollektor ansluten till emitt- rarna i den fjärde gruppen av transistorer. Transistorernas 28A och 30A emittrar är anslutna till -Vee genom ett motstånd 32A.

Då kretsen i fig 1 är i drift tillföres klocksignaler med pèriodtiden 2T via klämmorna 34, 36 till transistorernas 28, 30 baselektroder. Transistorerna 20, 22, 24 och 26 göres ledande i cyklisk följd och var och en under en period T motsvarande halva perioden av klocksignalen. Det detaljerade cykliska arbetssättet framgår av ovannämnda US patentskrift. Baskretsarna för varje transistor 20, 22, 24 och 26 antager en hög nivå under en period T och en låg nivå under en period 3T, genom varje hög nivå har en tidsförskjutning från de direkt intilliggande lika med ett intervall T. ' Kollektorströmmarna för var och en av transistorerna 20-26 i ledande tillstånd är noggrannt definierade. Inte hela strömmen flyter till sitt tillhörande ”egna” belastningsmotstånd 40 till följd av kopplingsmotstånden 42, 44 och övriga belast- ningsmotstånd 40. Vänstra delen av fig 1 överensstämmer med transistorerna 20-26, vilket innebär att kollektorstömmarna från transistorerna 20A-26A i ledande till- stånd väsentligen överensstämmer med kollektorstömmar för transistorerna 20-26.

Sålunda är de cykliskt omkopplade strömmarna i båda kretshälfterna lika stora och tillgängliga för aktivering av den tillhörande grindkretsen. I föreliggande utfö- ringsexempel är snabbheten i grindkopplingen enbart bestämd av klocksignalkällans ? soooezs-1 frekvens. _ _ Eftersom varje grindkrets 66-72 aktiveras under en motsvarande halv period av klocksignalen så är det möjligt att multiplexbehandla på ingångarna IN1-IN4 uppträ- dande information med dubbla klockfrekvensen, d.v.s. om klockfrekvensen exempelvis är lika med 500 MHz så sker multiplexbehandlingen med hastigheten 1 Gbit/s. Eftersoi varje grindkrets 66-72 omkopplas med frekvensen 250 MHz så sker detta väl inom det tillförlitliga arbetsfrekvensområdet för en ECL-grindkrets. Om man vill åstadkomma en andra klockfrekvens lika med halva den till klämmorna 34, 36 tillförda, så kan denna härledas med användning av tidsstyrsignalerna S1 och S3.

Fíg 2 visar ett sätt för användning av multiplexerkretsen i fig 1 som en 2-delarkrets (division med 2). Genom anslutning av en D-vippa 84 till dess utgång åstadkommes en ytterligare 2-division.

Den inledande 2-divisionen åstadkommes genom tillföring av ett statiskt ord 1100 till ingångarna IN1-IN4. Då en klocksignal, t.ex. 500 MHz, tillföres så multi- plexbehandlas ingångarna med dubbla denna frekvens, se fig 3 (al. Den serieformade signalen på utgången 82 hos multiplexern 12 innehåller en följd av block av "1" och "O" (fig 3(b)), varvid blockfrekvensen är lika med halva klockfrekvensen (fig 3(c)), d.v.s. 250 MHz. Då utsignalen från multiplexern 12 tillföres en D-vippa 84 halveras återigen frekvensen (fig 3(d)).

Olika andra delningsförhållanden kan uppnås under förutsättning att de till multiplexerns 12 ingångar tillförda kodorden kan presenteras som en önskad sekvens av block av "1“ och "O". Ett sätt att uppnå detta är visat i blockschemat i fig 4 där ett återkopplat skiftregister 86 är anslutet till multiplexerns 12 ingångar.

Klockfrekvensen F2, som tillföres skiftregistret 86 kommer att vara lägre än klock- frekvensen F1 som tillföres multiplexern eftersom när inmatning väl ägt rum i skift- registret 86 detta måste förbli oförändrat till dess ingångarna IN1-IN4 hos multi- plexern 12 har avsökts en eller flera gånger. I fallet med en multiplexer 12 med fyra ingångar kommer klockfrekvensen F1 att vara åtminstone två gånger klockfrekven- sen F2. Detta innebär att en multiplexer 12 som arbetar vid 2Gbit/s, får klockfrek- vensen F1 lika med 1 GHz och klockfrekvensen F2 ej större än 500 MHz. Härav följer att det återkopplade skiftregistret 85 kan realiseras med användning av konventio- nell ECL-teknik.

Fig 5 visar en modifiering av fig 4 genom att klocksignalen F2 för det åter- kopplade skiftregistret 85 härledes från multiplexern 12 och att klockfrekvensen till multiplexern 12 delas, t.ex. med 2, i en särskild delare 87 innan densamma tillföres multiplexerns 12 klockingång. Genom införing av delaren 87 kan den största hastighet med vilken kretsen som helhet kan arbeta i varje fall födubblas. Fastän ej visats kan en ytterligare delare, t.ex. D-vippan 84, anslutas till multiplexerns 12 utgång 82 och därigenom öka delningsförhållandet. Användningen av en enda klock- 8000628-1 signalkälla gör det möjligt att synkronisera multiplexern 12 och det återkopplade skiftregistret 86 om nödvändigt genom införing av kompenserande fördröjningselement, på enklare sätt än i fallet med separata klockfrekvenskällor. ' Fig 6 visar schematiskt en 3-delare. Skiftregistret 86 innefattar två D-vippor 88, 90. 0-utgången hos D-vippan 88 är ansluten till D-ingången hos vippan 90 och till de parallellkopplade ingångarna IN1 och IN2 hos multiplexern 12. Q-utgången hos D-vippan 90 är ansluten till ingångarna IN3 och IN4 hos multiplexern 12. Ülut- gångarna hos nämhda D-vippor är anslutna till en ELLER-krets representerad genom en kopplingspunkt 92, som är ansluten till 0-ingången hos D-vippan 88. Vid konstruk- tionen av det återkopplade skiftregistret 86 har hänsyn tagits till att vid multi- plexbehandlingen av ingångarna IN1-IN4 den serieformade utsignalen vid 82 består av en följd av block av "1" och "0". Under loppet av tre perioder av klockfrekvensen F2, som är lika med halva frekvensen F1, alstrar skiftregistret 86 tre olika kodord före återgång till det första, d.v.s.

Kodord 01 (02) 03 (04) 1 0 0 1 1 2 1 1 0 0 3 1 ' 1 1 1 1 0 0 1 1 Då kodorden 1-3~ges seriefonn blir signalen på utgången 82 lika med 0011 1100 1111, varav framgår att det finns två block av "1" och två block ?0", vilka representerar två perioder av en pulsupprepningsfrekvens som är lika med en tredjedel av klock- frekvensen F1. Fig 7 visar i tur och ordning klockvågformen CL, den binära utsigna- len BIN och utsignalvågformen OU. Delningsförhållandet kan även ändras till 6:1 i överensstämmelse med fig 2.

Fig 8 visar en 3-delare av annat utförande där utgångarna 01, 02, 03, 04 hos ett återkopplat skiftregister 185 är anslutna till ingångarna Inl-IN4 hos multi- plexern 12. Klockfrekvensen F1 delas med 2 i en D-vippa 87 före tillföring som F1/2 till multiplexerns 12 klockingâng C.

Skiftregistret 186 innefattar fyra D-vippor 93-96. 0-utgångarna hos vipporna 93-95 är anslutna till D-ingångarna hos vipporna 94-96. 0-utgångarna hos vipporna 93-94 är kopplade som en återkopplingsslinga till D-ingången hos vippan 93. Klockin- gångarna C hos vipporna 93-95 matas med en frekvens F2 som är lika med F1/4, genom multiplexern 12. Till skillnad från tidigare och nedan följande utföringsexempel på uppfinningen framhålles att 0-utgångarna hos vipporna 93-96 är anslutna till in- gångarna IN1-IN4 hos multiplexern i omvänd ordning, d.v.s. 01 är utsignal från det sista steget, vippan 96 i det återkopplade skiftregistret, medan 04 är utsignal från _' soooezs-1 det första steget, o.s.v. - _ Med den beskrivna kopplingen av det återkopplade skiftregistret 186 alstras en cykel omfattande tre olika kodord enligt följande Kodord Q1 02 Q3 04 1 1 1 0 1 2 1 0 1 1 3 - 0 1 1 0 1 1 0 1 l Då dessa kodord ges serieform innehåller signalen på utgången 82 från multiplexern bitföljden 1101 1011 0110, vilket motsvarar en pulsrepetitionsfrekvens som är en tredjedel av klockfrekvensen F1. Som är visat i fig 9 delas klockfrekvensen Fl in- ledningsvis med 2 i vippan 87 för alstring av en signal Fl/2, vilken därefter delas med 2/3 i kombinationen av det återkopplade skiftregistret 186 och multiplexern 12 för att alstra en utsignal F1/3 på utgången 82.

Utförda prov med denna delare visar att den arbetar tillfredsställande vid en klockfrekvens F1 lika med 1,8 GHz, vilken frekvens är mycket större än vad som är möjligt med för närvarande utnyttjad ECL-logik.

Fig 10 visar en delare med ett första delningsförhållande lika med 2,5:1, som göres lika med 5:1 genom anslutning av en vippa, i föreliggande fall en D-vippa 97, till multiplexerns 12 utgång 82.

Det âterkopplade skiftregistret 286 innefattar 4 D-vippor 98-101. Dessa vippors Q-utgångar är anslutna till multiplexerns 12 respektive ingångar IN1-IN4 och för vad gäller vipporna 98,99 och 100 är deras 0-utgångar även anslutna till data- eller D-ingången hos den intilliggande vippan 99, 100 och 101. Ölutgångarna hos vipporna 99 och 100 är anslutna till en ELLER-krets som i detta utföringsexempel bildas av en kopplšngspunkt 104, vilken är ansluten till vippans 98 D-ingång. När en klockfrek- vens F2, som är lika med halva frekvensen Fl, tillföres skiftregistret 286, så upp- repas de alstrade kodorden efter 5 perioder enligt följande Kodord Q1 02 03 Q4 0 0 1 1 1 0 I-'tfl-àwßåv-u OOl-*I-II-*O IflwfiøOn-n r-Io-lOOr-lv-n 8000628-1 f* Sedan kodorden 1-5 givits serieform innehåller den digitala signalen på ut- gången 82 bitföljden 0011 1001 1100 1110 0111, vilket motsvarar en pulsrepeti- tionsfrekvens av 2/5 av klockfrekvensen Fl. Denna frekvens 2F1/5 delas med 2 i vip- pan 907. Fig 11 visar ingångsfrekvensen F1, kodorden i serieform BIN och vågformerna på utgångarna av de respektive elementen 12 och 97. _ - Om önskvärt kan kretsen i fig 10 modifieras så att D-vippan 97 anslutes till klockfrekvensingången D hos multiplexern 12, varigenom frekvensen F1 divideras med 2. Följaktligen'blir frekvensen F2 lika med F1/4. Genom anslutning av vippor till såväl klockingången C som utgången 82 hos multiplexern 12 blir det totala delnings- förhållandet 10:1.

Genom att jämföra de cykler av kodorden som erhållits genom de återkopplade skiftregistren i fig 6 och 8 med den serieformade signalen på multiplexerutgången 82 och genom att göra en liknande jämförelse i fallet med det återkopplade skiftregist- ret i fig 10, kan observeras att inte bara raderna eller kodorden efter seriebild- ning anger tecken/mellanrum-förhållandet för signalen på utgången 82 utan också att varje kolumn, t.ex. 01, också ger denna information. Sålunda kan fastslås att endast återkopplade skiftregister med denna rad/kolumn-egenskap lämpar sig för en delare i vilken skiftregistren klockas eller framstegas varje gång efter det att multiplexern multiplexbehandlat ingångarna IN1-IN4 en gång.

I vissa praktiska tillämpningar, t.ex. redundanskodning, är det önskvärt att åstadkomma ett delningsförhållande som kommer att avlägsna redundansbiten vid demul- tiplexbehandling, t.ex. en 20B/218-kod. En 20-21-delare är visad i fig 12.

Denna krets innefattar ett fyrstegs återkopplat skiftregister 386 som utför division med fyra och multiplexern 12 med sina ingångar IN1-IN4 anslutna till de fyra stegens respektive utgångar. Stegen i skiftregistret 386 bildas av D-vippor 110, 112, 114 och 116. Q-utgångarna hos vipporna 110-116 är anslutna till multi- . plexerns 12 respektive ingångar IN1-IN4 och för vad gäller vipporna 110,112 och 114 till D-ingången hos den nästföljande vippan. Ölutgången hos vippan 112 är ansluten till D-ingången hos vippan 110. Skiftregistret 386 alstrar en cykel omfattande fyra kodord enligt följande Kodord Q1 Q2 Q3 Q4 1 0 1 1 0 2 0 0 1 1 3 1 O 0 1 4 1 1 0 0 1 0 1 1 0 Om skiftregistret 386 lämnas på något av dessa kodord så får vågformen på É soooezs-1 multiplexerns 12 utgång 82 en pulskvot som är lika med 50/50. Emellertid medför seriebildning från ett kodord till nästföljande kodord en extra “1“ eller "O". Denna egenskap kan utnyttjas för att avlägsna den 21:a biten under demultiplexbehandling.

Denna operation kan utföras genom avsökning fem gånger i följd av kodorden 1,2 och 3 och genom att kodordet 4 avsökes sex gånger. Fig 13 visar i detta sammanhang de succesiva kodorden i kombination med antalet gånger de avsökes (5 eller 6), klock- frekvensen, de serieformade kodorden respektive utgångsvågformen. Det framhålles att under 42 cykler'(eller 84 bitperioder) av klockfrekvensen 51 förekommer två tecken per tre bitperioder och två mellanrum per tre bitperioder. Vidare framgår att redun- dansbiten (den 21:a) alltid uppträder vid ett mellanrum och sålunda ej förekommer i utsignalen från demuitiplexern.

Fig 12 visar också en subkrets genom vilken kodorden 1,2 och 3 kan avsökas fem gånger i följd och kodordet 4 kan avsökas sex gånger i följd. Väsentligen innefattar denna subkrets ett modifierat återkopplat skiftregister 118 som utför division med 5 och innefattar tre D-vippor 120,122 och 124. Grindkretsarnas 122 och 124 D-ingångar är anslutna till 0-utgångarna hos de föregående vipporna. Medan D-ingången hos vip- pan 120 är ansluten till Ölutgången hos vippan 124 via en ELLER-krets 126.

Q-utgången hos vippan 122 är ansluten till en andra ingång hos ELLER-kretsen 126 via en NELLER-krets 128. Klockingångarna hos vipporna 120,122 och 124 är kopplade för att mottaga frekvensen F2 från multiplexern 12. Klocksignalen för det återkopplade skiftregistret 386 erhålles från Q-utgången hos vippan 120. Varje gång denna ut- signal förändras från "0" till "1" klockas sålunda det återkopplade skiftregistret 386. Med den hittills beskrivna kretsen erhålles en cykel omfattande fem kodord och ' dessa åstadkommer en division med 5. För att åstadkomma en division med 6 vid rätt tidpunkt modifieras emellertid det återkopplade skiftregistret 118 genom införandet av en ELLER-krets 130 med två ingångar anslutna tiil de respektive 0-utgångarna hos vipporna 114 och 116 samt en utgång ansluten till en andra ingång hos NELLER-kretsen 128. ~ Funktionssättet för det återkopplade skiftregistret 118 beskrives i det följan- de. Vid division med S, då Q-utgångarna hos vipporna 114 och 116 ej båda är noll, så alstrar skiftregistret 118 följande kodord Kodord Ql 02 03 1 r-Iüi-àwm v-I-Iøfiwn-ø i-Ioci-np-av-fl CJCJI-Iv-Aoflc 8000628-1 Av kolumnen 01, d.v.s. utsignalen från vippan 120, framgår att där förekommer endast en växling från "O" till "I". Funktionen division med fem upprepas under tre cykler till dess kodordet från det återkopplade skiftregistret 386 blir 1100, varvid utsignalen från NELLER-kretsen 130 växlar till en “1" och detta medför att det åter- kopplade skiftregistret 118 förändras till ett division med öfregister med följande kodord " Kodord ' Q1 02 03 - 1 1 1 0 2 1 1 1 3 0 1 1 4 0 Û 1 5 0 0 0 6 1 0 0 1 1 1 0 En jämförelse mellan kodordssekvenserna vid division med 5 och division med 6 visar att den sistnämnda tabellen innefattar ett kodord 000. Även i detta fall förekommer endast en växling från "O" till "1" och sålunda klockas det återkopplade skiftre- gístret 386 endast fyra gånger under 84 klockpulsperioder.

Claims (4)

H 8000628-1 Latszntkrar

1. Anordning för delning av en pulsföljd med en förutbestämd faktor, vilken anordning innefattar ett ingängsregister (86) för lagring av ett kodord för styrning av den förutbestämda faktorn med första ingång (P2) och ett flertal första utgångar (Q1,...) för en tvàvärdig signal vardera och en multiplexer med ett flertal andra ingångar, (IN1,...) vilka in- gångar var och en är förbunden med en av de nämnda första ugángarna, (Q1,...) och med tredje ingångar (S1,...) för mottagning av ett andra flertal cykliskt inbördes tidförskjutna styrpulser för att var och en vidarelcda en kodbit till en gemensam tredje utgång (82), k ä n n e - t e c k n a d av att en första delare (12) för delning av nämnda puls- följd på andra utgångar, som är förbundna med de andra ingângarna (S1f...), alstrar nämnda inbördes tidsförskjutna styrpulser, vilken första dclare (12) innefattar ett första par (28, 30) av pulsföljderna växelvis i ledande tillstànd bringade transistorer, vilkas utgàngsström- mar är ledda genom en grupp av åtminstone tvâ transistorer (20, 24; 22, 26) vardera och att transistorernas inàngselektroder hos nämnda grupper var och en i cykliskt förskjutbar radföljd är förbundna med impedansut- tagspunkter (48, 52; S0, 46), som förbinder utgângselektroderna hos-tvâ andra transistorer från olika grupper med varandra, och att nämnda in- gángsregister (86) innefattar ett första áterkopp1at.registeri(86; 186;_ 286; 386) med en klockingáng (P2), som mottar pulser med en lägre frekê_ vens än den för nämnda pulsföljd. I

2. Anordning enligt patentkravet 1, k ä'n n e t e'ç k n a d av att nämnda första delare (12) är anordnad att alstra en andra pulsföljd ut- görande en submultipel av den mottagna pulsföljden pá en tredje utgång som är ansluten till en klockingäng (C) hos det första áterkopplade re- gister (86; 186; 286).

3. Anordning enligt patentkravet 1, k ä n n e t e c k n a d av att ett andra áterkopplat register (118) för indexering av det första registret (386) sedan ett däri befintligt kodord multiplexbehandlats ett förutbe- stämt antal gånger, och att den första delaren (12) är utförd att alstra en andra pulsföljd utgörande en submultipel av den mottagna pulsföljden pá en tredje utgång, som är ansluten till en klockingång (C) hos det 8000628-1 12 andra äterkopplade registret (118), varvid en registersteqsutgàng i sist- nämnda zegister (118) är ansluten till en klockinqáng (C) hos det först; áterkopplade registret (386). '

4. Anordning enligt patentkravet 1, 2 eller å} k ä n n e t e ç k - n a d av att det första återkopplade regištret (06{ 1ß6; 285; 386) inne- fattar åtminstone två ECL-steg. i