JPS58500344A - 二相検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称　二相検出装置 発明の背景 １、発明の分野 本発明は直接シーケンス変調装置に用いられる復調回路、特に二相平衡変調装置 用の復調回路に関するものである。

龜先行技術の説明 直接シーケンス変調装置は当該技術分野において周知である。この装置において は、ＲＦ搬送信号はそのビット速度が情報信号帯域幅よシも遥かに高いディジタ ル符号シーケンスによって変調される。このような装置用の良好な変調フォー１ ツトのうちの１つは、二相平衡変調方式となってお夛、搬送波は前記符号シーケ ンスが２道の囃１＃のとき１つの位相で伝送され、かつそれが２進のゝＯｌのと き１８０”移相で伝送される。

二相被変調信号を検出する種々の技術は知られている。

一般に、このような技術は、受信機が受信符号変調の正確な評価値となっている 局部符号規準値を含むことを必要とするコーヒーシフトプロセスである。この局 部コード規準を与える先行技術状効果的であるが比較的複雑な＠路を必要とする 。

こ０１１の装置のためのよシ周知の復調器のうちの１つは、例えば、下記の書籍 に記載された如きコスタスループ（Ｃｏｓｔａｓ　１ｏｏｐ）である。すなわち 、アール、シー、ディクソン著、ジョンウイリーアンドサンズ社、１９７６年発 行「スプレッドスペクトラム　システム」に記載されている。しかしながら、コ スタスループは下記の点で比較的複雑である、すなわちそれらのループは互に直 角位相となっている１対の復調器を必要とするのである。

ループが位相ロックされると、復調器のうちの１つが入力信号と直角位相になプ 、その出力は基本的に０と々る。

他の復調器に関連した規準値は最大値で信号を復調するが、前記最大値は変調の 瞬時的位置にしたがって正が負のいずれかである。典型的には、入力信号は１ビ ット周期積分され、その時間後、その信号と同相の復調器の出力は感知され、そ れが正か負かが判定され、それによって直接または反転エラー信号が用いられる 。したがって、コスタスループは典型的には統合的ダンプ回路、決定回路、およ びエラー信号を反転する手段を必要とする。

対照的に、本発明の回路は典型的には位相ロックルーズ（ＰＬＬ）、フリップフ ロップ、および排他的オアゲートを必要とするものである。

発明の要約 受信した二相被変調信号を表わすパルス列は、内部発生基準パルス列によってク ロックされるフリップフロップへ与えられるので、フリップフロップの状態は、 入力信号の２過状態が反転された際に切替えられる。前記フリップフロップの出 力はフリップフロップの出力が高レベルにあるときにはいつでも基準パルスを選 択的に反転するようにゲート手段へ与えられる。したがって受信されている２進 情報と社独立の入力信号に対しである位相関係を有するゲート基準パルス列を発 生する。入力信号とゲート基準信号の位相は比較され、両者の位相の直角位相を 維持するように局部発振器を制御する位相制御信号を発生する。変調データ出力 信号はフリップフロップの出力からとシ出される。

図面の簡単な説明 第１図は二相変調装置の通常の波形であシ、第２図は本発明の良好な実施例を示 すブロック図であシ、第３図および第４図は本発明の詳細な説明するのに有用な 波形を示す。

良好な実施例の説明 第１図において、送信機で発生された搬送波は変晒符号にしたがって変調される 。図示のように、搬送波は、符号シーケンスが高レベルにあるときにはある位相 で送信され、低レベルにあるときには反対の位相で送信される。受信機において は、搬送信号は受信機中の復調回路で復調した変調データにしたがって再構成さ れる。

本発明は位相ロック回路用のエラー信号および第１図に示した型式の変調データ パルス列を発生する抜嵐した復調器に関するものである。第１図に示すように、 受信信号は正弦波からなっているが、その位相は送信機において発生された変調 符号にしたがって急激に反転する。

典型的には、受信波状本発明の回路に印加される前に従来の技術によって矩形パ ルスに変換される。理解を容易にするために、第２図の回路への信号入力は、受 信信号の周波数に等しいパルス繰返し速度を有する矩形波の列として示されてい る。

第２図において、本発明の原理により構成された復調回路は第１の排他的オアゲ ート１を含んでお夛、その入力端子の１つが入力端子３へ印加される二相被変調 信号を受けるように接続され、他の入力端子は下記に詳細に述べるように第２の 排他的オアゲート５からのゲート基準信号を受けるように接続されている。ゲー ト１の出力は単極パルス列からなっているが、その出力は低域フィルタ７、直流 増幅器９、および一般的な位相ロックフィルタ１１を通る。周知の位相ロックル ープ原理によれば、位相ロックフィルタからの出力電圧は、ゲート１の２つの入 力端子に印加される個々のパルス列間の位相差を表わす大きさを有する直流電圧 となっている。発振器１３は通常のＶＣＯ（電圧制御発振器）となっておシ、該 ｖＣＯは位相ロックフィルタ１１からの位相制御電圧が特定の大きさとなってい るときに二相変調入力信号と同じ繰返し速度を有する周波数分割器１５の出力で 基準ノ（ルヌ列を発生している。

通常の位相ロックループ技術によれば、基準パルスは、回路が通常作動している 際に入力パルスと時間において直角となっている。基準信号はＤＩ！フリップフ ロップ１７のクロック端子および排他的オアゲート５に印加されている。フリッ プフロップのＤ端子は入力信号を受けるように接続されており、フリップフロッ プのＱ出力端子はゲート５の第２の入力端子に接続されている。

要するに、フリップフロップは、基準信号によシクロツクされ際に入力信号の各 サイクルの極性を検出し、よって入力信号位相検出手段として機能する。排他的 オアゲート１はループフィルタおよび増幅器と協動し入力信号および基準信号パ ルス列間の位相エラーに比例した位相制御信号を発生する。本発明の動作は第３ 図および第４図に示す波形と関連して第２図に示すブロック図を参照することに よって理解されよう。

まず最初に、第３図に示す状態において基準）（ルス列にお叶るパルスが入力パ ルス列におけるパルスと直角位相である場合を考えてみると、回路はその公称ま たは平衡状態で作動する。第３図は、更に、入力信号が極性を反転する際に復調 回路における状態を示す。

お判シ戴けると思うが、入力パルス列の個々のパルスは受信信号における正弦電 圧の半サイクルに対応し、かつＱ信号はフリップフロップ１７からの変調データ 出力を表わす。基準波パルス列は、除算器１５の出力に現われる信号を表わし、 ゲート基準パルスはゲート５の出力に現われる信号を表わし、制御ｔＩＬ影列は ゲート１の出力に現われる信号を表わす。

便宜のために、第３図の左側に示した状態は２進の気１〃を表わし、極性反転の 右側に示した状態ａ２道の亀０〃を表わすものと見なしてよい。

（第１の基準パルスの立上）は、入力信号が高レベルにある時に生じ、したがっ てフリップフロップと調時してＱ出力端子で高レベル信号を発生する。基準パル スとＱ信号の双方が高レベルにあるので、排他的オアゲート５は低レベルゲート 基準信号を発生する。しかし、入カ信アゲート１によシ発生される。この条件は 制御信号が低レベルに落ちるときに（ゲート１への入力がないので）第１０人力 パルスの終了まで続く。

第１の基準パルスの終了は、フリップフロップに影響を与えず、Ｑ出力は高レベ ルに止まる。ゲート５は今度はその端子の１つにのみ高レベル信号を受けるので 、ゲート基準パルスはこの時点で開始される。更に、ゲート１に印加される入力 信号は低レベルであ夛、一方ゲート基準パルスは高レベルにあるので、高レベル 制御信号はこの時点で開始する。高レベル制御信号スは、第２人力パルスの開始 まで続き、その時点で高レベル信号がゲート１の入力端子双方に印加され、そし てそのゲートの出力は低レベルに落ちる。この事象の連鎖は、極性の反転が入力 信号において生ずるまで反復する。第５図に示す状態に対して、極性の反転は、 入力信号が高レベルであるときに生ずる。高レベル入力パルスは早目に終了する が、ゲート基準信号はフリップフロップが影響されないので高レベルのままであ 夛、よってＱ出力は高レベルのままになっている。高レベルゲート基準信号は、 今度は、ゲート１を通シ、制御信号を高レベルに回復させる。

極性反転後に、入力パルス列が低レベルにあるときに基準パルスの立上シが生じ 、入力パルス列が極性反転前に高レベルにあった時に基準パルスの正方向の縁が 生じたことに注意されたい。したがって、フリップフロップ１７は、基準パルス 列の各正方向の遷移または立上シで入力パルス列の２道状態を検出するように働 いている。

基準パルスの立上シが、入力信号が高レベルにある際に生じる場合には、高レベ ルの９１１号が発生される。この高Ｑ信号は入力信号が低レベルにあるときに、 後続の基準パルスの立上シが生じるまで続き、それＫもとづいてフリップフロッ プ１７が切替えられ、Ｑ出力が低レベルに落ちる。

第５図を参照するき、例えば、Ｑ電圧は極性の反転が生じないうちは高レベルの ままである。極性反転後、間もなく基準パルスは高レベルに切替えられ、フリッ プフロップ１７は低レベル入力信号を効果的に検出し、Ｑ出力は低レベルに落ち る。第３図に示す後続の各基準パルス立上りが、入力信号低レベルでのとき生ず るので、Ｑ信号は全期間を通して低レベルにとどまる。

第３図に示す極性反転に応じてオアゲート５の動作を今度は考えてみよう。極性 反転が生じた際、基準パルスは低レベルにあるが、Ｑ電圧は高レベルのままであ るので、ゲート基準パルスはこの時点で影響されない。その後、間もなく、次の 基準パルスの立上夛でフリップフロップ１７を切替え、Ｑ出力電圧は低レベルに 降下する。

同じ基準パルスの終了で、ゲート５に与えられる双方の電圧は低レベルにあるの でゲート５からのゲート基準パルスは低レベルに降下する。残シの期間では、ゲ ート基準パルスは、基準パルスの対応する変化に同期して上ったり下ったりする 。

第３図から判ることであるが、極性反転前に示した状態で、ゲート基準パルスと 基準パルスは１８０°の位相差があるが、極性反転發同相となっていることであ る。更に、度調データ出力信号Ｑは、極性反転前の期間を通して高レベルのまま であ夛、極性反転後の期間中は低レベルにある。

本発明は、搬送波、したがって第３図に示す入力信号が、符号シーケンスが２進 気１〃のとき一方の位相で送信され、２道１０１で１８０°移相で送信されるよ うな二相平衡変調装置で作動するように意図されていることを想起して頂きたい 。したがって、第３図で極性反転前に示す状態が２進′Ａ１〃の遷移を表わす場 合に、同図で極性反転後に示す状態は２進１０〃の遷移を表わし、かつ変調デー タ出力信号Ｑは、これら２つの状態で高値および低値にそれぞれｌなる。

実際上、オアゲート５は選択的パルス反転装置として働くが、基準パルス列中の パルスは反転し、入力信号が第１の２道値を有する信号となるときに上昇する際 、オアゲート１へ与えられ、ゲート５は、入力信号が反対の２進値を有する信号 となるときに上昇する際にゲート１へ、直接、基準パルスを与えるように働く。

極性反転後の位相制御ノくルス列中のノくルス影成は、極性反転前の同じパルス に対してすでに述べたのと同じ態様で遂行する。

第３図は、本発明の回路が平衡状態にある時の状態を示しており、基準信号が送 信されている信号の２進値に関係なく入力信号と直角位相になっていることを想 起し１３へ印加される結果の直流位相制御信号はその平衡値で発振器１３からの 出力信号の位相を維持する平均値となっている。

極性反転が開始される六ネジ≦ブイ／サイクルの過渡的な崩れは、通常、周波数 制御信号のレベルを変化させるのに顕著ではない。しかし、そのような崩れを最 小にさせたいような状況においては、基準ノ（ルス列の繰返し速度祉２倍にする ことができるので、過渡期間は著しく低減することができる。

第４図は、本発明による回路が不平衡で基準信号がもはや入力信号と直角位相に なっていない時の状態を示す。

このような状態においては、種々の）（ルス列が第３図に示すパルス列の如き態 様で形成される。主な差異は、制御パルス列のデγイアサイクルがもはや５０チ でないときに上昇する。第４図に示す状態において、基準）（ルＣ列は入力パル ス列に対して歩進されている。ゲート基準パルスは基準パルス同期していないの で、ゲート基準パルスも入力信号に対して進んでいない。

想起されることであろうが、高レベル制御信号は入力信号およびゲート基準信号 のいずれか一方が高レベルにあるときに発生される。したがって第４図に示すよ うに、制御パルス列は最初に第１の入力パルスに応答して高レベルに上る。第１ の入力パルスの終了で制御信号は、その時点でゲート基準パルスがないので低レ ベルに反転する。しかし、骸制御パルス信号は間もなく、第１のゲート基準信号 の発生にしたがって高レベルに戻夛ゲート基準信号が存在している間に生ぢる第 ２の暴力信号の開始までそのレベルにとどまっている。

この事象パターンは、入力パルス列において極性反転が発生するまで繰返えされ る。注意戴きたいことは、前原の期間中に、制御パルス列のシュティーサイクル が、本発明の回路が平衡状態にあるときに得るジューティサイクルの５０−以上 になっていることである。第４図から判ることであるが、制御パルス列のシュテ ィーサイクルは、回路が入力パルス列において極性反転があった後に安定してい る時に同じ高レベルにとどまっていることである。

第３図に示した場合のように、極性反転前にゲート基準信号は高レベルＱ信号の ために反転されるが、極性反転後のゲート基準信号は基準信号と同相になってい る。

したがって、オアゲート５による基準信号の選択的外反転のために、制御バルヌ 列のシュティーサイクル、したがって発振器１３へ印加される位相制御信号の平 均レベルは、送信された信号の２進値に左右されない。

制御パルス列のジューティサイクルは、極性反転の時間で一時的に低下され表い が、この過渡的状態は位相制御信号の平均レベルに何ら顕著な影響な与えない。

しかしながら、第３図の状態の場合のよ°うに、この一時的な崩れが低減されな ければならない状況においては、基準パルス列の周波数を２倍にすることによっ て、この問題は最小にされうる。

第４図に示す高レベル位相制御信号は基準発振器１３゛へ印加される際に、該発 振器の位相は、基準パルス列が回路の平衡がとれておシ、かつ位相制御信号のレ ベルが再びその正規の、すなわち平衡レベルにある時点で入力パルス列と直角位 相に再び衣るまで一時的に変化される。

基準信号が第４図に示すように進んでおらずに遅廻されている場合には、制御信 号パルス列は変化されるので、５０チ以下のデユティ−サイクルが低下される点 が示されうる。位相制御パル抹その平衡化レベルよりも小さい値に落ち、発振器 １３０位相はこの発振器からの信号の位相がその平衡レベル、すなわち正規レベ ルに戻るように変化される。

お判シのことであるが、本発明の選択的パルス反転手段なくしては、第４図に示 す状況に対する位相制御パルご列のシュティーサイクルは、極性反転が生じた際 に、急激に変化してしまうのである。このことは、直流位相制御信号の平均レベ ルに重大が影響を与えるので、このような装置は二相被変調信号などにおいて許 容され得ないのである。

このような用途のために設計された従来技術による復調器とは反対に、本発明に よる回路は趣めて簡素である。

基本的に本発明の回路は、フリップフロツプ１７の外に、典形的な位相ロックル ープ（ＰＬＬ）回路に対する排他的オアゲート５を必要とするだゆである。

本発明をその良好な実施例において説明してきたが、用いられた用語は説明のた めのものであって何ら制限的なものでなく、本発明の真の範囲および精神から逸 脱せずに添付の特許請求の範囲内で種々の変更が可能であることを理解されたい 。

Claims (1)

1. 【特許請求の範囲】 １　入力信号と等しい公称周波数を有する基準信号を発生する電圧制御発振装置 と、前記基準信号の各サイクルの特定の間隔の間に前記入力信号の２進レベルを 検出するための感知装置と、前記感知装置に結合され前記感知装置が高低２進レ ベルをそれぞれ有する入力信号に応答゛する際に直接および反転基準信号を通過 させる選択的基準信号反転装置と、前記入力信号およ、び前記反転装饋からの信 号を受信するように接続されたゲート装置であって該ゲート装置へ与えられた信 号のいずれか一方が高レベルにあるときにのみ高レベルを有する単極パルス列を 発生するように構成された前記ゲート装置と、前記パルス列の平均レベルを表わ す位相制御信号を前記電圧制御器を、位相制御信号の平均レベルが特定値にある 際に前記公称周波数で作動させる値を有する位相制御信号を発生するように調整 される前記フィルタ装置とを備え、前記基準発振器は位相制御信号の平均レベル における偏位によって前記発振器の位相がその公称値に向ってシフトさせるよう になっておシ、そして更に前記感知装置の応答を表わす変調データ出力信号を発 生する出力装置を備えていることを特徴きする二相被変調入力信号を復調する回 路。 ２、　受信した二相被変調信号を表わす矩形入力パルス列を復調する回路であっ て、前記入力パルス列と等しい分生する電圧制御基準発振器と、各基準パルスの 開始で入力パルス列の電圧レベルを検出する感知装置であって、検出された電圧 レベルを表わす維持変調データ出力信号を、反対の値の電圧が後続の基準パルス の開始で検出されるまで、発生するようになっている前記感知装置と、それぞれ が１対の入力端子を有する第１および第２のゲｊ −ト装置であって前記第１のゲート装置仲１つの入力端子で前記入力パルスを受 けかつ他の入力端子で前記第２のゲート装置の出力を受けるように接続され、前 記第２のゲート装置は前記感知装置からの出力信号およびその第１と第２の入力 端子で前記基準パルス列をそれぞれ受けるように接続され、前記第２のゲート装 置は前記感知装置出力信号が第１の特定レベルにあるときに前記第１のゲート装 置に直接に基準パルスを印加し、かつ前記感知装置出力信号が第２の特定レベル にあるときに前記基準パルスの値を反転させるようになってお）、前記第１のゲ ート装置は高レベル信号がその入力端子の１つのみに印加される間のみ信号を通 過させ可変デユティ−サイクルを有する位相制御パルスを発生するように作動す る前記ゲート装置と、位相制御パルス列を位相制御パルス列のデユーティサイク ルにもとづく大きさを有する直流電圧に変換するフィルタ装置と、前記パルス列 を前記電圧制御基準発振器へ印加する装置とで構成され、前記発振器は前記直流 電圧が所定の大きさであるときＫその公称位相で作動し、前記直流が前記所定の 大きさから偏位するときにその公称位相に向けてシフトするように調整されてい ることを特徴とする矩形人力パルス列を復調する回路。 五　二相被変調人力パルス列を復調する回路であって、該回路が平衡している際 に入力パルス列に等しいパルス幅および繰返し速度を有する基準パルス列を発生 する電圧制御基準発振器と、各基準パルスの開始で前記入力パルス列の電圧レベ ルを表わす維持出力電圧を発生するフリップフロップと、第１および第２の排他 的オアゲートであって前記第１のオアゲートは前記入力パルス列および前記第２ のオアゲートからの出力信号を受信するようになっておシ、前記第２のオアゲー トは前記維持出力信号および前記基準パルス列を受信するようになっておシゲー ト基準信号を該基準信号と同じ位相を有する前記第１のオアゲートへ与えるがそ の時点は前記維持信号が低レベルにあるかまたは前記維持信号が高レベルにある 際に反対位相となっておシ、よって前記入力およびゲート基準パルス列間の位相 関係にもとづいて可変幅パルスを有する位相制御パルス列を発生する前記第１お よび第２の排他的オアゲートと、前記位相制御パルス列をその列のパルスの幅に もとづく振幅を有する直流電圧に変換する装置と、前記電圧制御基準発振器へ前 記直流電圧を結合する装置とを備え、前記結合装置は前記直流電圧が所定の振幅 を有する際に前記発振器をその平衡状態に維持するように構成されていることを 特徴とする前記復調回路。 ４、　二相被変調パルス列からなる入力信号を復調する位相ロックループ回路で あって、入力信号と等しい公称周波数を有する基準パルス列を発生する電圧制御 発振器と、各基準パルスの開始で入力信号の電圧レベルを検出する感知装置であ って骸感知装置は入力電圧レベルの変化に対応するまで維持変調データ出力信号 を発生するように作動する前記感知装置と、前記出力信号が第１のレベルにある ときは基準パルス列と同相になってお）前記出力信号が第２のレベルにあるとき に位相が１８０’偏れているゲート基準パルス列を発生する前記変調データ出力 信号に応答する第１のゲート装置と、前記入力およびゲート基準パルス列が高レ ベルにあるような時間の間、存在するパルスからなる位相制御パルス列を発生す るゲート基準パルス列および前記入力に応答する第２のゲート装置と、前記制御 パルス列のジューティーサイクルを表わす直流制御電圧を前記発振器に与えるフ ィルタ装置とを備え、該フィルタ装置は前記ジューティーサイクルが所定値にあ るときに前記発振器の位相をその公称位相に維持し、前記ジューティーサイクル が前記所定値を超える場合にはいつでも前記発振器を公称位相に復帰させるよう に構成されたことを特徴とする位相ロックループ回路。 ＆　特許請求の範囲第４項に記載の回路において、前記感知装置は前記入力信号 をそのＤ端子に受け、かつ前記−準パルス列をそのクロック端子に受けるように 接続されたＤ型フリップフロップであることを特徴とする位相ロックループ回路 。 ６　特許請求の範囲第５項に記載の回路において、前記変調データ出力信号はフ リップフロップのＱ出力端子からとり出されるので入力信号が高レベルにある間 にフリップフロップがクロックされるときに高レベル維持出力が発生されること を特徴とする位相ロックループ回路。 ７、　４Ｉ許請求の範囲第６項に記載の回路に訃いて、前記第１のゲート装置は 排他的オアゲートであ夛、よって変調データ出力信号が低レベルであって、しか し前記変調データ出力信号が高レベルにあるときに、前記基準パル調データ入力 信号がその高レベルにあるときに個ぎのパルスの２−Ａ値が反転されることを特 徴とする位相ロックルーズ回路。 ＆　特許請求の範囲第７項に記載の回路において、前記第２のゲート装置は排他 的オアゲートであ）、よって位相制御パルス列は一連の単極可変幅パルスからな っていることを特徴とする位相ロックループ回路。