JPS59154818A - パルス周期チエツク回路 - Google Patents
パルス周期チエツク回路Info
- Publication number
- JPS59154818A JPS59154818A JP58029842A JP2984283A JPS59154818A JP S59154818 A JPS59154818 A JP S59154818A JP 58029842 A JP58029842 A JP 58029842A JP 2984283 A JP2984283 A JP 2984283A JP S59154818 A JPS59154818 A JP S59154818A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- multivibrator
- input
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、例えばソフトウェアの処理経路會確認する
ウォッチ・ドック・タイマとして用いられる入力パルス
の周期チェック回路に関するものである。
ウォッチ・ドック・タイマとして用いられる入力パルス
の周期チェック回路に関するものである。
従来この種の回路として第１図に示すものがめった。図
において、（ｌ）はｎ進カウンタ、（２）はｎ進カウン
タ＋１１のカウント〔クロック〕入力部、ｔａ＋ ｔａ
ｎ進カウンタ＋１１のリセット入力部、１４１Ｕｎ進カ
ウンタｌｌ’ｌのキャリー出力部、（５）ニ検食すべき
入力パルスと比較するための基準となるパルス奮発生さ
せる基準発振回路、（６）は検査すべき入力パルス（ソ
フトウェアによるパルス〕発生回路である。
において、（ｌ）はｎ進カウンタ、（２）はｎ進カウン
タ＋１１のカウント〔クロック〕入力部、ｔａ＋ ｔａ
ｎ進カウンタ＋１１のリセット入力部、１４１Ｕｎ進カ
ウンタｌｌ’ｌのキャリー出力部、（５）ニ検食すべき
入力パルスと比較するための基準となるパルス奮発生さ
せる基準発振回路、（６）は検査すべき入力パルス（ソ
フトウェアによるパルス〕発生回路である。
次に動作について説明する。カウンタ（１）は基準発振
回路（５）から出力される基準パルス全カウント入力部
＋２１に入力し、カウントしていく。カウンタ（１１が
ｎまでカウントすると、キャリー出力部（４１から１個
だけパルスが出力される◎ 次いで、入力パルス発生回路（６）からの入力パルスは
、カウンタＩｌ＋のプリセット部（３）に入力され、カ
ウンタ１１１ ｋリセットする。
回路（５）から出力される基準パルス全カウント入力部
＋２１に入力し、カウントしていく。カウンタ（１１が
ｎまでカウントすると、キャリー出力部（４１から１個
だけパルスが出力される◎ 次いで、入力パルス発生回路（６）からの入力パルスは
、カウンタＩｌ＋のプリセット部（３）に入力され、カ
ウンタ１１１ ｋリセットする。
ここで、基準パルスの周期ｆ Ｔｏとし、比較検討すべ
き入力パルスの周期ｆＴｃとすると、Ｔｃ （Ｔｏ・ｎ
の時、カウンタｌｉｔがキャリー全出力する前にカウン
タ］１１は、リセットされ続けるので、キャリー出力部
（４１からの出力は行われず、入力パルスの周期が正常
なこと？示す。
き入力パルスの周期ｆＴｃとすると、Ｔｃ （Ｔｏ・ｎ
の時、カウンタｌｉｔがキャリー全出力する前にカウン
タ］１１は、リセットされ続けるので、キャリー出力部
（４１からの出力は行われず、入力パルスの周期が正常
なこと？示す。
Ｔｅ ） Ｔｏ・ｎの時、カウンタ１１１は入力パルス
が入力される前にｎまでカウントし、キャリー全出力し
、入力パルスが基準以上に長いこと？示す。
が入力される前にｎまでカウントし、キャリー全出力し
、入力パルスが基準以上に長いこと？示す。
参考マでにｎ＝４とし、Ｔｃ（Ｔｏｎの場合のタイミン
グチャートを第５図に示し、Ｔｏ ） Ｔｏ ｎの場合
のタイミングチャートを第６図に示す。８５図及び第６
図に於て、（ａ）は入力パルス、ら）は基準パルス、（
ｃ）Ｕキャリ出力會示す。
グチャートを第５図に示し、Ｔｏ ） Ｔｏ ｎの場合
のタイミングチャートを第６図に示す。８５図及び第６
図に於て、（ａ）は入力パルス、ら）は基準パルス、（
ｃ）Ｕキャリ出力會示す。
従来のウォッチ・ドック・タイマ回路は以上のように構
成されてＡるので、基準発振回路の正確さが要求される
。また、入力されるパルスの周期変更の場合、基準発振
回路全変更するのは、やっかいでろるなどの欠点があっ
た。
成されてＡるので、基準発振回路の正確さが要求される
。また、入力されるパルスの周期変更の場合、基準発振
回路全変更するのは、やっかいでろるなどの欠点があっ
た。
この発明は上記のような従来のものの欠点？除去するた
めになされたもので、カウンタのかわりにリトリガブル
・ワンショット・マルチ・バイブレータデルいることに
より、基準発振回路？必要（！： Ｌ７ＣＩ、ｎパルス
周期チェック回路を提供することを目的としている。
めになされたもので、カウンタのかわりにリトリガブル
・ワンショット・マルチ・バイブレータデルいることに
より、基準発振回路？必要（！： Ｌ７ＣＩ、ｎパルス
周期チェック回路を提供することを目的としている。
以下、この発明の一実施例を図について説明する。第２
図において、（７）はリトリガラプル・ワンショット・
マルチバイブレータ（以下マルチバイブレータと称する
）、（８）はこのマルチ、＜イブレータ（７）に取りつ
けられた外付は抵抗、（９）はマルチバイブレータ（７
）に取シ付けられた外付はコンデンサーｔｉｏｌ Ｕマ
ルチバイブレータ（７）の出力部、σＤはマルチバイブ
レータ（７）の入力部、（６１ニ検査すべき入力パルス
の発生回路である。
図において、（７）はリトリガラプル・ワンショット・
マルチバイブレータ（以下マルチバイブレータと称する
）、（８）はこのマルチ、＜イブレータ（７）に取りつ
けられた外付は抵抗、（９）はマルチバイブレータ（７
）に取シ付けられた外付はコンデンサーｔｉｏｌ Ｕマ
ルチバイブレータ（７）の出力部、σＤはマルチバイブ
レータ（７）の入力部、（６１ニ検査すべき入力パルス
の発生回路である。
次に動作について説明する。マルチバイブレータ（７ン
は、外付は抵抗（８）及び、外付はコンデンサ（９）に
よって、その出力（１０１のパルス幅が決定される。
は、外付は抵抗（８）及び、外付はコンデンサ（９）に
よって、その出力（１０１のパルス幅が決定される。
マルチバイブレータ（７１に、入力パルス発生回路（６
１からの出力パルスが入力されると、マルチバイブレー
タ（７）ハ、外付は抵抗（８）及び、外付はコンデンサ
（９）で決定されたパルス幅のパルス？出力する。
１からの出力パルスが入力されると、マルチバイブレー
タ（７）ハ、外付は抵抗（８）及び、外付はコンデンサ
（９）で決定されたパルス幅のパルス？出力する。
ここで、マルチバイブレータ（７）の出力パルス幅ｋ
Ｔｗ ％入力パルスの周期ｆＴｃとすると、ＴＶ ）
Ｔｃの時、第７図に示すように、マルチバイブレータ（
７）の出力は、最初の入力パルスによる出力がなくなる
前に、次の入力パルスが入力されるタメ、常に”Ｈ”ｉ
保つ。これによって、入力パルスの周期ＴＣがＴＷより
短かいことがわかる。
Ｔｗ ％入力パルスの周期ｆＴｃとすると、ＴＶ ）
Ｔｃの時、第７図に示すように、マルチバイブレータ（
７）の出力は、最初の入力パルスによる出力がなくなる
前に、次の入力パルスが入力されるタメ、常に”Ｈ”ｉ
保つ。これによって、入力パルスの周期ＴＣがＴＷより
短かいことがわかる。
ＴＶ （ＴＣの時、！８図に示すようにマルチバイブレ
ータ（〕）の出力は、最初の入力パルスによる出力がな
くなった後で、次の入力パルスが入力されるため、出力
は＋＋ Ｈ’ｊ １１Ｌ＃ Ｖｆ−周期的にくシかえす
。
ータ（〕）の出力は、最初の入力パルスによる出力がな
くなった後で、次の入力パルスが入力されるため、出力
は＋＋ Ｈ’ｊ １１Ｌ＃ Ｖｆ−周期的にくシかえす
。
これよシ、入力パルスの周期ＴＣが出力パルス幅ＴＶよ
り長いことがわかる。
り長いことがわかる。
また、入力クロックがなくなった時は、第９図に示すよ
うにマルチバイブレータの出力は、常に“ＩＬ″とｎｔ
、入力クロックの停止が認識される。
うにマルチバイブレータの出力は、常に“ＩＬ″とｎｔ
、入力クロックの停止が認識される。
尚、第７図〜第９図に於て、（ａ）に入力パルス、（ｂ
）はマルチバイブレータの出力の波形全それぞれ示す。
）はマルチバイブレータの出力の波形全それぞれ示す。
なお、上記実施例でに外付は抵抗＋８１ Ｋ固足抵抗、
−：外付はコンデンサ（９）に固足コンデンサ會用いた
ちのデポしたが、第３図に示すように外付は抵抗（８１
に可変抵抗？用いても良く、また第４図に示すように外
付はコンデンサ（９１に可変コンデンサ會用いてもよく
、これらの実施例によれば外付は抵抗（８）又は外付は
コンデンサ１９）の属音調整することによシ、出力パル
ス幅會調整することが出来る。
−：外付はコンデンサ（９）に固足コンデンサ會用いた
ちのデポしたが、第３図に示すように外付は抵抗（８１
に可変抵抗？用いても良く、また第４図に示すように外
付はコンデンサ（９１に可変コンデンサ會用いてもよく
、これらの実施例によれば外付は抵抗（８）又は外付は
コンデンサ１９）の属音調整することによシ、出力パル
ス幅會調整することが出来る。
また、上記実施例ではソフトウェアの実行全確認するウ
ォッチ・ドック・タイマの場合について説明したが、単
なるクロック入力の精度を確認する回路でろってもよく
、上記実施例と同様の効果？奏する。
ォッチ・ドック・タイマの場合について説明したが、単
なるクロック入力の精度を確認する回路でろってもよく
、上記実施例と同様の効果？奏する。
以上のよりに、この発明によれば、外付は抵抗と外付は
コンデンサ１を有するリトリガラプル・ワンショット・
マルチバイブレータを用いて、基準発振回路？不用とし
たため、回路構成が極めて簡単となる◎また、外付は抵
抗又はコンデンサ？可変型にすれば動作諸元の変更が容
易で拡張性に富む回路が得られる効果がある＠
コンデンサ１を有するリトリガラプル・ワンショット・
マルチバイブレータを用いて、基準発振回路？不用とし
たため、回路構成が極めて簡単となる◎また、外付は抵
抗又はコンデンサ？可変型にすれば動作諸元の変更が容
易で拡張性に富む回路が得られる効果がある＠
第１図は従来の回路の構成デポすブロック図、第２図は
この発明の一実施例によるウォッチ・ドック・タイマ回
路金示すブロック図、第３図及び第４図はこの発明の他
の実施例？示すブロック図、第５図〜第９図は動作説明
用の波形図である。 図において、（６）は入力パルス発生回路、（７）はリ
トリガラプル・フンショット・マルチバイブレータ、（
８）は外付は抵抗、＋９１ ｉ外付はコンデンサ、１０
１は出力部、αυは入力部でめる〇 なお、図中、同一符号は同一または相当部分？示す。 代理人 葛野信− （７） 第１図
この発明の一実施例によるウォッチ・ドック・タイマ回
路金示すブロック図、第３図及び第４図はこの発明の他
の実施例？示すブロック図、第５図〜第９図は動作説明
用の波形図である。 図において、（６）は入力パルス発生回路、（７）はリ
トリガラプル・フンショット・マルチバイブレータ、（
８）は外付は抵抗、＋９１ ｉ外付はコンデンサ、１０
１は出力部、αυは入力部でめる〇 なお、図中、同一符号は同一または相当部分？示す。 代理人 葛野信− （７） 第１図
Claims (3)
- （１） 出力パルス幅全決定する外付は抵抗と外付は
コンデンサＶｉ？有するリトリガラプル・ワンショット
・マルチバイブレータ金偏え、このリトリガラプル・ワ
ンショット・マルチバイブレータの入力端に与えられる
ノ（ルスの周期を、上聞出力）（ルス幅との比較により
チェックするようにしたこと？％徴とするパルス周期チ
ェック回路。 - （２） 外付は抵抗會可変抵抗としたことを特徴とす
る特許請求の範囲ｉｔ項記載のパルス周期チェック回路
。 - （３） 外付はコンデンサ會可変コンデンサとしたこ
とを特徴とする特許請求の範囲第１項記載のノくルス周
期チェック回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58029842A JPS59154818A (ja) | 1983-02-22 | 1983-02-22 | パルス周期チエツク回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58029842A JPS59154818A (ja) | 1983-02-22 | 1983-02-22 | パルス周期チエツク回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59154818A true JPS59154818A (ja) | 1984-09-03 |
Family
ID=12287255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58029842A Pending JPS59154818A (ja) | 1983-02-22 | 1983-02-22 | パルス周期チエツク回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59154818A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235410A (ja) * | 1988-03-16 | 1989-09-20 | Fujitsu Ltd | 入力断検出器 |
-
1983
- 1983-02-22 JP JP58029842A patent/JPS59154818A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235410A (ja) * | 1988-03-16 | 1989-09-20 | Fujitsu Ltd | 入力断検出器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7791330B2 (en) | On-chip jitter measurement circuit | |
| US7653170B2 (en) | Electrical circuit for measuring times and method for measuring times | |
| KR20040068971A (ko) | 광대역 주파수 범위에서 펄스 입력 신호의 주파수를 높은정확도로 결정하는 방법 | |
| JPS59154818A (ja) | パルス周期チエツク回路 | |
| US4335596A (en) | Device for measuring the operation of a timepiece movement | |
| KR950006468A (ko) | 주기측정장치 | |
| JP2580940B2 (ja) | ゲートパルス幅測定回路 | |
| JPH0464431B2 (ja) | ||
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| KR100434478B1 (ko) | 펄스성 신호의 지터 측정장치 및 방법 | |
| JPS62280656A (ja) | パルス発生器 | |
| JP2718402B2 (ja) | インサーキット・エミュレータ内蔵用の時間測定回路 | |
| KR100393421B1 (ko) | 동기식 에이에프 변환기의 카운터 시스템 | |
| KR890004865Y1 (ko) | 카운터를 이용한 지연단축형 분주회로 | |
| JPH0119545B2 (ja) | ||
| JPS6233394Y2 (ja) | ||
| JPH0547128B2 (ja) | ||
| JPH02180428A (ja) | リセット回路 | |
| JPH04278614A (ja) | 半導体集積回路 | |
| JPH02162758A (ja) | 測定用回路付ｌｓｉおよびそのトグル周波数測定方法 | |
| JPH0894660A (ja) | パルス計測装置 | |
| JPH0933579A (ja) | 周期測定回路 | |
| JPH01187968A (ja) | 半導体集積回路 | |
| JPS61288259A (ja) | マイクロコンピユ−タ | |
| JPS61118035A (ja) | 同期クロツク発生回路 |