JPH0741762U - 磁気ディスク装置用ステップパルス生成回路 - Google Patents

Abstract

(57)【要約】 【目的】 本考案は磁気ディスク装置用ステップパルス
生成回路に関し、基準クロック発生回路の停止による消
費電力の削減と、正常な復帰とを目的とする。 【構成】 計数回路１２、Ｔ_IN1 発生回路１３、Ｔ_IN2
発生回路１４、及び内部ステップパルス選択回路１７に
より、内部ステップパルスを生成する。オア回路２４
は、励磁ステップパルスを出力する。計数回路１２、Ｔ
_W 発生回路１５、及び制御信号生成回路１６により、所
定時間以上外部ステップパルスが供給されないとき基準
クロック発生回路１１を停止させ、外部ステップパルス
を供給されたときに基準クロック発生回路１１を起動さ
せる。外部ステップパルスの周期をＴ _OUT とし、内部ス
テップパルスの内部ステップ時間をＴ_INとし、許容でき
る最小の内部ステップ時間をＴ_IMINとしたとき、基準ク
ロック発生回路１１の起動時間Ｔ_ONを、Ｔ_ON≦Ｔ_OUT −
Ｔ_IN−Ｔ_IMINとする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は磁気ディスク装置用ステップパルス生成回路に係り、特に、磁気ヘッ ドを移動させるステッピングモータを制御するための磁気ディスク装置用ステッ プパルス生成回路関する。

【０００２】

【従来の技術】

磁気ディスク装置では、ステッピングモータを制御するために、ステップパル ス生成回路を設けている。ステップパルス生成回路では、装置外部から供給され る外部ステップパルスを基にして、ステッピングモータの回転制御に使用する励 磁ステップパルスを生成する。この励磁ステップパルスを用いて、モータ制御回 路にてステッピングモータの各相の励磁パルスが生成されて、ステッピングモー タに供給される。

【０００３】 励磁ステップパルスは、ステップパルス生成回路内の基準クロック発生回路で 生成される基準クロックを基にして、励磁ステップパルスの時間間隔（ステップ 時間）が決められている。この励磁ステップパルスの時間間隔が、各ステップに おけるステッピングモータの励磁時間に相当する。

【０００４】 磁気ディスク装置では、消費電力を削減するため、パワーセーブモードを設け ているものがある。パワーセーブモードを設けた磁気ディスク装置では、装置外 部から命令が所定時間供給されない場合には、パワーセーブモードに入り、不要 な部分の動作を停止させて、消費電力を削減している。このパワーセーブモード では、装置外部からの外部ステップパルスが供給されないため、ステップパルス 生成回路も励磁ステップパルスの生成動作を停止する。

【０００５】 従来のステップパルス生成回路では、パワーセーブモードでも、基準クロック 発生回路は動作させたままであった。

【０００６】

【考案が解決しようとする課題】

上記ステップパルス生成回路で用いている基準クロック発生回路は、発振動作 時の消費電力が比較的大きく、パワーセーブモードでは、発振を停止させること が望ましい。

【０００７】 図４は、従来のステップパルス生成回路で用いている基準クロック発生回路を 基に、動作の停止ができるように構成した一例の回路図を示す。基準クロック発 生回路は、ナンド回路５１、抵抗Ｒ₅₃、水晶発振子５６、コンデンサＣ₅₄，Ｃ₅₅ 、インバータ回路５２からなる。基準クロックは、出力端子７２から出力される 。なお、常時動作させればよい場合は、制御端子７１を無くして、ナンド回路５ １の代わりにインバータ回路を用いる。

【０００８】 パワーセーブモードでは、制御端子７１の信号がローレベル（Ｌレベル）とな り、発振が停止する。制御端子７１の信号がＬレベルからハイレベル（Ｈレベル ）になると、起動されて発振が開始する。

【０００９】 しかし、図４の回路では、起動されて発振が定常状態になるまでの起動時間が 長いため、パワーセーブモードからの復帰時に、外部ステップパルスの周期によ っては、正常な時間間隔の励磁ステップパルスが得られず、ステッピングモータ を正しく制御ができなくなるという問題がある。

【００１０】 本考案は、上記の点に鑑みてなされたもので、パワーセーブモードで基準クロ ック発生回路を停止させて消費電力を削減でき、かつ、起動時に、正常に復帰で きる磁気ディスク装置用ステップパルス生成回路を提供することを目的とする。

【００１１】

【課題を解決するための手段】

本考案は、基準クロックを生成する基準クロック発生回路と、上記基準クロッ クを用いて外部ステップパルスと所定の内部ステップ時間だけ位相のずれた内部 ステップパルスを生成する内部ステップパルス生成手段とを有し、上記外部ステ ップパルス及び上記内部ステップパルスを基に、上記外部ステップパルスの１ス テップ毎に２ステップの励磁ステップパルスを生成する磁気ディスク装置用ステ ップパルス生成回路において、 所定時間以上上記外部ステップパルスが供給されないときに上記基準クロック 発生回路を停止させ、上記外部ステップパルスを供給されたときに上記基準クロ ック発生回路を起動させる起動／停止制御手段を設け、 上記外部ステップパルスの周期をＴ_OUT とし、上記内部ステップパルスの内部 ステップ時間をＴ_INとし、許容できる最小の内部ステップ時間をＴ_IMINとしたと き、上記基準クロック発生回路の起動時間Ｔ_ONを、Ｔ_ON≦Ｔ_OUT −Ｔ_IN−Ｔ_IMIN とした構成とする。

【００１２】

【作用】

本考案では、所定時間以上外部ステップパルスが供給されないときに基準クロ ック発生回路を停止させ、上記外部ステップパルスを供給されたときに上記基準 クロック発生回路を起動させる。かつ、上記外部ステップパルスの周期をＴ_OUT とし、内部ステップパルスの内部ステップ時間をＴ_INとし、許容できる最小の内 部ステップ時間をＴ_IMINとしたとき、上記基準クロック発生回路の起動時間Ｔ_ON を、Ｔ_ON≦Ｔ_OUT −Ｔ_IN−Ｔ_IMINとしている。

【００１３】 このため、所定時間以上外部ステップパルスが供給されないときに基準クロッ ク発生回路を停止させて消費電力を削減し、かつ、基準クロック発生回路の起動 時には、ステッピングモータが正常に動作できる励磁テップパルスを生成するこ とを可能とする。

【００１４】

【実施例】

図１は本考案の一実施例の磁気ディスク装置用ステップパルス生成回路の構成 図を示す。基準クロック発生回路１１は一定周波数の基準クロックを生成する。 計数回路１２は、基準クロックを１／Ｎに分周する分周回路２８と、分周された 基準クロックを計数するカウンタ２９からなる。内部ステップパルス生成手段は 、計数回路１２、第１の内部ステップパルス生成回路であるＴ_IN1 発生回路１３ 、第２の内部ステップパルス生成回路であるＴ_IN2 発生回路１４、及び内部ステ ップパルス選択回路１７からなる。

【００１５】 内部ステップパルス選択回路１７は、フリップフロップ３１、インバータ回路 ３２、アンド回路３３，３４、オア回路３５から構成される。

【００１６】 起動／停止制御手段は、計数回路１２、Ｔ_W 発生回路１５、及び制御信号生成 回路１６からなる。制御信号生成回路１６は、フリップフロップ２７、インバー タ回路２５，２６から構成される。

【００１７】 端子６１には、負論理のドライブセレクト信号（磁気ディスク装置の選択信号 ）が供給され、端子６２には、Ｌレベルの外部ステップパルスが供給される。ド ライブセレクト信号がＬレベルのとき、インバータ回路２１，２２、アンド回路 ２３からなるゲート回路により、Ｈレベルの外部ステップパルスが、信号ａとし て、アンド回路２３から出力される。

【００１８】 また、端子６５からは、励磁ステップパルスが出力される。端子６６からは 、Ｈレベルのときに真であるパワーセーブ解除信号が出力される。この励磁ステ ップパルスとパワーセーブ解除信号は、ステッピングモータ制御回路に供給され る。

【００１９】 図２は、基準クロック発生回路１１の一例の回路図を示す。基準クロック発生 回路１１は、ナンド回路４１〜４３、インバータ回路４４、抵抗Ｒ₄₅、コンデン サＣ₄₆、Ｃ₄₇、水晶発振子４８から構成される。基準クロック発生回路１１は、 制御端子６３がＨレベルのときに、発振動作を行い、出力端子６４から基準クロ ックを出力する。制御端子６３がＬレベルのときには発振を停止する。

【００２０】 基準クロックの周波数としては、例えば、４ＭＨｚとする。この場合、例えば 、分周回路２８を１２８分周する分周回路として、周波数３１．２５ｋＨｚの信 号をカウンタ２９に供給する。

【００２１】 以下に、図１の回路の動作の詳細について説明する。図３は、図１のステップ パルス生成回路の各部の信号ａ〜ｉのタイムチャートを示す。ここでは、ドライ ブセレクト信号がＬレベルで、ステップパルス生成回路が搭載された磁気ディス ク装置が選択されているものとする。

【００２２】 図３（Ａ）に示すように、外部ステップパルス（信号ａ）の最小周期（即ち、 外部ステップ時間）をＴ_OUT とする。外部ステップ時間Ｔ_OUT の一般的な値とし ては、例えば３ｍｓである。磁気ディスク装置では、外部ステップパルスの１ス テップに対して、ステッピングモータを一定角度駆動して、磁気ヘッドを１トラ ック移動する。実際には、磁気ディスクに対して、より正確に磁気ヘッドを位置 決めするために、外部ステップパルスの１ステップ毎に２ステップの励磁ステッ プパルスを生成して、この励磁ステップパルスを用いて、外部ステップパルスの １ステップに対してステッピングモータを２ステップ駆動している。

【００２３】 また、ステッピングモータを静止状態から駆動させる場合には、連続して動作 中の場合に比べて、大きな駆動トルクを発生させる必要がある。駆動トルクを大 きくするには、強い励磁を行うか、１ステップの励磁時間を長くする。実際には 静止状態から駆動させる、最初のステップにおける初期励磁時間を長くしている 。

【００２４】 Ｔ_IN1 発生回路１３は、定常動作中の内部ステップ時間（即ち、励磁時間）Ｔ _IN1 を決めている。また、Ｔ_IN2 発生回路１４は、駆動開始時の最初のステップ における内部ステップ時間（即ち、初期励磁時間）Ｔ_IN2 を決めている。

【００２５】 外部ステップパルスが到来していないときは、図３（Ｂ）に示すパワーセーブ 解除信号（信号ｂ）がＬレベルで、制御端子６３にパワーセーブ解除信号を供給 される基準クロック発生回路１１は停止している。時刻ｔ₀ で外部ステップパル スが到来すると、制御信号生成回路１６のフリップフロップ２７がセットされて 、パワーセーブ解除信号がＨレベル（パワーセーブ解除状態）となり、基準クロ ック発生回路１１は起動される。基準クロック発生回路１１が出力する基準クロ ック（図３（Ｉ）信号ｉ）は、起動された時点ｔ₀ から一定の起動時間Ｔ_ONかか って、時刻ｔ₁ で定常状態となる。

【００２６】 計数回路１２のカウンタ２９は、外部ステップパルスの到来時点でリセットさ れた後、分周回路２８の出力信号を計数する。基準クロック発生回路１１が起動 された直後では、基準クロック発生回路１１が起動を完了した時点ｔ₁ から、分 周回路２８の出力信号を計数する。カウンタ２９の計数値は、Ｔ_IN1 発生回路１ ３、Ｔ_IN2 発生回路１４、Ｔ_W 発生回路１５に供給される。

【００２７】 Ｔ_IN1 発生回路１３は、時間Ｔ_IN1 に対応する基準値を持っている。図３（Ｃ ）の信号ｃに示すように、カウンタ２９が計数を開始してから第１の内部ステッ プ時間Ｔ_IN1 経過した時点でカウンタ２９の計数値がこの基準値に達して、Ｔ_{IN 1} 発生回路１３は、Ｈレベルで一定パルス幅の内部ステップパルス（第１の内部 ステップパルス）を生成する。

【００２８】 Ｔ_IN2 発生回路１４は、時間Ｔ_IN2 に対応する基準値を持っている。図３（Ｄ ）の信号ｄに示すように、カウンタ２９が計数を開始してから第２の内部ステッ プ時間Ｔ_IN2 経過した時点でカウンタ２９の計数値がこの基準値に達して、Ｔ_{IN 2} 発生回路１４は、Ｈレベルで一定パルス幅の内部ステップパルス（第２の内部 ステップパルス）を生成する。

【００２９】 例えば、外部ステップ時間Ｔ_OUT が３ｍｓのとき、通常の励磁時間を決める第 １の内部ステップ時間Ｔ_IN1 を１．６ｍｓとし、初期励磁時間を決める第２の内 部ステップ時間Ｔ_IN2 を２．０ｍｓとする。

【００３０】 上記第１の内部ステップパルス、第２の内部ステップパルスは、夫々、内部ス テップパルス選択回路１７のアンド回路３３、３４の一方の入力端子に供給され る。

【００３１】 内部ステップパルス選択回路１７のフリップフロップ３１は、パワーセーブモ ードでパワーセーブ解除信号がＬレベルのときにリセットされており、Ｑ出力端 子の信号ｆがＬレベル（図３（Ｆ）参照）で、Ｑ出力端子と逆論理のＱ＊出力端 子の信号ｊがＨレベルとなっている。このため、パワーセーブモードが解除され た最初の外部ステップでは、アンド回路３３，３４、オア回路３５により、第２ の内部ステップパルスが選択されて、内部ステップパルス（図３（Ｇ）の信号ｇ ）として出力される。

【００３２】 パワーセーブモードの解除後、最初の内部ステップパルスの立ち下がりで、イ ンバータ３２を介して、フリップフロップ３１にクロックが供給されて、フリッ プフロップ３１はセットされる。これにより、信号ｆがＨレベルとなり、信号ｊ がＬレベルとなる。このため、パワーセーブモードが解除された後、２番目以降 の外部ステップでは、第１の内部ステップパルスが選択されて、内部ステップパ ルスとして出力される。

【００３３】 内部ステップパルスは、パワーセーブモード解除後の２番目以降の外部ステッ プパルスに対しては、時間Ｔ_IN1 だけ位相がずれており、パワーセーブモード解 除後の１番目の外部ステップパルスに対しては、起動時間Ｔ_ON＋時間Ｔ_IN2 だけ 位相がずれている。

【００３４】 内部ステップパルスと外部ステップパルスの論理和がオア回路２４でとられて 、励磁ステップパルスとして出力される（図３（Ｈ）の信号ｈ）。

【００３５】 Ｔ_W 発生回路１５は、一定時間Ｔ_W の間、外部ステップパルスが供給されない ときに、パワーセーブ解除信号をＬレベルとして、パワーセーブモードに移行さ せるための回路である。Ｔ_W 発生回路１５は、時間Ｔ_W に対応する基準値を持っ ている。時間Ｔ_W は、外部ステップパルスのステップ時間Ｔ_OUT の数倍に設定し てある。例えば、外部ステップ時間Ｔ_OUT が３ｍｓに対して、Ｔ_W を１５ｍｓに 設定する。

【００３６】 図３（Ｅ）の信号ｅに示すように、カウンタ２９が計数を開始して時間Ｔ_W 経 過した時点ｔ₁₁で、カウンタ２９の計数値がＴ_W 発生回路１５の基準値に達して 、Ｔ_W 発生回路１５は、Ｈレベルで一定パルス幅のパワーセーブ信号を生成する 。このパワーセーブ信号は、制御信号生成回路１６のインバータ回路２６を介し てフリップフロップ２７のリセット端子に供給される。これにより、フリップフ ロップ２７がリセットされて、パワーセーブ解除信号がＬレベルとなり、パワー セーブモードに入る。パワーセーブ解除信号がＬレベルとなった時点ｔ₁₁で、基 準クロック発生回路１１の制御端子６３がＬレベルとなり、基準クロック発生回 路１１は発振を停止する。

【００３７】 この後、時刻ｔ₂₁では、再び外部ステップパルスが到来して、パワーセーブモ ードが解除されて前記と同様に、動作を開始する。

【００３８】 図３（Ｈ）に示すように、外部ステップパルスの１ステップ（外部ステップ時 間Ｔ_OUT ）に励磁ステップパルスの２ステップが対応している。パワーセーブモ ード解除後の２番目以降の外部ステップに対しては、時間Ｔ_IN1 のステップと、 これに続く時間Ｔ_IS1 ＝Ｔ_OUT −Ｔ_IN1 のステップとが対応する。

【００３９】 パワーセーブモード解除後の１番目の外部ステップに対しては、起動時間Ｔ_ON ＋時間Ｔ_IN2 のステップと、これに続く、時間Ｔ_IS2 ＝Ｔ_OUT −Ｔ_IN2 −Ｔ_ONの ステップとが対応する。

【００４０】 この励磁ステップパルスは、ステッピングモータ制御回路に供給される。ステ ッピングモータ制御回路では、励磁ステップパルスを用いて、各相の励磁パルス を生成して、ステッピングモータに供給し、ステッピングモータを駆動する。

【００４１】 上記のように、パワーセーブモード解除後の２番目の内部ステップ時間Ｔ_IS2 は、外部ステップ時間Ｔ_OUT より、起動時間Ｔ_ONと第１の内部ステップ時間Ｔ_{IN 1} よりも長い第２の内部ステップ時間Ｔ_IN2 を引いた残りの時間であるために、 最も短い内部ステップ時間となっている。

【００４２】 ステッピングモータでは、正常に動作できる最小の内部ステップ時間Ｔ_IMINが 決まっている。このため、上記内部ステップ時間Ｔ_IS2 は、下記式を満たす必 要がある。

【００４３】 Ｔ_IS2 ≧Ｔ_IMIN 式にＴ_IS2 ＝Ｔ_OUT −Ｔ_IN2 −Ｔ_ONを代入すると、Ｔ_IS2 ＝Ｔ_OUT −Ｔ_IN2 −Ｔ_ON≧Ｔ_IMIN となり、下記式となる。

【００４４】 Ｔ_ON≦Ｔ_OUT −Ｔ_IN2 −Ｔ_IMIN 従って、パワーセーブモードから復帰した２番目の内部ステップでステッピン グモータが正常に動作するためには、上記式の条件が成立する必要がある。

【００４５】 一般的な例として、外部ステップ時間Ｔ_OUT ＝３ｍｓ、第２の内部ステップ時 間Ｔ_IN2 ＝２．０ｍｓ、許容できる最小の内部ステップ時間Ｔ_IMIN＝０．５ｍｓ である場合、起動時間Ｔ_ON≦０．５ｍｓであることが必要である。図４の従来の 基準クロック発生回路では、起動時間Ｔ_ONが長く、上記例のＴ_ON≦０．５ｍｓの 条件を満たすことが困難であった。

【００４６】 これに対して、図２の本考案における基準クロック発生回路１１では、ナンド 回路４１〜４３を並列に設けているため、ナンド回路４１〜４３の出力端子から の電流供給能力が高く、起動時に、図４の従来回路より、速く定常状態に達する ことができ、起動時間Ｔ_ONを短くすることができる。上記一般的な例として、外 部ステップ時間Ｔ_OUT ＝３ｍｓ、第２の内部ステップ時間Ｔ_IN2 ＝２．０ｍｓ、 許容できる最小の内部ステップ時間Ｔ_IMIN＝０．５ｍｓである場合でも、起動時 間Ｔ_ON＝０．３ｍｓ程度を容易に実現でき、式条件のＴ_ON≦０．５ｍｓ満足さ せることができる。

【００４７】 従って、パワーセーブモードで基準クロック発生回路１１の発振を停止してい ても、パワーセーブモードから復帰する際に、十分な内部ステップ時間Ｔ_IS2 を 確保でき、ステッピングモータの誤動作を防止できる。

【００４８】 上記のように、本実施例では、パワーセーブモードで基準クロック発生回路１ １を停止させて消費電力を削減でき、かつ、パワーセーブモードから復帰する際 には、ステッピングモータの正常動作ができる励磁ステップパルスを生成するこ とができる。

【００４９】 なお、基準クロック発生回路１１で、ゲート回路が従来回路より増えているが 、磁気ディスク装置が動作している時間と、パワーセーブモードで待機中の時間 との比を考えると、通常動作中の消費電力の幾分の増加は問題とならず、パワー セーブモードで発振を停止することにより、全体として、消費電力を削減するこ とができる。

【００５０】

【考案の効果】

上述の如く、本考案によれば、所定時間以上外部ステップパルスが供給されな いときに基準クロック発生回路を停止させており、かつ、上記外部ステップパル スの周期をＴ_OUT とし、内部ステップパルスの内部ステップ時間をＴ_INとし、許 容できる最小の内部ステップ時間をＴ_IMINとしたとき、上記基準クロック発生回 路の起動時間Ｔ_ONを、Ｔ_ON≦Ｔ_OUT −Ｔ_IN−Ｔ_IMINとしているため、消費電力を 削減でき、かつ、上記基準クロック発生回路の起動時には、ステッピングモータ が正常に動作できる励磁テップパルスを生成することができる特長を有する。

【図面の簡単な説明】

【図１】本考案の一実施例の磁気ディスク装置用ステッ
プパルス生成回路の構成図である。

【図２】基準クロック発生回路の一例の回路図である。

【図３】図１のステップパルス生成回路の各部の信号の
タイムチャートである。

【図４】従来の基準クロック発生回路を基に、動作停止
ができるよう構成した一例の回路図である。

【符号の説明】

１１ 基準クロック発生回路 １２ 計数回路 １３ Ｔ_IN1 発生回路 １４ Ｔ_IN2 発生回路 １５ Ｔ_W 発生回路 １６ 制御信号生成回路 １７ 内部ステップパルス選択回路

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 基準クロックを生成する基準クロック発
   生回路と、上記基準クロックを用いて外部ステップパル
   スと所定の内部ステップ時間だけ位相のずれた内部ステ
   ップパルスを生成する内部ステップパルス生成手段とを
   有し、上記外部ステップパルス及び上記内部ステップパ
   ルスを基に、上記外部ステップパルスの１ステップ毎に
   ２ステップの励磁ステップパルスを生成する磁気ディス
   ク装置用ステップパルス生成回路において、 所定時間以上上記外部ステップパルスが供給されないと
   きに上記基準クロック発生回路を停止させ、上記外部ス
   テップパルスを供給されたときに上記基準クロック発生
   回路を起動させる起動／停止制御手段を設け、 上記外部ステップパルスの周期をＴ_OUT とし、上記内部
   ステップパルスの内部ステップ時間をＴ_INとし、許容で
   きる最小の内部ステップ時間をＴ_IMINとしたとき、上記
   基準クロック発生回路の起動時間Ｔ_ONを、Ｔ_ON≦Ｔ_OUT
   −Ｔ_IN−Ｔ_IMINとした磁気ディスク装置用ステップパル
   ス生成回路。
2. 【請求項２】 前記内部ステップパルス生成手段は、 前記外部ステップパルスが供給された時点を基準として
   前記基準クロックを計数する計数回路と、 上記計数回路の計数値を基に、第１の内部ステップ時間
   だけ上記外部ステップパルスと位相のずれた第１の内部
   ステップパルスを生成する第１の内部ステップパルス生
   成回路と、 上記計数回路の計数値を基に、上記第１の内部ステップ
   時間よりも長い第２の内部ステップ時間だけ上記外部ス
   テップパルスと位相のずれた第２の内部ステップパルス
   を生成する第２の内部ステップパルス生成回路と、 上記基準クロック発生回路が起動された時点を基準とし
   て上記外部ステップパルスの２ステップ目以降では、上
   記第１の内部ステップパルスを選択して出力し、上記基
   準クロック発生回路が起動された時点を基準として上記
   外部ステップパルスの１ステップ目では、上記第２の内
   部ステップパルスを選択して出力する内部ステップパル
   ス選択回路とからなる請求項１記載の磁気ディスク装置
   用ステップパルス生成回路。