JP2710103B2 - カメラ - Google Patents

Description

【発明の詳細な説明】 （発明の利用分野） 本発明は、シーケンス制御を行う演算回路の動作状態
あるいはホールド状態への移行を外部操作に応じて行う
カメラの改良に関するものである。 （発明の背景） 従来より、カメラに用いられるCPUは、電源電池の消
耗を防ぐために、通常の放置状態では低消費電流状態で
あるホールド状態にあり、例えばカメラのレリーズボタ
ンの操作が行われたことを検知することにより初めて前
記ホールド状態を解除し、発振回路を動作させて各種回
路の制御を開始する動作状態へと移行するように構成さ
れている。ここで、ホールド状態からの解除は、前述し
たように例えばレリーズボタンに連動したスイッチSW1
のオン信号がCPUのホールド制御端子に直接或はチャタ
リグ吸収回路及び論理回路を介して入力することで行わ
れていた。 しかしながら、上記構成の場合以下のような問題を有
していた。 （１）スイッチSW1のオン信号を直接入力させるように
した場合、外来ノイズ、静電気等により、頻繁にホール
ド状態が解除されてしまい、電源電池の消耗を招く恐れ
があった。又場合によってはCPUが誤動作をし、折角の
撮影が駄目になってしまうことがあった。 （２）前記（１）の対策のためにはチャタリング吸収回
路を付加することが有効であるが、それ自身が専用とな
るため、高価であり、スペース的にも不利なものであっ
た。 （３）レリーズボタンは撮影者により撮影中であるにも
拘らず離されてしまう可能性がある為、何らかの保持手
段を必要とし、設計上非常に煩わしいものであった。 （発明の目的） 本発明は、上述したような事情に鑑み為されたもの
で、外来ノイズ、静電気等による誤った演算回路の動作
状態あるいはホールド状態への移行を防止するためにチ
ャタリング吸収回路や外部操作状態を保持する手段等の
専用の手段を新たに付加することなく、上記の誤った状
態移行を防止することができるカメラを提供しようとす
るものである。 （発明の特徴） 上記目的を達成するために、本発明は、カメラの負荷
回路と、該負荷回路を制御するリニア系駆動制御回路
と、外部操作に応じて切り換わるスイッチと、フィルタ
を介して前記リニア系駆動制御回路に電源を供給すると
共に、前記スイッチに応じて該電源の供給の状態が変化
する給電回路と、カメラのシーケンス制御を行う演算回
路と、前記給電回路の出力を検出し、該検出結果に応じ
て前記演算回路の動作状態あるいはホールド状態への移
行を制御する状態移行制御回路とを有することを特徴と
するものである。 （発明の実施例） 以下、本発明を図示の実施例に基づいて詳細に説明す
る。 第１図は本発明の一実施例を示すブロック図であり、
レリーズ操作等の外部操作が行われていないカメラ放置
状態では、外部操作検知回路201より電源供給指示の信
号が入力されていないのでリニア系電源供給回路202か
らリニア系回路203（測光回路，測距回路，モータ駆動
回路，ストロボ回路等）へのリニア系電源の供給はなさ
れておらず、よってこの場合、状態移行信号発生回路20
4ではリニア系電源が所定の状態移行レベル以下である
事が検出され、演算ユニット205内のホールド制御部205
aへホールド状態移行指示信号が出力される。従って演
算ユニット205は低消費電流状態であるホールド状態へ
と移行する。 上記ホールド状態時に外部操作が行われた事が検知さ
れると外部操作検知回路201よりリニア系電源供給回路2
02へ電源供給指示信号が出力され、リニア系回路203へ
リニア系電源の供給が開始される。これにより、状態移
行信号発生回路204にてリニア系電源が所定の状態移行
レベル以上である事が検出され、演算ユニット205内の
ホールド制御部205aへ動作状態移行指示信号が出力され
る。すると演算ユニット205は動作状態に復帰し、直ち
に発振回路206を動作させてリニア系回路203を制御する
のに必要となる基準クロックを発生させ、前記リニア系
回路203の駆動制御を開始する。 前記動作が終了してから所定時間外部操作が再び行わ
れない場合は、外部操作検知回路201よりリニア系電源
供給回路202へ出力されていた電源供給指示信号が禁止
されるので、リニア系電源供給回路202からリニア系回
路203へのリニア系電源の供給が停止する。よって前述
と同様、状態移行信号発生回路204にてリニア系電源が
所定の状態移行レベル以下である事が検出され、演算ユ
ニット205内のホールド制御部205aへホールド状態移行
指示信号が出力され、演算ユニット205は再びホールド
状態へと移行する。 つまり、演算ユニット205の動作状態、ホールド状態
の制御は、リニア系回路203へリニア系電源が供給され
たか否かにより行うようにしている。 第２図は第１図実施例カメラを実現するための概略ブ
ロック図である。カメラに装填されている電源電池１の
出力Vbatはキャパシタ２を通してモータ駆動回路3,スト
ロボ回路111に供給され、又逆流防止ダイオード４を通
して出力VDDとなり、VCC検出回路6,前記モータ駆動回路
３等のリニア系の回路制御等を行うリニア部制御駆動回
路7,VDD検出回路8,発振＆クロック切換え回路9,シーケ
ンス制御回路10に供給される。更に前記シーケンス制御
回路10よりの出力VCCLによって制御されるトランジスタ
11,抵抗12,13で構成されるVCC通電回路及びチョークコ
イル14,キャパシタ15を通して出力VCCとなり、VCC検出
回路6,リニア部制御駆動回路７に供給される。前記VCC
検出回路６の出力VCCNGはリニア部制御駆動回路7,VDD検
出回路８に、VDD検出回路８の出力VDDNGはリニア部制御
駆動回路7,発振＆クロック切換え回路9,シーケンス制御
回路10に、それぞれ入力される。 第３図は第２図図示VCC検出回路６内の構成例を示す
ものである。定電流発生回路16に発生する定電流Is1は
コンパレータ17,18,19,20のバイアス電流として供給さ
れる。前記コンパレータ17〜20の反転入力端子には基準
電圧発生回路21よりの出力VCが抵抗22,23,24,25を介し
て比較電圧として印加されており、非反転入力端子には
出力VCCを抵抗27,28,29,30,31,32で分圧した分圧電圧V
1,V2,V3,V4が抵抗33,34,35,36を介して印加されてい
る。出力VCCの所定電圧を比較している先のコンパレー
タ17の出力はトランジスタ37,抵抗38を介して「VCCNG
1」出力となり、同様にコンパレータ18の出力はトラン
ジスタ39,抵抗40を介して「VCCNG2」出力となり、コン
パレータ19の出力はトランジスタ41,抵抗42を介して「V
CCNG3」出力となり、コンパレータ20の出力はトランジ
スタ43,抵抗44を介して「VCCNG4」出力となる。抵抗45,
46,47、トランジスタ48、抵抗49,50,51,52、MOSトラン
ジスタ53,54,55,56で構成されるPUC回路は出力VCC低下
時の誤判定防止回路である。尚前記出力VCCNG2〜VCCNG4
及びこれを発生する回路部分については本実施例では直
接関係ないので、これ以上の説明は省略する。 第４図は第２図図示VDD検出回路８内の構成例を示す
ものである。定電流発生回路57に発生する定電流Is2,Is
3はコンパレータ58,59,60,61のバイアス電流として供給
される。前記コンパレータ58〜61の非反転入力端子には
基準電圧発生回路62よりの出力ΣVthが印加されてお
り、反転入力端子には出力VDDを抵抗63,64,65,66,67で
分圧した分圧電圧V5,V6,V7,V8が印加されている。ここ
で、インバータ68,69を介する前記VCC検出回路６よりの
出力VCCNG1と前記コンパレータ58の出力はオアゲート70
を通して「VDDNG1」出力となり、出力VCCNG1と前記コン
パレータ59の出力はオアゲート71を通して「VDDNG2」出
力となり、出力VCCNG1と前記コンパレータ60の出力はオ
アゲート72を通して「VDDNG3」出力となり、出力VCCNG1
と前記コンパレータ61の出力はオアゲート73を通して
「VDDNG4」出力となる。MOSトランジスタ74,75,76はＨ
レベル（ハイレベルを意味する）の信号が入力すること
によりオフし、MOSトランジスタ77はインバータ78を介
してＨレベルの信号が入力することによりオンする。尚
前記VDDNG2,VDDNG4及びこれを発生する回路部分につい
ては本実施例では直接関係ないので、これ以上の説明は
省略する。 第５図は第２図図示発振＆クロック切換え回路９内の
構成例を示すものである。ナンドゲート79、クリスタル
80、フィードバック抵抗81、キャパシタ82,83で発振回
路を構成しており、後述するシーケンス制御回路10内の
発振安定待機回路よりの出力▲▼が入力されて
該発振の動作が制御される。前記VDD検出回路８よりの
出力VDDNG1,VDDNG3が共にＬレベル（ローレベルを意味
する）の時はインバータ84、アンドゲート85、オアゲー
ト86,87、アンドゲート88を通して発振回路と同一の周
波数が「Xin」として出力され、出力VDDNG3のみがＨレ
ベルの時はインバータ84、分周器89、アンドゲート90、
オアゲート86,87、アンドゲート88を通して発振回路の
出力を２分周した周波数が「Xin」として出力され、出
力VDDNG1がＨレベルの時はインバータ84、分周器89,91,
92,93,94、アンドゲート88を通して発振回路の出力を2⁵
分周した周波数が「Xin」として出力される。尚図中、9
5,96はアンドゲート、97,98はＤフリップフロップ、110
はインバータである。 第６図は第２図図示シーケンス制御回路10内の構成例
を示すものである。スイッチインターフェース99を通し
てスイッチSW1等の各種スイッチの状態がCPU100内に取
り入れられる。CPU100内には動作状態、ホールド状態の
制御を行うホールド制御部100aが備えられており、ホー
ルド制御端子HOLDへの出力VDDNG1がＬレベルからＨレベ
ルになることにより該CPU100をホールド状態から動作状
態へハードウエア的に強制復帰させ、動作状態からホー
ルド状態への移行はホールド制御端子HOLDがＬレベルで
あることを検知してソフトウエア的に行う。カウンタ10
1、コンパレータ102、レジスタ103、RSフリップフロッ
プ104、前記発振回路の動作を制御する信号となる出力
▲▼を発生するナンドゲート105、インバータ1
06によって発振安定待機回路を構成している。Ｈレベル
の出力SW1ON或は出力VCCENがオアゲート107に入力する
ことによりその出力がＨレベルとなり、MOSトランジス
タ108がオンしてＬレベルの出力VCCLが発生し、第２図
のトランジスタ11へ入力する。 次に、カメラの一連の動作を第７図のフローチャート
に従って簡単に説明する。 スイッチSW1の操作待ち状態（SW1WAIT状態）時に該ス
イッチSW1の操作が行われる出力SW1ONが入力すると、バ
ッテリーチェック、測距，測光を行い、ストロボ撮影が
必要であると判断したら直ちにストロボ充電を開始す
る。ストロボ充電終了後、スイッチSW2のオン信号が入
力すると、AF制御，シャッタ制御，フィルム巻上げを行
って再びSW1WAIT状態へ復帰する。ここで、SW1WAIT状態
で所定のスイッチが所定時間経過してもオンしない場合
は、発振回路の動作を停止することになる。 次に、ホールド状態、動作状態の制御について第８図
を用いて説明する。第８図はSW1WAIT状態でのフローチ
ャートで、先ずCPU100内に内蔵されているタイマ１を初
期リセットした後にスタートさせ（＃500,＃501）、次
いでメインスイッチMAINSWの状態を調べに行く（＃50
2）。メインスイッチMAINSWがオンしている場合は＃503
へ進んでスイッチSW1の状態を調べ、該スイッチSW1がオ
ンしていれば第７図に示したようにバッテリーチェック
動作を開始する。メインスイッチMAINSWとスイッチSW1
のいずれかがオフしている場合には、＃504へ進んでALE
NDL（オートローディングが終了しているか否かを示す
フラグ）の状態を調べ、これがリセットされている時に
は＃505へ進んで背蓋の状態を調べ、この背蓋が閉じら
れていて、且つ＃509でDXコードが検出された場合の
み、第７図に示したフィルムの空送り動作へと移行す
る。又ALENDLがセットされている時には＃506で背蓋の
状態を調べ、ここで背蓋が開かれていると、＃507でALE
NDLをリセットし、チャタリングを吸収するための一定
時間を待機した後に＃511へ進む。 ＃511はタイマ１の値が「Tw」に達したか否かを判定
するフローで、タイマ１の値が「Tw」に達するまで上記
スイッチSW1の状態検出動作を継続する。タイマ１の値
が「Tw」に達したら、＃512へ進んでタイマ１のカント
動作を停止し、次の＃513で出力VCCENをＬレベルにす
る。この時出力SW1ONは上記のようにスイッチSW1がオフ
しているのでＬレベルであり、前記出力VCCENもＬレベ
ルであるので第６図のオアゲート107の出力もＬレベル
となり、よってVCCラッチ用のMOSトランジスタ108の出
力VCCLはハイインピーダンスとなって、第２図に示した
トランジスタ11がオフし、VCC系の通電は停止され、第
９図のタイミングチャートに示したように出力VCCのレ
ベルは次第に低下する。 前述のように出力VCCのレベルが低下し、該出力VCCの
レベルの分圧電圧V1が基準電圧VCより低くなると（第３
図参照）、コンパレータ17,トランジスタ37,抵抗38を通
した出力VCCNG1はＨレベルとなる。一方第４図のVDD検
出回路８では出力VCCNG1がＨレベルになると、インバー
タ68,78を介してMOSトランジスタ74,77がオンし、定電
流発生回路57の出力電流Is2,Is3の供給がなくなるた
め、コンパレータ58〜61の出力は全てＨレベルとなっ
て、オアゲート70の出力VDDNG1もＨレベルとなる。再び
第８図のフローチャートに戻って、＃513で出力VCCの通
電を切った後（出力VCCEN＝Ｌ）に、CPU100内に内蔵さ
れているタイマ２をリセットしてからスタートさせる。
＃516でタイマ２の値が「T_DC」に達するまで待機してい
るが、この時間は出力VCCの通電を断ってから充分低い
レベルまで出力VCCが低下して上述したように出力VDDNG
1がＨレベルになるのに要する時間に設定されていて、
タイマ２がこの時間に達した時点で前記タイマ２のカウ
ント動作を停止し、＃518でCPU100よりレジスタ103に発
振安定待機時間tsをセットする。次に＃519へ進み、CPU
100はホールド制御端子HOLDにＨレベルの出力VDDNG1が
入力することにより各種レジスタの内容をRAM内に一旦
退避させてホールド準備させた後に出力端子▲
▼をＬレベルに設定し、出力▲▼をＬレベルとして
RSフリップフロップ104をリセットすると共に、インバ
ータ106を介してカウンタ101をリセットする。続いて＃
520で前記出力▲▼をＨレベルとすると、ナンドゲ
ート105の出力▲▼はＬレベルとなり、この出
力が第５図発振回路を構成するナンドゲート79の入力に
加わり、発振が停止する。 このように、スイッチSW1の操作が所定時間行われな
い場合においては、CPU100の動作を停止し、ホールド状
態へと移行し、第８図の＃520で以後のプログラムの実
行を停止する。 前述のようなホールド状態において、例えばスイッチ
SW1がオンされてスイッチインターフェース99を通して
Ｈレベルの出力SW1ONされると、オアゲート107を通して
MOSトランジスタ108がオン状態となり、その出力VCCLが
Ｌレベルとなる。この出力VCCLがＬレベルとなると、第
２図の抵抗12,13を介してトランジスタ11がオンし、VCC
系の通電が開始される。第９図に示す様に出力VCCが所
定のレベルまで達すると、第３図のVCC検出回路６に示
す出力VCCの分圧電圧V1が基準電圧VCを越え、コンパレ
ータ17の出力が反転し、トランジスタ37,抵抗38を介し
て出力VCCNG1がＬレベルとなる。一方第４図のVDD検出
回路８では、出力VCCNG1がＬレベルになったことにより
インバータ68,69,78を介して定電流発生回路57,基準電
圧発生回路62,抵抗63〜67が全てイネーブル状態とな
る。基準電圧発生回路62の出力ΣVthと出力VDDの分圧電
圧V5との比較を行っているコンパレータ58の出力は、分
圧値V5の方が高い時にはＬレベルであり、よってナンド
ゲート70の出力もVDDNG1もＬレベルとなる。出力VDDNG1
がＬレベルとなると、第６図のRSフリップフロップ104
はセットされ、その出力はＬレベルとなるのでナンド
ゲート105の出力▲▼はＨレベルとなり、第５
図の発振回路が動作を開始する。またCPU100はホールド
制御端子HOLDにＬレベルの出力VDDNG1が入力している
為、動作可能状態となる。アンドゲート88より出力Xin
としてクロックの供給が開始されると、カウンタ101は
＃521で示したようにカウント動作を開始する。コンパ
レータ102はカウンタ101の値とレジスタ103にセットさ
れているタイマ値tsの比較を行っており、カウンタ101
の値が「ts」に等しくなった時点でＨレベルの出力STAR
Tを発生する。この出力がCPU100に入力することにより
直ちに該CPU100は動作可能状態から動作状態となり、そ
の後のプログラムの実行を開始し、＃524へ進んで出力V
CCENをＨレベルとしてVCC系の通電保持を行う。そして
＃500へ進んでタイマ１を動作させ、前述したのと同様
に各スイッチの状態検知を開始する。 本実施例によれば、CPU100のホールド状態、動作状態
の移行制御を、カメラのリニア系回路の電源状態により
行うようにしているので、つまりカメラの動作状態では
必ずリニア系回路が動作するという点に着目し、例えば
レリーズ操作等によりリニア系回路の電源電圧が動作可
能な電圧値に達した時にCPUをホールド状態から動作状
態に移行させるようにしているので、外来ノイズ、静電
気等による誤ったホールド状態への移行、解除を防止で
き、又電池の消耗及び誤動作防止に絶大な効果を発揮で
きる。また、すでにある電源系のフィルタの兼用によ
り、従来必要であったチャタリング吸収回路は必要でな
くなり、動作状態の保持も特別の論理回路にて構成する
必要がなくなり、コスト，スペース的に非常に有利なも
のとなる。 （発明の実施例の対応） 以上の実施例において、モータ駆動回路３あるいはス
トロボ回路111が本発明の負荷回路に、リニア部制御駆
動回路７が本発明のリニア系駆動制御回路に、外部操作
検知回路201が本発明のスイッチに、チョークコイル1
4、キャパシタ15が本発明のフィルタに、トランジスタ1
1、抵抗12,13、チョークコイル14、キャパシタ15が本発
明の給電回路に、CPU100が本発明の演算回路に、VCC検
出回路６、VDD検出回路８が本発明の状態移行制御回路
に、それぞれ相当する。 （変形例） 本実施例では、CPU100のホールド状態、動作状態の制
御として、ハードウエアによるホールド状態から動作状
態への復帰、及びソフトウエアによるホールド状態への
移行の例を示したが、これに限定されるものではない。
純粋レベル検出によるハードウエア的なホールド状態解
除、移行に関しては、本文中の言葉、フローチャートの
一部を変更するのもでそのまま前記説明により、説明可
能であるし、エッジ検出によりホールド状態解除、移行
の制御を行うものについては、レベル検出をエッジ検出
回路に変更するだけで同様の効果を生み出せることにな
る。さらに、第６図図示CPU100のように専用のホールド
制御端子HOLD、出力端子▲▼がないものに関し
ては、ホールド状態に移行可能なCPUでは必ずそれに変
わる端子（兼用していることもある）が備わっているか
ら、その端子に言葉を置き換えれば良いことは言うまで
もないであろう。 また、第２図にはπ型フィルタを構成したVCC通電回
路を示しているが、これ以外にレギュレータ及び単なる
トランジスタとキャパシタのみの構成であってもよい。 （発明の効果） 以上説明したように、本発明によれば、外来ノイズ、
静電気等による誤った演算回路の動作状態あるいはホー
ルド状態への移行を防止するためにチャタリング吸収回
路や外部操作状態を保持する手段等の専用の手段を設け
ることなく、上述したような誤った状態移行を防止する
ことができるようになり、よって、上記のような専用の
手段を付加する必要がなくなることにより構成の簡略化
を図ることができる。

【図面の簡単な説明】 第１図は本発明の一実施例を示すブロック図、第２図は
第１図図示実施例を具体化したブロック図、第３図は第
２図図示VCC検出回路の具体的な構成例を示す回路図、
第４図は第２図図示VDD検出回路の具体的な構成例を示
す回路図、第５図は第２図図示発振＆クロック切換え回
路の具体的な構成例を示す回路図、第６図は第２図図示
シーケンス制御回路の具体的な構成例を示す回路図、第
７図は第２図図示実施例カメラにおける全体の概略動作
を説明するフローチャート、第８図は同じく主要部分の
動作を説明するフローチャート、第９図は同じくそのタ
イミングチャートである。 １……電池、２……キャパシタ、３……モータ駆動回
路、４……ダイオード、５……キャパシタ、６……VCC
検出回路、７……リニア部制御駆動回路、８……VDD検
出回路、９……発振＆クロック切換え回路、10……シー
ケンス制御回路、11……トランジスタ、12,13……抵
抗、14……コイル、202……リニア系電源供給回路、203
……リニア系回路、204……状態移行信号発生回路、205
……演算ユニット、V1……分圧電圧、VCCNG1,VDDNG1…
…出力。

Claims (1)

1. (57)【特許請求の範囲】 １．カメラの負荷回路と、該負荷回路を制御するリニア
   系駆動制御回路と、外部操作に応じて切り換わるスイッ
   チと、フィルタを介して前記リニア系駆動制御回路に電
   源を供給すると共に、前記スイッチに応じて該電源の供
   給の状態が変化する給電回路と、カメラのシーケンス制
   御を行う演算回路と、前記給電回路の出力を検出し、該
   検出結果に応じて前記演算回路の動作状態あるいはホー
   ルド状態への移行を制御する状態移行制御回路とを有す
   ることを特徴とするカメラ。