JPS5971525A - 状態制御装置 - Google Patents

状態制御装置

Info

Publication number
JPS5971525A
JPS5971525A JP57182311A JP18231182A JPS5971525A JP S5971525 A JPS5971525 A JP S5971525A JP 57182311 A JP57182311 A JP 57182311A JP 18231182 A JP18231182 A JP 18231182A JP S5971525 A JPS5971525 A JP S5971525A
Authority
JP
Japan
Prior art keywords
microcomputer
power supply
voltage
state
standby state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57182311A
Other languages
English (en)
Inventor
Yukihiro Nishiguchi
西口 幸弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57182311A priority Critical patent/JPS5971525A/ja
Publication of JPS5971525A publication Critical patent/JPS5971525A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、状態制御装置、特に、マイクロコンピュータ
、すなわち、マイコンにおいて、所定のデータを保持し
たままでマイコンの動作が停止する状態、すなわち、待
機状態にできる状態制御装置に関する。
一一般K 、マイコンが応用されたシステムにおいてマ
イコンの電源としては、商用電源fdl流して安定化し
た直流電源を用いたり、電池等が用いられている。
電源が正常に供給されている場合はマイコンは正常動作
金続けるが何らかの原因で商用電源が停電したり、電池
の長期の使用等により電源電圧が低下した場合はマイコ
ンの電源端子に印加されている電源電圧■coが供給さ
れなくなったシ、また、低下したシして、マイコンの正
常動作が不可能となる。このような電源電圧V。Cの異
常状態をパワーフェイルという。
一般に、パワーフェイルが発生すると、マイコンは必要
なデータを退避し、その後動作を停止する待機状態にな
るが、パワーフェイルが回復スると、退避したデータ金
戻してパワーフェイル発生前のデータを用いて演算を続
ける構成音とる。
このようなマイコンが相補型絶縁ゲート型の電界効果ト
ランジスタであるCMO8で構成されている場合は、こ
のCMO8の構成の特性上、動作クロック全停止すれば
マイコンは各データ全保持した”まま動作全停止し、マ
イコンを待機状態にすることができる。そのときの消費
電流はリーク電流だけとなり、極めて低消費電力でデー
タの保持ができるため、パワーフェイルの場合にマイコ
ンの電源端子にコンデンサやバックアップ用の小容量の
電池等を接続してマイコンの各データをパワーフェイル
が回復するまで長時間にわたって待機状態全維持し続け
ることができる。
それゆえ%CMO8で構成されたマイコンでは動作クロ
ック音制御′1合だけで必要データの退避や回復動作を
しなくても待機状態全制御することができる。
したがって待様様能はCMO8m成のマイコンにおいて
は非常に効果的で、実施が容易な機能である。
次に、従来の状態制御装置について、図面全参照して詳
細に説明する。
第1図は従来の状態制御装置の一例を示すブロック図で
ある。
以下に、第1図に示す従来の状態制御装置であるCMO
8措成のマイクロコンビーータにおける待機状態の制御
動作全説明する。
1はマイコンで、水晶振動子によって、動作クロックを
発生させている。このマイコン1は電源端一7Wccと
、マイコンを初期状態に設定するためのりセント端子R
,ESETと、割込み入力用の割込端子INTと、発振
器の発振もしくは停止を制御する発振制御端子SBYと
を備えている。、3はパワーフェイルが発生したことを
検出するパワーフェイル検出装置で検出信号aはマイコ
ンlの割込み入力の割込端子INTに、検出信号すは発
振器全停止させ待期状態に設定する発振制御端子SBY
ならびにリセット端子哀〒SE〒を接地電位にするゲー
ト2に入力されている。
パワーフェイルが発生するとパワーフェイル検出装置3
は検出信号a′ff:出力して割込端子I NT全付勢
する。
次に、所定の時間後に検出信号すを発生して発振制御端
子SBYおよびゲート2會付勢する。
電源9はダイオード4を介して電源端子vccに接続さ
れ、データ保持用のバックアップ電源6はダイオード5
を介して電源端子vcoに接続されている。
リセット端子■ζESETに電源電位が入力されている
とマイコンは通常動作音するが、接地電位が入力される
とマイコンは初期状態となる。リセット端子RESET
はダイオード10と抵抗7を介して電源9に接続され、
またコンデンサ8およびゲート2を介して接地婆れてい
る。
いま、パワーフェイルが発生すると、電源9からの電源
電圧が低下する。これによシ、パワーフェイル検出装置
3は、検出信号a全出力する。するとマイコン1はパワ
ーフェイルによる割込みにより必要データを退避する。
その後、一定時間後から検出信号すが出力し、発振器が
停止し、待機状態となり、ゲート2が開いてリセット端
子RE SETが接地電位となるためマイコン1は初期
状態となる。
次いで、電源9から供給される電源電圧は徐々に低1゛
シていき、マイコン1はバックアップに源6によりデー
タ保持電圧以」二に保たれているが、マイコン1は初期
状態となるため保持されるデータはデータメモリ(図示
せず)等の限定されたデータだけである。
次に、パワーフェイルが回復して電源9からの電源電圧
が正常に戻ると検出信号a、bは出力されなくなり、マ
イコンの発振器が発振を開始する。
また、リセット端子1sETは接地電位から抵抗7とコ
ンデンサ8で定まる時定数で電位が上昇して最後には電
源電位となるので、マイコンは初期状態から動作全再開
する。これは、一般に水晶発振器が発振開始後直ちに定
常発振状態にはならず、所定発振安定時間が必要である
ためである。したがって、その開にマイコンが動作する
と誤動作するため発振安定時間の経過後、マイコンをス
タートさせる必要があり、抵抗7とコンデンサ8で定オ
る時定数の間マイコンを初期状態に保って実質的に停止
状態にしている。したがってこの時定数の時間を発振安
定時間より長く設定する必要がある。
しかるに、このような従来の状態制御装置は、以下のよ
うな種々の欠点がある。
発振安定時間にマイコンを停止させておくために初期状
態音用いているためマイコン内部が初期設定されてしま
い待機状態からの復帰なのが、電源投入時かの区別がつ
かないという欠点がある。
また、保持されるデータも限定されているので待機状態
の直前の状態に引続いてプログラム金実行することが容
易にはできないという欠点がある。
また、マイコン1の外部にパワーフヱイル検出装置3全
備えなければならず、このバヮーフヱイル検出装置3に
おいても検出信号ai出力してマイコン1に割込み全発
生させてマイコン1がデータ全退避した頃合を見はから
って検出信号b’l出力して発振器を停止させなければ
ならない。
それゆえ、このような複雑な時開制御を行なう状態制御
装置は回路構成が複雑になるばかりか構成部品も多くな
りマイコン1の応用システムの価格全上昇させるという
欠点があった。
以上かられかるように、前記複雑な制御は実際の応用に
おいても実施が困難で非常に使いにくいという欠点があ
った。
本発明の目的は、電源電圧の低下を検出すると割込要求
全発生させその割込要求に基づいて命令全実行しマイコ
ンを待機状態に設定し、また、電源電圧の上昇によりマ
イコン金待機状態から解除することができるマイコンの
状態制御装置全提供することにある。
また、本発明の目的は初期状態音用いないので待機状態
直前のマイコンの内部データをすべて保持することがで
きるので、待機状態からの復帰の検出が容易にでき、ま
た、待機状態直前の状態に引続いで動作することができ
る状態制御装置全提供することにある。
さらにまた、本発明の目的はマイコン外部からの制御信
号が不要でパワーフェイルによる電源電圧の低下、上昇
により、自動的に待機状態の制御がなされ、応用面にお
いて非常に有効で画期的なマイコンにおける状態制御装
置全提供することにある。
本発明の状態制pH装置は、電源電圧が基準電圧以下に
低下したとき低下検出信号を発生し前記電源電圧が前記
基準電圧以上に」1昇したとき上昇検出信号を発生する
電圧比較装置と、前記低下検出信号が供給されたときに
マイクロコンピュータに待機状態設定命令の実行を指示
する割込要求を発生する割込制御装置と、前記上昇検出
信号供給後所定時間経過後に待機解除信号を発生する計
数装置と、前記待機状態設定命令の実行により待機状態
になったときにバックアップ電源により前記マイクロコ
ンピュータに記憶されているデータ金保持し前記」−昇
検出信号供給時に前記マイクロコンピュータ化起動し前
記待機解除信号の供給時に前記マイクロコンビ1.−夕
の正常動作を再開する制御装置とを含んで構成される。
すなわち、本発明の状態制御装置は電源電圧と基準電圧
とを比較し電源電圧の変動を検出する電圧比較装置と、
前記電圧比較装置が電源電圧の低下金検出した場合に割
込要求を発生する割込制御装置と、マイコンの動作を停
止させ待機状jljlに設定する命令全実行させる待機
状態設定命令回路と、所定の時間を計数する計数装置と
、前記電圧比較装置が低下した電源電圧の」1昇全検出
した場合に起動され計数装置の計数終了時にマイクロコ
ンピュータの待機状態を解除してマイコンの動作を開始
させる制御装置とを備え、電源電圧の低下を検出すると
割込要求全発生させその割込要求に基づく前記命令の実
行によりマイコンを待機状態に設定し、また、電源電圧
の上昇によりマイコン金待機状態から解除するように構
成される。
すなわち、本発明の状態制御装置は、マイクロコンヒ、
−タにおいて、電源電圧と他の基準電圧とを比較し電源
電圧の変動を検出する電圧比較装置と、該電圧比較装置
が電源電圧の低下金検出した場合に割込要求全発生する
割込制御装置と、マイクロコンピュータが動作全停止す
る状態を設定ず石命令回路と、所定の時間全計数する計
数装置と、前記電圧比較装置が電源電圧の低下時からの
上昇を検出した場合に起動され同時に起動される前記計
数装置の計a終了時にマイクロコンピュータの停止状態
を解除して動作を開始させる制御装置とを備え、電源電
圧の低下によりマイクロコンピュータに割込要求を発生
させその割込要求に起因する前記命令の実行によpマイ
クロコンピュータ全停止状態に設定し電源電圧の上昇に
よりマイクロコンピュータを停止状態から解除するよう
に構成される。
次に、本発明の実施例について、図面を診照して詳細に
説明する。
第2図は本発明の一実施例を示フブロック図である。
第2図において、27はマイコンである。11は2人力
の電圧全比較する電圧比較器である。電圧比較器の1方
の入力は電源端子V。Cに供給される電源電圧全可変抵
抗R1ど抵抗R2で分圧した分圧電圧vco′であり、
他方の入力目:発振制御端子SBYに供給される基準電
圧VSBYである。
なお、可変抵抗R1と抵抗R2は電圧だけを発生すれば
よいのでを1とんど電流が流れない高抵抗である。
分圧電圧V。C′が基準電圧VSBYよシ高いと、電圧
比較器11の出力は論理”1”となり基準電圧VSRY
が分圧電圧vco′より高いと電圧比較器11の出力は
論理“0”となる。12は電圧比較器11の出力が論理
゛1″から論理″0”に変化した状態全検出する立下が
り検出器で検出した場合に出力として論理゛IHのパル
スを発生する。13は電圧比較器11の出力が論理“0
#から論理゛1”に変化した状態を検出し、このとき出
力として論理″1″のパルスを出力する立上がυ検出器
である。
立下がり検出器12の出力は割込制御装置24に入力さ
れ%割込み全発生する。立上がυ検出器13の出力はR
−8フリツプフロツプ14のリセット入力となっている
。R−Sフリップフロップ14のセット入力は、待機状
態設定命令回路28から供給される。RSフリップフロ
ップ14の出力は発振器15に入力されており、R−S
フリップフロップ14がセントされると発振器15全停
止させる動作音する。
発振器15の出力はカウンタ16とアンド回路19に入
力されている。カウンタ16の計数終了のオーバーフロ
ー出力は、lも−Sフリップフロップ17のリセット入
力に入力されている。R−871Jツブフロツプ17の
セット入力は待機状態設定命令回路28から供給されて
いる。R−Sフリップフロップ17の出力はインバータ
18tl−介してアンド回路19の他方の入力となって
いる。アンド回路19の出力は演算制御部であるCPU
26のクロックとなっている。電源25はダイオード2
3を介して電源端子Vccに接続されている。バックア
ンプ電源20は、ダイオード22を介して電源端子Vc
oに、−また、ダイメート21を介して発振制御端子S
HYに入力されている。
また、電源が正常状態で電源端子Vcoに正常な[、分
電圧が印加されでいる場合法は、電圧比較器11の出力
が論理”1′で、ffl源電圧電圧下して所定の電圧以
下になった場合に電圧比較器11の出力が論理”OMと
なるように、可変抵抗Rx’を調整して分圧電圧vcc
’と一1v、や電圧VSRYの関係全調整できる構成に
なっている。
いま、電源が正常状態であるとすると分圧電圧VCo′
が基準電圧VSBYより高いため電圧比較器11の出力
は論理″l″であり、R−Sフリップフロップ14とi
t −sフリップフロップ17の出力はともに論理″0
″で、発振器15は発振を続け、インバータ18の出力
は論理″1#であるので、発振器15の出力はアジド回
路19を介してCPU26のクロックとなL CPU2
6はこのクロックにより正常に動作しでいる。
しかし、何らかの原因でバラ−フェイルが発生して電源
電圧が低下し、電源電圧が所定の電圧以下になった場合
業者える。
所定の電圧は、正常な電源電圧より低いが、まだマイコ
ン27の内部回路は動作可能力電圧である。−その場合
tよ基準電圧vsnyの方が分圧電圧vcc′より高く
ガり電圧比較器11の出力が論理” o ”となる。
すると、立下がり検出器12からは論理”1”のパルス
が発生し、割込制御回路全駆動し、割込みを発生ずる。
するとマイコン27はパワーフェイルが発生したこと全
割込みによって検出する。するとマイコン27は待機状
態に入る準備処理全行なった後、待機状態設定命令回路
28からの命令ヲ夾行する。すると、R−Sフリップフ
ロップ14と17はともにセットされ、出力はそれぞれ
論理”1”となる。すると、発振器15は発振全停止す
る。同時に、インバータ18の出力が論理″′0”とな
りアンド回路19の出力も論理″0”となり、CPU2
6のクロックが停止する。そしてマイコン27は各部の
データ全保持したまま待機状態となる。
電源25が印加されなくなってもバックアップ電源20
により、電源端子V。Cに電源電圧が供給されるため、
マイコン27に記憶されているデータが保持可能な電圧
に保たれている。
次に、パワーフェイルが回復し、電源25が正常状態に
近づき、所定の電圧を越えると%電圧比較器11の出力
が論理゛0″から論理″1″に変化する。
すると、立上がり検出器13がら論理”l’(j)パル
スが発生し、rt−sフリップフロップ141cリセッ
トする。すると、R−Sフリップフロップ14の出力は
論理”0″となシ発振器15は発振を開始する。しかし
、水晶発振の場合は、機械振動のため、定常発振状態に
達するオでには発振安定時間が必要である。発振器15
の出力はカウンタ16に入力されており、カウンタ16
は発振器15のクロyり全計数する。
カウンタ16の計数時間は発振安定時間以上に設定しで
ある。カウンタ16の計数が終了するとオーバー フロ
ーが発生シ%1t−sフリッププロップ17がリセット
され、出力が論理″′o#となる。
するとイイバータ18の出力が論理“1”となり、アン
ド回路19からは発振が′!r、定したクロックかCP
U2Gに供給される。
したがって、マイコン27は正常電圧が印加された状態
でまた、正常クロックの状態で待機状態が解除されるの
で正常動作を再開することができる。また、発振安定時
間のためにリセット端子■ζESFJTへの入力音用い
ていなく、マイコン内部のデータ全すべて保持すること
が可能であるのでそれらの待機状態直前のデータ(図示
せず)を用いてマイコンは待機状態からの復帰を容易に
検出でき、また、待機状態直前の状態から引続いて動作
をすることもできる。
以上述べたように、本発明によれば、マイコンにおいて
電源電圧の低下によシ割込みが発生すると命令により待
機状態に設定し、次に電源電圧が正常な電圧に戻ると、
発振器の発振が安定してからマイコンの動作全再開する
という、外部制御信号の不要な自動制御ができる待機状
態制御装置を提供することができる。
また、初期状態を用いないのでマイコンのデータを保持
可能なため待機状態からの復帰全容易に検出することが
可能であり、また、保持したデータ音用いて待41′令
状態直前の状態から動作を続けることも可能となる非常
に有効な利点が得られる。
また、制御が容易なため、応用分野での待機機能の実施
が容易であり、外付部品も不要なため、応用システムの
価格も上昇しないという利点がある。
【図面の簡単な説明】
第1図は従来の一例を示すブロック図、第2図は本発明
の一実施例を示すブロック図である。 1−・・・・・マイコン、2・・・・・・’/’−ト、
3・・・・・・バワーフェ・イル検出器fjL、4.5
・・・・・・ダイオード、6・・・・・・バックアップ
電源、7・・・・・・抵抗、8・・・・・・コンデンサ
、9・・・・・・軍1源、10・・・・・・ダイオード
、11・・・・・電圧比較器、12・・・・・・立下が
り検出器、13・・・・・・立上がり検出器、14・・
・・・・R−Sフリップフロップ、15・・・・・・発
振器、16・・・・・・カウンタ、17・・・・・・R
−8フリノプフロッ7’、18・・・・・・インバータ
、19・・・・・・アンド回路、20・・・・・・バッ
クアップ電源、21,22.23・・・・・・ダイオー
ド、24・・・・・・割込制御回路、25・・・・・・
電源、26・・・・・・CPU、27・・・・・・マイ
コン、28・・・・・・待機状態設定命令回路、a。 b・・・・・検出信号。 第 1 閃

Claims (1)

    【特許請求の範囲】
  1. 電源電圧が基準電圧以下に低下したとき低下検出信号を
    発生し前記電源電圧が前記基準電圧以上に上昇したとき
    上昇検出信号全発生する電圧比較装置と、前記低下検出
    信号が供給されたときにマイクロコンピュータに待機状
    態設定命令の実行を指示する割込要求を発生する割込制
    御装置と、前記上昇検出信号供給後所定時間経過後に待
    機解除信号を発生する計数装置と、前記待機状態設定命
    令の実行により待機状態になったときにバックアップ電
    源により前記マイクロコンピュータに記憶されているデ
    ータを保持し前記上昇検出信号供給時に前記マイクロコ
    ンピュータを起動し前記待機解除信号の供給時に前記マ
    イクロコンピュータの正常動作tl−再開する制御装置
    とを含むことを特徴とする状態制御装置。
JP57182311A 1982-10-18 1982-10-18 状態制御装置 Pending JPS5971525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57182311A JPS5971525A (ja) 1982-10-18 1982-10-18 状態制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57182311A JPS5971525A (ja) 1982-10-18 1982-10-18 状態制御装置

Publications (1)

Publication Number Publication Date
JPS5971525A true JPS5971525A (ja) 1984-04-23

Family

ID=16116076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57182311A Pending JPS5971525A (ja) 1982-10-18 1982-10-18 状態制御装置

Country Status (1)

Country Link
JP (1) JPS5971525A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60184134U (ja) * 1984-05-17 1985-12-06 赤井電機株式会社 メモリバツクアツプ装置
JPS6116629U (ja) * 1984-06-28 1986-01-30 三洋電機株式会社 電子機器
JPS61155930U (ja) * 1985-03-20 1986-09-27
JPS61164532U (ja) * 1985-04-02 1986-10-13
JPS6384630U (ja) * 1986-11-20 1988-06-03
JPS63245705A (ja) * 1987-04-01 1988-10-12 Japan Electronic Control Syst Co Ltd Icのメモリ−バツクアツプ装置
JPH0628233A (ja) * 1993-05-26 1994-02-04 Seiko Epson Corp 情報機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55149879A (en) * 1978-09-05 1980-11-21 Motorola Inc Fet voltage level detection circuit
JPS5662428A (en) * 1979-10-29 1981-05-28 Nec Corp Oscillator
JPS57152025A (en) * 1981-03-13 1982-09-20 Nippon Denso Co Ltd Safety device for computer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55149879A (en) * 1978-09-05 1980-11-21 Motorola Inc Fet voltage level detection circuit
JPS5662428A (en) * 1979-10-29 1981-05-28 Nec Corp Oscillator
JPS57152025A (en) * 1981-03-13 1982-09-20 Nippon Denso Co Ltd Safety device for computer

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60184134U (ja) * 1984-05-17 1985-12-06 赤井電機株式会社 メモリバツクアツプ装置
JPH0313782Y2 (ja) * 1984-05-17 1991-03-28
JPS6116629U (ja) * 1984-06-28 1986-01-30 三洋電機株式会社 電子機器
JPS61155930U (ja) * 1985-03-20 1986-09-27
JPH0431620Y2 (ja) * 1985-03-20 1992-07-29
JPS61164532U (ja) * 1985-04-02 1986-10-13
JPH0431621Y2 (ja) * 1985-04-02 1992-07-29
JPS6384630U (ja) * 1986-11-20 1988-06-03
JPH054026Y2 (ja) * 1986-11-20 1993-02-01
JPS63245705A (ja) * 1987-04-01 1988-10-12 Japan Electronic Control Syst Co Ltd Icのメモリ−バツクアツプ装置
JPH0628233A (ja) * 1993-05-26 1994-02-04 Seiko Epson Corp 情報機器

Similar Documents

Publication Publication Date Title
US5175845A (en) Integrated circuit with watchdog timer and sleep control logic which places IC and watchdog timer into sleep mode
US5203000A (en) Power-up reset conditioned on direction of voltage change
US5754462A (en) Microprocessor auxiliary with ability to be queried re power history
US5249298A (en) Battery-initiated touch-sensitive power-up
US5848281A (en) Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
US5623677A (en) Apparatus and method for reducing power consumption in a computer system
JP2916568B2 (ja) コンピュータシステム及びプロセッサのクロックを停止する方法
US5842028A (en) Method for waking up an integrated circuit from low power mode
US5590343A (en) Touch-sensitive switching circuitry for power-up
KR20020050270A (ko) 환경에 따른 프로세서의 작동 파라미터의 동적 조절방법
JP3437174B2 (ja) 省電力化集積回路および省電力化集積回路の制御方法
JPH0335628B2 (ja)
US10719331B2 (en) Stand-by mode of an electronic circuit
JPH0450629B2 (ja)
JPS5971525A (ja) 状態制御装置
WO1990006555A1 (en) Auxiliary integrated circuit for microprocessor management
US6803784B2 (en) Microprocessor using an interrupt signal for terminating a power-down mode and method thereof for controlling a clock signal related to the power-down mode
JPH08147064A (ja) 間欠動作回路
JP2722348B2 (ja) 発振回路
JP2830216B2 (ja) スタンバイ回路
JPH0588790A (ja) 電源制御方式
JPH0431620Y2 (ja)
KR0155045B1 (ko) 무인경비시스템의 워치독 타이머 구현 방법
JPH0431621Y2 (ja)
JPH05189078A (ja) システムクロック選択回路