KR0155045B1 - 무인경비시스템의 워치독 타이머 구현 방법 - Google Patents

무인경비시스템의 워치독 타이머 구현 방법

Info

Publication number
KR0155045B1
KR0155045B1 KR1019950013308A KR19950013308A KR0155045B1 KR 0155045 B1 KR0155045 B1 KR 0155045B1 KR 1019950013308 A KR1019950013308 A KR 1019950013308A KR 19950013308 A KR19950013308 A KR 19950013308A KR 0155045 B1 KR0155045 B1 KR 0155045B1
Authority
KR
South Korea
Prior art keywords
watchdog
cop
hardware
reset
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019950013308A
Other languages
English (en)
Other versions
KR960042360A (ko
Inventor
최영
Original Assignee
배동만
주식회사에스원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배동만, 주식회사에스원 filed Critical 배동만
Priority to KR1019950013308A priority Critical patent/KR0155045B1/ko
Publication of KR960042360A publication Critical patent/KR960042360A/ko
Application granted granted Critical
Publication of KR0155045B1 publication Critical patent/KR0155045B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

[청구범위에 기재된 기술분야]
중앙처리장치의 워치독 회로에 관한 것으로, 특히 노스타트(NO START), 동작실패, 정지등을 감시하여 중앙처리장치의 오동작을 방지할 수 있는 워치독(Watch Dog)방법에 관한 것이다.
[발명에서 해결하려고 하는 기술적 과제]
중앙처리장치 하드워에/소프트웨어 워치독을 이용하여 무인경비 시스템과 의료경비등에 적용되는 마이콤의 오류로 인한 인명과 재산의 손실 및 기기의 오동작을 방지할 수 있는 방법을 제공함에 있다.
[발명의 해결하려고 하는 기술적 요지]
워치독 타이머 기능을 내장하고 있으면서 하드웨어감시 및 COP 기능을 실행하는 중앙처리장치(200)와, 상기 중앙처리장치(200)의 제어신호에 따라 COP시간을 계산하여 워치독용 리세트 펄스를 발생하는 워치독 타이머(100)로 구성된다.
[발명의 중요한 용도]
워치독 타이머 구현방법

Description

무인경비시스템의 워치독 타이머 구현방법
제1도는 본 발명의 실시예에 따른 워치독 타이밍 회로도.
제2도는 본 발명의 실시예에 따른 워치독 타이밍 흐름도.
본 발명은 무인경비 시스템의의 중앙처리장치의 워치독 구현회로에 관한 것으로, 특히 노스타트(NO START), 동작실패, 정지등을 감시하여 중앙 처리장치의 오동작을 방지할 수 있는 중앙처리장치를 포함하는 무인경비시스템의 워치독 타이머(Watch Dog Timmer) 구현 방법에 관한 것이다.
일반적으로 무인경비시스템이나 산업용 또는 의료기기의 마이콤은 중앙처리장치의 오동작 또는 다운을 방지하기 위해 제공되는 특수한 부가기능으로 COP(Computer Operating Properly)기능으로 소프트웨어 워치독(Watch Dog) 기능이 내장되어 있다. 상기 소프트웨어적인 워치독 타이머 기능은 상기 중앙처리장치가 자체적으로 시작(Start)상태에 들어가지 않거나 하드웨어(H/W)의 동작 실패 또는 중앙처리장치의 프로그램 정지시 COP기능이 동작하지 않게 되어 중앙처리장치의 자체로서는 감시에 있어 한계가 있다. 그리고 마이콤 자체 설정기능으로 상기 COP기능은 마이콤 레지스터에 세팅하되, 상기 COP 시간을 설정하여 사용하며, 또한 메인프로그램에서 프로그램수행중 상기 COP 설정시간 내에 COP 레지스터를 모두 클리어 하지 않으며, 자동 리세트하여 프로그램 리스타트(RESTART)를 시킨다. 종래 COP기능에 있어서 마이콤은 동작실패를 막기위해 안정된 H/W설계가 필요하며, 마이콤의 정상적인 동작을 시키기 위하여 외부 노이즈나 서지(SURGE)를 차폐할 수 있는 H/W적인 구성을 필요로 한다. 즉, 마이콤의 정상동작을 위한 H/W조건이 될 때 상기 COP기능도 존재한다. 외부 영향에 의한 클럭 주파수 불안 또는 동작전원의 리플 또는 전원변동으로 마이콤이 정지될 경우 마이콤은 재기동을 하지 못하여 외부에서 H/W 적으로 리세트하여야 하며, 또한 전원 온시 마이콤 리세트 회로가 한번만 동작하지 못하면 영원히 재기동이 어렵다. 그러므로 무인경비 시스템 및 산업용 중요 장비, 의료기기 등 중요기기등이 100%의 정상동작을 기대할 수 없는 문제점이 있다.
따라서 본 발명의 목적은 중앙처리장치의 하드웨어/소프트웨어 워치독을 이용하여 무인경비 시스템과 의료장비등에 적용되는 마이콤의 오류로 인한 인명과 재산의 손실 및 기기의 오동작을 방지할 수 있는 워치독 타이머 구현방법을 제공함에 있다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 회로도로서, 워치독 타이머 기능을 내장하고 있으면서 하드웨어감시 및 COP 기능을 실행하는 중앙처리장치(200)와, 상기 중앙처리장치(200)의 제어신호에 따라 COP시간을 계산하여 워치독용 리세트 펄스를 발생하는 워치독 타이머(100)로 구성된다.
제2도는 본 발명에 따른 흐름도로서, 전원온으로 부터 하드웨어 리세트 유무를 확인하여 리세트가 되지 않을시 워치독 신호에 대한 하드웨어의 출력을 정지하는 제1과정과, 상기 제1과정에서 하드웨어가 리세트될시 시스템 소프트웨어가 시동되어 COP 기능을 설정하고 COP 레지스터를 클리어하는 제2과정과, 상기 제2과정에서 COP 레지스터의 값을 클리어 할시 메인 프로그램을 시동하여 각 서브루틴을 진행하고 하드웨어 워치독 신호를 출력하여 COP시간에 대한 레지스터의 값을 클리어하는 제3과정과, 상기 제3과정에서 각 서브루틴 수행중 인터럽트 발생요소를 체킹하여 프로그램 코드에러, 프로그램 홀딩, 프로그램 시간 오버, 하드웨어 워치독신호의 반전이 않되는 상태를 체킹하여 이에 해당할시 제1과정으로 궤환되고 이에 해당되지 않을시 상기 제3과정을 다시 실행하는 제4과정으로 이루어진다.
제3도는 제1도의 동작 파형도로서, 3a는 전원단(VCC)의 전원파형하고, (3b)는 워치독 타이머(100)의 출력 리세트단()의 출력 파형이며, (3c)는 (3b)의 반전파형이고, (3d)는 중앙처리장치(200)의 워치독 타이머(100)의 출력신호 파형이며, (3e)는 워치독 타이머(100)의 클럭단(CLK)의 인가 신호 파형이다.
따라서 본 발명의 구체적 일실시 예를 제1도~제3도를 참조하여 상세히 설명하면, 워치독 하드웨어 구성으로 워치독 타이머(100)와 중앙처리장치(200)로 구성되어 있으며, 기본구성 동작으로 시스템 동작중 (2a)과정에서 전원스위치를 온하였을때 마이컴 또는 CPU(200)의 리세트 신호를 제공하기위하여 워치독타이머(100)가 하드웨어를 감시하기 위한 리세트 신호를 발생시킬 수 있도록 캐패시터(C26)는 시간지연 시정수를 결정하는 캐패시턴스로써 용량은 시간에 비례하여 결정된다. 그리고 저항(R91)과 캐패시터(C27)구성은 리세트단()의 노이즈 제거용이며, 저항(R92)와 캐패시터(C28)구성은 시작리세트 펄스를 안정적으로 제공토록 전원단(VCC)과 연결되어있다.
따라서 제1도의 상기 회로 구성의 동작순서를 보면, 먼저, 전원을 온 하였을때 제3도의 (3a)의 VCC 처럼 전원이 상승할때 (3b)와 같이 리세트단(RESET)의 리세트파형과 같은 로우신호가 (2b)과정에서 출력되어 CPU(200)의 리세트단(RESET)의 리세트 신호로 제공된다. 만약, 상기 CPU(200)가 (2c)과정에서 하드웨어 리세트가 되어지지 않을 경우 (2d)과정에서 CPU(200)의 워치독 하드웨어 단자는 변화가 없을 것이다. 그러므로 워치독 타이머(100)의 클럭단(CLK)으로 신호가 없는 시간이 캐패시터(C26)의 시정수시간의 이상이 되면 워치독 타이머(100)에서 신호가 발생되므로 상기 CPU(100)의 리세트 시작의 업(Reset Start Up)에 대해 실패를 막을 수 있다. 상기 CPU(100)는 정상동작시 (2e) 과정에서 초기화과정에서 CPU(100)의 자체기능인 COP를 설정후 (2f)과정에서 메인프로그램을 수행한다. 각 써브루틴의 수행을 완료 한후 CPU(200)의 출력단(OUT PUT)의 출력을 반전시켜 워치독 타이머(100)의 클럭단(CLK)의 클럭을 (2g)과정에서 반전시켜 하드웨어 리세트가 되지 않도록 하며, (2k)과정에서 COP시간 레지스터를 클리어 하여 소프트웨어(S/W)적으로 자동으로 리세트 되지 않게 한다. 만약, (2f)과정에서 프로그램 수행중 소프트웨어(S/W)의 에러로 인하여 어느 한곳에서 루우프를 돌고 있거나 어느 루우프에서 시간이 많이 경과 한다면 제일 먼저 COP에 지정된 시간이 오버되어 소프트웨어(S/W)의 리세트가 발생한다. 그러나 상기 S/W 리세트 발생으로 정상동작이 되지 않으면 워치독 타이머(100)의 클럭단(CLK)의 클럭신호가 반전 되지 않는다. 즉, (3e)의 WDT 파형처럼 일정기간 신호가 변하지 않으면 C시정수 이후에는 하드웨어 리세트 출력이 CPU(200)를 리세트하여 재기동 할 수 있도록 한다. 또한 워치독 타이머(100)에서 일정시간 동안 워치독 타이밍신호가 발생하지 않으면, 계속 리세트 출력이 발생되므로 CPU(200)는 고장이 나지 않은 경우로 리스타트 된다. 즉, 상기 설명처럼 CPU(200)의 출력단(OUTPUT)으로 워치독 타이머(WDT) 신호가 나오지 않으면 사람이 전원을 오프-온 한 것과 같은 상태가 된다. 그리고 (2i)~(2j)과정의 프로그램 코드에러, 프로그램 점프번지 에러등은 CPU(200)의 자체기능에 의하여 리세트된다. 상기 COP기능 이 바로 그것이다. 여기서 워치독 타이머(100)의 시정수는 하드웨어 실패 및 소프트웨어 프로그램 전체수행 시간을 계산하여 캐패시터(C26)의 값을 설정하며, 또한 S/W 수행시간을 계산하여 입력하며, 상기 C시정 수는 다음과 같다.
예) C=10 uf 일때 WDT 출력이 Twd=1000ms 동안 신호가 반전 되지 않으면 리세트신호가 발생되며, 상기 리세트 펄스는 Twr=100ms 동안 지속된후 정상상태로 바뀐다.
상술한 바와같이 CPU의 워치독을 위해 이중적으로 H/W, S/W 워치독 이용하므로 마이콤의 오류로 인한 인명과 재산의 손실 및 기기의 오동작을 방지할 수 있는 이점이 있다.

Claims (1)

  1. 워치독 기능을 내장하고 있으면서, 하드웨어감시 및 COP 기능을 실행하는 중앙처리장치(200)와, 상기 중앙처리장치(200)의 제어신호에 따라 COP시간을 계산하여 워치독용 리세트 펄스를 발생하는 워치독 타이머(100)로 구성된 시스템의 워치독 타이밍 구현 방법에 있어서, 상기 시스템의 전원 온으로 부터 하드웨어의 리세트 유무를 확인하여 리세트가 되지 않을시 워치독에 대한 하드웨어 출력을 정지하는 제1과정과, 상기 제1과정에서 하드웨어가 리세트되어 질시 상기 시스템의 소프트웨어가 시동되어 상기 COP 기능을 설정하고 상기 COP 레지스터의 값과 클리어 하는 제2과정과, 상기 제2과정에서 상기 COP 레지스터를 클리어 할시 상기 시스템의 메인 프로그램을 시동하여 각 서브루틴을 진행하고 하드웨어 워치독 신호를 출력하여 상기 COP 시간 레지스터의 값을 클리어하는 제3과정과, 상기 제3과정에서 각 서브루틴 수행중 인터럽트가 발생되는 부분을 체킹하여 프로그램 코드에러, 프로그램 홀딩, 프로그램시간 오버, 워치독의 반전이 않되는 상태를 체킹하여 이에 해당할시 상기 제1과정으로 궤환되고 이에 해당되지 않을시 상기 제3과정을 다시 실행하는 제4과정으로 이루어짐을 특징으로 하는 무인 경비 시스템의 워치독 타이머구현방법.
KR1019950013308A 1995-05-25 1995-05-25 무인경비시스템의 워치독 타이머 구현 방법 Expired - Lifetime KR0155045B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950013308A KR0155045B1 (ko) 1995-05-25 1995-05-25 무인경비시스템의 워치독 타이머 구현 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013308A KR0155045B1 (ko) 1995-05-25 1995-05-25 무인경비시스템의 워치독 타이머 구현 방법

Publications (2)

Publication Number Publication Date
KR960042360A KR960042360A (ko) 1996-12-21
KR0155045B1 true KR0155045B1 (ko) 1998-11-16

Family

ID=19415439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013308A Expired - Lifetime KR0155045B1 (ko) 1995-05-25 1995-05-25 무인경비시스템의 워치독 타이머 구현 방법

Country Status (1)

Country Link
KR (1) KR0155045B1 (ko)

Also Published As

Publication number Publication date
KR960042360A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
US6112320A (en) Computer watchdog timer
US7774648B2 (en) Microprocessor supervision in a special purpose computer system
JP2007323631A (ja) Ｃｐｕ暴走判定回路
JP3264139B2 (ja) マイクロコンピュータの駆動装置
US6321289B1 (en) Apparatus for automatically notifying operating system level applications of the occurrence of system management events
KR0155045B1 (ko) 무인경비시스템의 워치독 타이머 구현 방법
JPS5971525A (ja) 状態制御装置
JPH11259340A (ja) コンピュータの再起動制御回路
KR20070012351A (ko) 전자 회로 장치 및 이 전자 회로 장치를 사전결정된 상태에이르게 하는 방법
JP2616140B2 (ja) マイクロコンピュータ
JPH0792793B2 (ja) マイクロコンピユ−タ
KR20000001674A (ko) 프로세서 복구 장치
KR920008354Y1 (ko) 워치독 회로
JPS61121117A (ja) メモリ−バツクアツプ制御装置
KR970008509B1 (ko) 마이크로 프로세서를 리세트하는 장치
JP2899237B2 (ja) Ｃｐｕ監視装置
KR200182542Y1 (ko) 리셋트 진원지 판단이 가능한 마이컴의 리셋트 회로
JPS60138625A (ja) Ｃｐｕリセツト回路
JPS6288039A (ja) マイクロコンピユ−タの異常処理回路
JPS63111549A (ja) マイクロコンピユ−タの異常動作防止回路
Code AVR132: Using the Enhanced Watchdog Timer
JPS63123138A (ja) マイコン暴走検知回路
JPH0316647B2 (ko)
JPH0535892A (ja) マイクロコンピユータ
JPS59158420A (ja) マイクロコンピユ−タのリセツト回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950525

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950525

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980331

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980630

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980713

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980713

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010704

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020704

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030703

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040706

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050705

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060703

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070703

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080702

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090702

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100701

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20110701

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20120704

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20130702

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20130702

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20140630

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20151125

Termination category: Expiration of duration