JP2007323631A - Ｃｐｕ暴走判定回路 - Google Patents
Ｃｐｕ暴走判定回路 Download PDFInfo
- Publication number
- JP2007323631A JP2007323631A JP2007044919A JP2007044919A JP2007323631A JP 2007323631 A JP2007323631 A JP 2007323631A JP 2007044919 A JP2007044919 A JP 2007044919A JP 2007044919 A JP2007044919 A JP 2007044919A JP 2007323631 A JP2007323631 A JP 2007323631A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- runaway
- watchdog timer
- reset
- clear pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
【課題】簡易な回路構成でいずれのタスク暴走が発生しているのか特定し、暴走が発生したタスクの再起動を回避してシステムをリセット可能なＣＰＵ暴走判定回路を提供する。
【解決手段】ＣＰＵ１はシステムの起動時又はリセットされたときにウォッチドッグタイマー２内のレジスタ７に保持されたクリアパターンを読み出すことによりシステムからのリセットか実行するプログラムの暴走によるリセットかを判定し、暴走したタスクを再起動させないようにシステムの起動処理を行う。
【選択図】図１
【解決手段】ＣＰＵ１はシステムの起動時又はリセットされたときにウォッチドッグタイマー２内のレジスタ７に保持されたクリアパターンを読み出すことによりシステムからのリセットか実行するプログラムの暴走によるリセットかを判定し、暴走したタスクを再起動させないようにシステムの起動処理を行う。
【選択図】図１
Description
本発明は、例えば家電品などに組み込まれるマイコンボードなどのコンピュータ組込み機器に設けられるＣＰＵ暴走判定回路に関する。
コンピュータ組込み機器の制御回路にはウォッチドッグタイマーが設けられている。ウォッチドッグタイマーは、ＣＰＵを含むロジック回路などにおいてＣＰＵが暴走したときにリセット信号を発生して再起動をしてＣＰＵの暴走を防ぐようになっている。具体的には、ＣＰＵからウォッチドッグタイマーにクリア信号が入力されると、ウォッチドッグタイマーはカウンターをリセットする。ＣＰＵからのクリア信号が途絶えカウント値が所定値に達するとＣＰＵが暴走していると判定されウォッチドッグタイマーは、ＣＰＵに対してリセット信号を出力する。
ウォッチドッグタイマーの具体例を挙げると、例えばＣＰＵの入力ポートに電源ＶＣの立ち上がりにより動作する遅延回路を設け、ＣＰＵがリセットされた直後の入力ポートの状態の論理値により電源投入による初期スタートであるのか、暴走によるリスタートであるのかを判断するＣＰＵ暴走判断回路が提案されている（特許文献１）。
また、ＣＰＵがＲＯＭやＲＡＭに格納されたプログラムを読み出して複数のプログラム処理部で実行する情報処理装置において、いずれのプログラム処理部が暴走したのかを特定するウォッチドッグタイマーが提案されている。具体的には、ウォッチドッグタイマーには、監視対象とする第１、第２のプログラム処理部に対応する記憶領域を有する状態レジスタが設けられている。ウォッチドッグタイマーはいずれかのプログラム処理部で暴走が発生したことを検出すると状態レジスタの該当する記憶領域に検出結果を書き込む。制御部はウォッチドッグタイマーより暴走検出通知を受け取った際に状態レジスタの記憶領域を参照することで暴走したプログラム処理部を特定するようになっている（特許文献２）。
実開平５−８７６４４号公報
特開２００５−９２４３０号公報
しかしながら、特許文献１のウォッチドッグタイマーの入力ポートに遅延回路を設けた場合、ＣＰＵが暴走による再起動と判断して、ウォッチドッグタイマーのリセット信号によりＣＰＵの初期化を行なっても、プログラムまたはハードウェアに問題がある場合には、暴走が繰返し発生するおそれがある。また、メモリなどの素子が破壊されている場合には、再起動してもすぐに暴走が発生する。
また、特許文献２においては、ウォッチドッグタイマーがプログラム処理部の暴走を検出した場合に、制御部が状態レジスタの記憶領域を参照して、暴走したプログラム処理部を特定して適切な対応することができる。しかしながら、制御部が実行するプログラム処理部の数だけラッチ回路を設ける必要があるため、制御部が実行するプログラムが増えれば回路構成が複雑化煩雑化し、部品点数も増えて製造コストが上昇する。
また、特許文献２においては、ウォッチドッグタイマーがプログラム処理部の暴走を検出した場合に、制御部が状態レジスタの記憶領域を参照して、暴走したプログラム処理部を特定して適切な対応することができる。しかしながら、制御部が実行するプログラム処理部の数だけラッチ回路を設ける必要があるため、制御部が実行するプログラムが増えれば回路構成が複雑化煩雑化し、部品点数も増えて製造コストが上昇する。
近年のＣＰＵを含むロジック回路の高性能化、多機能化により、コンピュータ組込み機器の制御回路においても、複数のタスクを実行する場合が多い。この場合にいずれのタスク（プロセス、スレッド）で暴走が発生しているのか特定すること、暴走が発生しているタスクを回避してシステムのリセットすることが求められている。
本発明は上述した課題を解決すべくなされたものであり、その目的とするところは、簡易な回路構成で、いずれのタスクで暴走が発生しているのか特定し、暴走が発生したタスクの再起動を回避してシステムをリセット可能なＣＰＵ暴走判定回路を提供することにある。
本発明は上記目的を達成するため、次の構成を備える。
即ち、システムの各部の動作を制御するため複数のプログラムを実行するＣＰＵと、前記ＣＰＵからスタート信号を受けて計数を開始するカウンターを備え、該カウンターが予め設定されたカウント数に到達するとリセット信号を出力するウォッチドッグタイマーを具備し、前記ウォッチドッグタイマーは、ＣＰＵからタスクに応じたクリアパターンを設定できるレジスタを持ち、該レジスタが保持するクリアパターンが電源供給中は保持され電源部からのリセット信号によって初期値に書き換えられ、前記ＣＰＵはシステムの起動時又はリセットされたときにウォッチドッグタイマー内のレジスタに保持されたクリアパターンを読み出すことによりシステムからのリセットか実行するプログラムの暴走によるリセットかを判定し、暴走したタスクを再起動させないようにシステムの起動処理を行うことを特徴とする。
また、ＯＲ回路の出力端子がＣＰＵのリセット端子に接続され、該ＯＲ回路の一方の入力端子がウォッチドックタイマーの出力端子に接続されており、ＣＰＵへのリセット信号は、ＯＲ回路においてウォッチドッグタイマーから出力されるリセット信号と電源部から出力されるリセット信号の論理和を取って出力されることを特徴とする。
また、ウォッチドッグタイマーは、ＣＰＵから出力されるクリア信号のクリアパターンと当該ウォッチドッグタイマー内のレジスタで保持するクリアパターンとを比較して一致する場合にカウンターの計数値をクリアすることを特徴とする。
また、ウォッチドッグタイマーは、ＣＰＵからレジスタに書き込まれたクリアパターンを保持し、電源部からリセット信号が入力されるとクリアパターンを更新して初期値に書き換えられ、ＣＰＵからタスクが切り替わるときに当該タスクに対応する所定のクリアパターンへ書き換えられることを特徴とする。
即ち、システムの各部の動作を制御するため複数のプログラムを実行するＣＰＵと、前記ＣＰＵからスタート信号を受けて計数を開始するカウンターを備え、該カウンターが予め設定されたカウント数に到達するとリセット信号を出力するウォッチドッグタイマーを具備し、前記ウォッチドッグタイマーは、ＣＰＵからタスクに応じたクリアパターンを設定できるレジスタを持ち、該レジスタが保持するクリアパターンが電源供給中は保持され電源部からのリセット信号によって初期値に書き換えられ、前記ＣＰＵはシステムの起動時又はリセットされたときにウォッチドッグタイマー内のレジスタに保持されたクリアパターンを読み出すことによりシステムからのリセットか実行するプログラムの暴走によるリセットかを判定し、暴走したタスクを再起動させないようにシステムの起動処理を行うことを特徴とする。
また、ＯＲ回路の出力端子がＣＰＵのリセット端子に接続され、該ＯＲ回路の一方の入力端子がウォッチドックタイマーの出力端子に接続されており、ＣＰＵへのリセット信号は、ＯＲ回路においてウォッチドッグタイマーから出力されるリセット信号と電源部から出力されるリセット信号の論理和を取って出力されることを特徴とする。
また、ウォッチドッグタイマーは、ＣＰＵから出力されるクリア信号のクリアパターンと当該ウォッチドッグタイマー内のレジスタで保持するクリアパターンとを比較して一致する場合にカウンターの計数値をクリアすることを特徴とする。
また、ウォッチドッグタイマーは、ＣＰＵからレジスタに書き込まれたクリアパターンを保持し、電源部からリセット信号が入力されるとクリアパターンを更新して初期値に書き換えられ、ＣＰＵからタスクが切り替わるときに当該タスクに対応する所定のクリアパターンへ書き換えられることを特徴とする。
上述したＣＰＵ暴走判定回路を用いれば、ＣＰＵが実行するタスクに対応したクリアパターンをウォッチドッグタイマーが保持しているので、ＣＰＵはシステムの起動時にウォッチドッグタイマーに保持されたクリアパターンを読み出すことによりシステムからのリセットか実行するプログラムの暴走によるリセットかを判定し、暴走したタスクを再起動させないようにシステムの起動処理を行うことができる。これにより、簡易な回路構成で、複数のプログラムを実行するいずれのタスクで暴走が発生しているのか特定し、暴走が発生したタスクの再起動を回避してシステムをリセットすることができる。
以下、本発明に係るＣＰＵ暴走判定回路の最良の実施形態について添付図面とともに詳細に説明する。本実施形態は、コンピュータ組込み機器の制御回路に設けられるＣＰＵ暴走判定回路について説明する。尚、制御回路の機能としては、ＣＰＵなどの制御部が複数プログラムを実行するマルチタスク若しくはマルチスレッドを想定しているものとする。
先ず、ＣＰＵ暴走判定回路の回路構成について図１を参照して説明する。
ＣＰＵ１とウォッチドッグタイマー２はバスライン３を通じて電気的に接続されている。ＣＰＵ１は図示しないＲＯＭに記憶された複数のプログラムをＲＡＭに読み出して実行し、システム各部の動作を制御する。
ＣＰＵ１とウォッチドッグタイマー２はバスライン３を通じて電気的に接続されている。ＣＰＵ１は図示しないＲＯＭに記憶された複数のプログラムをＲＡＭに読み出して実行し、システム各部の動作を制御する。
ＯＲ回路４の出力端子がＣＰＵ１のリセット端子に接続され、ＯＲ回路４の一方の入力端子がウォッチドックタイマー２の出力端子に接続されている。ＣＰＵ１へのリセット信号は、ＯＲ回路４においてウォッチドッグタイマー２から出力されるリセット信号と電源部から出力されるリセット信号の論理和を取って出力される。
ウォッチドッグタイマー２には、ＣＰＵ１からスタート信号を受けて計数を開始するカウンター５が設けられている。このカウンター５が予め設定されたカウント数に到達するとＯＲ回路４の入力端子へリセット信号を出力する。
また、ウォッチドッグタイマー２は、電源部からのリセット信号やＣＰＵから認定されたタスクに応じたクリアパターンをレジスタ７に保持している。ＣＰＵ１はシステムの起動時又はリセットされたときにウォッチドッグタイマー２内のレジスタ７に保持されたクリアパターンを読み出すことによりシステムからのリセットか実行するプログラムの暴走によるリセットかを判定し、暴走したタスクを再起動させないようにシステムの起動処理を行うようになっている。
また、ウォッチドッグタイマー２は、電源部からのリセット信号やＣＰＵから認定されたタスクに応じたクリアパターンをレジスタ７に保持している。ＣＰＵ１はシステムの起動時又はリセットされたときにウォッチドッグタイマー２内のレジスタ７に保持されたクリアパターンを読み出すことによりシステムからのリセットか実行するプログラムの暴走によるリセットかを判定し、暴走したタスクを再起動させないようにシステムの起動処理を行うようになっている。
ウォッチドッグタイマー２は、ＣＰＵ１から出力されるクリア信号のクリアパターンと当該ウォッチドッグタイマー２内のレジスタ７で保持するクリアパターンとをコンパレータ６にて比較し、一致する場合にカウンター５のクリア端子へクリア信号を出力して計数値をクリアする。
ウォッチドッグタイマー２は、ＣＰＵ１からレジスタ７に書き込まれたクリアパターンを保持する。また、ウォッチドッグタイマー２は、電源部からリセット端子へリセット信号が入力されるとレジスタ７のクリアパターンが更新されて初期値に書き換えられ、ＣＰＵ１からタスクが切り替わるときに当該タスクに対応するクリアパターンがレジスタ７に書き込まれる。これによって、システムを再起動する際に、ＣＰＵが暴走したタスクを回避して再起動することができる。
クリアパターンを図２に例示する。図２において左側の欄がクリアパターンであり、対応するタスク（プロセス、スレッド）を右側に示す。クリアパターン０は、電源部からのクリアパターンに対応する初期値Ａ０に対応しており、ＣＰＵ１のリセットがシステムの立ち上げによるものと判断される。クリアパターン１〜１０は、ＣＰＵ１が実行するタスク（プログラムＡ１〜Ａ１０）に対応した値を示す。ＣＰＵ１のリセットがクリアパターン１〜１０によるものと判定されれば、該当するタスク（プログラムＡ１〜Ａ１０）が暴走したことに起因すると判定できる。
次に、ＣＰＵ暴走判定回路の起動処理動作の一例について図３のフローチャートを参照して説明する。
先ず、システムの電源を投入すると、ＣＰＵ１はシステムの初期化処理を行ない、プログラムを立ち上げ可能な状態にする（ステップＳ１）。このとき、ＣＰＵ１は、ウォッチドッグタイマー２内のレジスタ７のクリアパターンが初期値（例えば、図２のクリアパターンＡ０）であるか否かを読みに行く（ステップＳ２）。クリアパターンが初期値であればシステムの立ち上げによるリセットであると判断し、レジスタ７へ起動するタスクに対応するクリアパターンを書き込み、スタート信号をカウンター５のスタート端子へ出力して計数値をクリアして新たなカウントを開始し、通常のタスクの起動動作を行なう（ステップＳ３）。
先ず、システムの電源を投入すると、ＣＰＵ１はシステムの初期化処理を行ない、プログラムを立ち上げ可能な状態にする（ステップＳ１）。このとき、ＣＰＵ１は、ウォッチドッグタイマー２内のレジスタ７のクリアパターンが初期値（例えば、図２のクリアパターンＡ０）であるか否かを読みに行く（ステップＳ２）。クリアパターンが初期値であればシステムの立ち上げによるリセットであると判断し、レジスタ７へ起動するタスクに対応するクリアパターンを書き込み、スタート信号をカウンター５のスタート端子へ出力して計数値をクリアして新たなカウントを開始し、通常のタスクの起動動作を行なう（ステップＳ３）。
クリアパターンが初期値以外の値（例えば、図２のクリアパターンＡ１〜Ａ１０）であれば、ＣＰＵ１がウォッチドッグタイマー２内のレジスタ７が保持するクリアパターンを読みに行くことで暴走したタスクを特定することができる。ＣＰＵ１は暴走したタスクを起動させないようにして他のタスクの再起動処理を行なう（ステップＳ４）。
また、システムへ暴走したタスクを通知する。例えば、ネットワークを通じて図示しないサーバーへ状態を報知する（ステップＳ５）。これにより、システムの不具合に応じたメンテナンスの効率化が図れる。
また、システムへ暴走したタスクを通知する。例えば、ネットワークを通じて図示しないサーバーへ状態を報知する（ステップＳ５）。これにより、システムの不具合に応じたメンテナンスの効率化が図れる。
尚、上述したＣＰＵ暴走判定回路は、マルチＣＰＵがタスクを実行する制御回路であってもよいし、公知のＯＳが搭載されＣＰＵがタスクに応じた複数のアプリケーションを実行する制御回路であっても良い。
１ ＣＰＵ
２ ウォッチドッグタイマー
３ バスライン
４ ＯＲ回路
５ カウンター
６ コンパレータ
７ レジスタ
２ ウォッチドッグタイマー
３ バスライン
４ ＯＲ回路
５ カウンター
６ コンパレータ
７ レジスタ
Claims (4)
- システムの各部の動作を制御するため複数のプログラムを実行するＣＰＵと、
前記ＣＰＵからスタート信号を受けて計数を開始するカウンターを備え、該カウンターが予め設定されたカウント数に到達するとリセット信号を出力するウォッチドッグタイマーを具備し、
前記ウォッチドッグタイマーは、ＣＰＵからタスクに応じたクリアパターンを設定できるレジスタを持ち、該レジスタが保持するクリアパターンが電源供給中は保持され電源部からのリセット信号によって初期値に書き換えられ、
前記ＣＰＵはシステムの起動時又はリセットされたときにウォッチドッグタイマー内のレジスタに保持されたクリアパターンを読み出すことによりシステムからのリセットか実行するプログラムの暴走によるリセットかを判定し、暴走したタスクを再起動させないようにシステムの起動処理を行うことを特徴とするＣＰＵ暴走判定回路。 - ＯＲ回路の出力端子がＣＰＵのリセット端子に接続され、該ＯＲ回路の一方の入力端子がウォッチドックタイマーの出力端子に接続されており、ＣＰＵへのリセット信号は、ＯＲ回路においてウォッチドッグタイマーから出力されるリセット信号と電源部から出力されるリセット信号の論理和を取って出力されることを特徴とする請求項１記載のＣＰＵ暴走判定回路。
- ウォッチドッグタイマーは、ＣＰＵから出力されるクリア信号のクリアパターンと当該ウォッチドッグタイマー内のレジスタで保持するクリアパターンとを比較して一致する場合にカウンターの計数値をクリアすることを特徴とする請求項１記載のＣＰＵ暴走判定回路。
- ウォッチドッグタイマーは、ＣＰＵからレジスタに書き込まれたクリアパターンを保持し、電源部からリセット信号が入力されるとクリアパターンを更新して初期値に書き換えられ、ＣＰＵからタスクが切り替わるときに当該タスクに対応する所定のクリアパターンへ書き換えられることを特徴とする請求項１記載のＣＰＵ暴走判定回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007044919A JP2007323631A (ja) | 2006-05-01 | 2007-02-26 | Ｃｐｕ暴走判定回路 |
| US11/790,836 US7721083B2 (en) | 2006-05-01 | 2007-04-27 | CPU runaway determination circuit and CPU runaway determination method |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006127394 | 2006-05-01 | ||
| JP2007044919A JP2007323631A (ja) | 2006-05-01 | 2007-02-26 | Ｃｐｕ暴走判定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007323631A true JP2007323631A (ja) | 2007-12-13 |
Family
ID=38823306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007044919A Pending JP2007323631A (ja) | 2006-05-01 | 2007-02-26 | Ｃｐｕ暴走判定回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7721083B2 (ja) |
| JP (1) | JP2007323631A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011046217A1 (ja) * | 2009-10-15 | 2011-04-21 | 株式会社エルイーテック | マイクロコンピュータ及びその動作方法 |
| WO2016101607A1 (zh) * | 2014-12-23 | 2016-06-30 | 华为技术有限公司 | 一种cpu及cpu的启动方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4893427B2 (ja) * | 2006-06-30 | 2012-03-07 | 株式会社デンソー | マイクロコンピュータシステム |
| CN101937384A (zh) * | 2010-10-09 | 2011-01-05 | 国营红峰机械厂 | Dsp故障检测方法 |
| GB2503459A (en) * | 2012-06-26 | 2014-01-01 | Nordic Semiconductor Asa | Multiple hardware registers for watchdog timer preventing erroneous microprocessor system reset |
| US9747184B2 (en) * | 2013-12-16 | 2017-08-29 | Artesyn Embedded Computing, Inc. | Operation of I/O in a safe system |
| US9563494B2 (en) * | 2015-03-30 | 2017-02-07 | Nxp Usa, Inc. | Systems and methods for managing task watchdog status register entries |
| CN110619203B (zh) * | 2018-06-20 | 2023-04-18 | 深圳市中航比特通讯技术股份有限公司 | 一种基于有限状态机的逻辑看门狗实现方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0587644A (ja) | 1991-09-26 | 1993-04-06 | Brother Ind Ltd | 温度報知装置 |
| JP2658697B2 (ja) * | 1991-12-11 | 1997-09-30 | 富士通株式会社 | ウォッチ・ドック・タイマ回路 |
| JP3357514B2 (ja) * | 1995-09-20 | 2002-12-16 | シャープ株式会社 | 暴走検出復帰方式 |
| US5737212A (en) * | 1995-12-04 | 1998-04-07 | Industrial Technology Research Institute | Flag setting circuit for microcontroller |
| JP4322606B2 (ja) | 2003-09-16 | 2009-09-02 | 株式会社デジタル | ウォッチドッグタイマ |
| US7343476B2 (en) * | 2005-02-10 | 2008-03-11 | International Business Machines Corporation | Intelligent SMT thread hang detect taking into account shared resource contention/blocking |
-
2007
- 2007-02-26 JP JP2007044919A patent/JP2007323631A/ja active Pending
- 2007-04-27 US US11/790,836 patent/US7721083B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011046217A1 (ja) * | 2009-10-15 | 2011-04-21 | 株式会社エルイーテック | マイクロコンピュータ及びその動作方法 |
| JP2013137835A (ja) * | 2009-10-15 | 2013-07-11 | Le Tekku:Kk | マイクロコンピュータ及びその動作方法 |
| JP5244981B2 (ja) * | 2009-10-15 | 2013-07-24 | 株式会社エルイーテック | マイクロコンピュータ及びその動作方法 |
| AU2010307632B2 (en) * | 2009-10-15 | 2013-12-05 | L E Tech Co., Ltd. | Microcomputer and operation method thereof |
| US8954801B2 (en) | 2009-10-15 | 2015-02-10 | L E Tech Co., Ltd. | Microcomputer and method of operation thereof |
| WO2016101607A1 (zh) * | 2014-12-23 | 2016-06-30 | 华为技术有限公司 | 一种cpu及cpu的启动方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7721083B2 (en) | 2010-05-18 |
| US20070288741A1 (en) | 2007-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107122321B (zh) | 硬件修复方法、硬件修复系统以及计算机可读取存储装置 | |
| JP2007323631A (ja) | Ｃｐｕ暴走判定回路 | |
| US9910664B2 (en) | System and method of online firmware update for baseboard management controller (BMC) devices | |
| US9367446B2 (en) | Computer system and data recovery method for a computer system having an embedded controller | |
| US10585755B2 (en) | Electronic apparatus and method for restarting a central processing unit (CPU) in response to detecting an abnormality | |
| TWI784526B (zh) | 預防於開機自我檢測常式中因錯誤的bios設定所造成停機的方法、系統及bios晶片 | |
| US20100125752A1 (en) | System for auto-operating backup firmware and method thereof | |
| CN112970002A (zh) | 用于可配置错误处理的系统 | |
| JP4393954B2 (ja) | マイクロコンピュータ | |
| US10379931B2 (en) | Computer system | |
| CN110083491A (zh) | 一种bios初始化方法、装置、设备及存储介质 | |
| JP2008033890A (ja) | マイクロコンピュータシステム | |
| JP6049961B1 (ja) | Ｃｐｕ監視装置 | |
| JP2004302731A (ja) | 情報処理装置および障害診断方法 | |
| CN107179911B (zh) | 一种重启管理引擎的方法和设备 | |
| JP3214469B2 (ja) | マイクロコンピュータによるフラッシュｅｅｐｒｏｍの書き込み制御方法及び装置 | |
| JP2002149437A (ja) | ソフトウェア再起動方法 | |
| JP2009151440A (ja) | プログラムハング検出方法及びそれを適用したコンピュータ装置 | |
| JP2007172096A (ja) | 情報処理装置、および、その起動制御方法 | |
| JP6765874B2 (ja) | 電子制御装置 | |
| JP4647276B2 (ja) | 半導体回路装置 | |
| KR100414059B1 (ko) | Ｒｔｏｓ에서의 와치독 타이머를 이용한 오동작 감시시스템 및 방법 | |
| JP5970846B2 (ja) | 計算機システム及び計算機システムの制御方法 | |
| JP4853620B2 (ja) | マルチプロセッサシステムと初期立ち上げ方法およびプログラム | |
| JP2006133823A (ja) | コンピュータシステム |