JP2006133823A - コンピュータシステム - Google Patents
コンピュータシステム Download PDFInfo
- Publication number
- JP2006133823A JP2006133823A JP2004318684A JP2004318684A JP2006133823A JP 2006133823 A JP2006133823 A JP 2006133823A JP 2004318684 A JP2004318684 A JP 2004318684A JP 2004318684 A JP2004318684 A JP 2004318684A JP 2006133823 A JP2006133823 A JP 2006133823A
- Authority
- JP
- Japan
- Prior art keywords
- smi
- interrupt
- signal
- cpu
- wdt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【課題】 OSの起動前またはOSが正しく動作していない場合にシステム異常が発生した場合に、そのシステム異常原因の追及を可能とする。
【解決手段】 OSの起動前またはOSが正しく動作していない場合にシステム異常が発生した場合には、オペレータがスイッチ8を操作することにより、SMI割り込み発生手段1にてSMI割り込みを発生させる。そして、CPU2はスイッチ8の操作によるSMI割り込みを認識した場合には、システム異常発生時の各種状況情報を情報格納部4に格納する。これにより、情報格納部4に格納された各種状況情報を解析することにより、OSの起動前またはOSが正しく動作していない場合にシステム異常が発生した場合に、そのシステム異常原因を追及することができる。
【選択図】 図1
【解決手段】 OSの起動前またはOSが正しく動作していない場合にシステム異常が発生した場合には、オペレータがスイッチ8を操作することにより、SMI割り込み発生手段1にてSMI割り込みを発生させる。そして、CPU2はスイッチ8の操作によるSMI割り込みを認識した場合には、システム異常発生時の各種状況情報を情報格納部4に格納する。これにより、情報格納部4に格納された各種状況情報を解析することにより、OSの起動前またはOSが正しく動作していない場合にシステム異常が発生した場合に、そのシステム異常原因を追及することができる。
【選択図】 図1
Description
本発明は、スーパーマーケット等で使用されるPOS(Point of Sales:販売時点情報管理)端末に備えられる制御部等のコンピュータシステムに関する。
最近のコンピュータシステムに用いられるCPU(Central Processing Unit)は、電源管理のためのシステム管理モード(SMM;System Management mode)と称されるシステム管理機能をサポートしている。ここで、SMMは、アプリケーションからCPUに対してシステム管理割り込み(SMI;System Management Interrupt)信号が入力され、システムROM BIOSに格納されている割り込み制御処理に移行する際に設定されるCPUの動作モードである。このようにCPUの動作モードがSMMに設定された場合には、システム管理メモリであるSMRAM(System Management RAM)がメモリシステムに形成される。SMRAMには、SMI信号を検出した時点でのコンピュータシステムの状態が記憶される。なお、SMRAMは、SMMの場合にだけコンピュータシステムのメモリアドレススペースにマップが形成されるので、オペレーティングシステム(OS;Operating System)及びアプリケーションからはアクセスできないようになっている。
一方、特許文献1には、OS動作時のシステムの異常によってアプリケーション動作が不可能になった場合、異常発生時の状況情報をシステムの不揮発性メモリに記録し、システムの運転継続中又はシステム停止後の再起動時に不揮発性メモリの内容をHDD(Hard Disk Drive)などの外部記憶装置に複写するようにした異常情報記録方式が提案されている。このようにしてHDDなどの外部記憶装置に残されたメモリ情報を解析することで、システム異常原因の追及が可能となっている。
しかしながら、特許文献1記載の異常情報記録方式によれば、OSが正しく動作していることが前提となる。このため、OSの起動前であるとかOSが正しく動作していない場合には、特許文献1記載の異常情報記録方式ではメモリ情報の取得が不可能である。
本発明は、OSの起動前またはOSが正しく動作していない場合にシステム異常が発生した場合に、そのシステム異常原因の追及を可能とすることを目的とする。
本発明のコンピュータシステムは、CPU(Central Processing Unit)が、システム管理割り込み(SMI;System Management Interrupt)信号の入力による割り込み制御処理に移行する際に設定されるシステム管理モード(SMM;System Management mode)をサポートしているコンピュータシステムにおいて、SMI発生用の信号に接続されるスイッチと、このスイッチの操作によりSMI割り込みを発生させるSMI割り込み発生手段と、情報を格納する情報格納部と、を備え、前記スイッチの操作によるSMI割り込みを認識した場合には、前記CPUにシステム異常発生時の各種状況情報を前記情報格納部に格納させる。
本発明のコンピュータシステムは、CPU(Central Processing Unit)が、システム管理割り込み(SMI;System Management Interrupt)信号の入力による割り込み制御処理に移行する際に設定されるシステム管理モード(SMM;System Management mode)をサポートしているコンピュータシステムにおいて、タイムアウト信号がSMI発生用の信号に接続されていて、プログラムの正常な実行状態を監視するためのWDT(Watchdog Timer)の機能を提供するWDT手段と、このWDT手段のタイムアウト信号によりSMI割り込みを発生させるSMI割り込み発生手段と、情報を格納する情報格納部と、を備え、前記WDT手段のタイムアウト信号によるSMI割り込みを認識した場合には、前記CPUにシステム異常発生時の各種状況情報を前記情報格納部に格納させる。
本発明によれば、OSの起動前またはOSが正しく動作していない場合にシステム異常が発生した場合に、そのシステム異常原因を追及することができる。
本発明の実施の一形態を図1および図2に基づいて説明する。本実施の形態のコンピュータシステムは、例えばスーパーマーケット等で使用されるPOS(Point of Sales:販売時点情報管理)端末に備えられる制御部に適用した一例である。
ここで、図1は本実施の形態のコンピュータシステムを概略的に示すシステム構成図である。図1に示すように、このコンピュータシステムは、チップセット(マザーボード)1上にCPU(Central Processing Unit:中央演算処理装置)2を備え、このCPU2に各部をバス接続している。
チップセット1に含まれる機能は、メモリコントローラとI/Oコントローラ、そしてシステムコントローラの3つに大別できる。メモリコントローラは、メインメモリとして機能するRAM(Random Access Memory)3などを制御してCPU2やI/Oデバイスとのデータ転送をつかさどる。また、I/Oコントローラは、オペレーティングシステム(OS)やアプリケーションプログラム、各種情報を格納する情報格納部であるHDD(Hard Disk Drive)4やグラフィックス、ネットワークなどのI/Oデバイス、またはそのインターフェイス(表示I/F5やキーボードI/F6など)を制御する。システムコントローラは、割り込み要求(IRQ)やDMA、システムクロック、タイマ、電力管理などコンピュータシステムの基礎的な部分を制御する。
CPU2は、このシステム全体の動作制御およびデータ処理を実行する。すなわち、CPU2は、アプリケーションプログラムやオペレーティングシステム(OS)などのプログラムを実行するための動作モードとしてリアルモード、プロテクトモード、仮想86モードを有する他、電源管理のためのシステム管理モード(SMM;System Management mode)と称されるシステム管理機能を実現するための動作モードを有している。システム管理割り込み(SMI;System Management Interrupt)は、パリティエラーなどのシステム割り込みよりもさらに上位に位置する特殊な割り込みであり、SMI信号が発生すると、その時にCPU2が動作しているモード(例えば、プロテクトモード)に関係なくSMMに遷移することになる。
また、チップセット1のシステムコントローラには、CPU2へのSMI信号の発生を制御するためのハードウェアが組み込まれており、チップセット1には強制SMI発生スイッチ8が接続されている。すなわち、チップセット1はSMI割り込み発生手段として機能することになる。
加えて、チップセット(マザーボード)1上には、プログラムの正常な実行状態を監視するためのWDT(Watchdog Timer)の機能を提供するWDT手段であるWDTカード7が備えられており、CPU2にバス接続されている。WDTは、設定された時間内にタイマをクリアしないとタイムアウトとなり、外部にその旨を伝えるものであり、タイマはクリアされた時点から再び動作を開始するものである。すなわち、タイマの設定時間よりも短い間隔でタイマをクリアするようなプログラムをアプリケーション内に組み込んでおくことにより、万が一、暴走あるいは無限ループ状態となった時にはタイマをクリアできず、タイムアウトとなりその状態を検出することができるものである。
さらに、チップセット1上には、BIOS ROM9が搭載されている。BIOS ROM9は、BIOS(Basic I/O System)プログラムを記憶するプログラムメモリであり、プログラム書き替えが可能なようにフラッシュメモリによって構成されている。BIOSプログラムは、このシステム内の各種ハードウェアをアクセスするファンクション実行ルーチンを体系化したものであり、リアルモードで動作するように構成されている。言い換えれば、これらのファンクション実行ルーチンは、オペレーティングシステム(OS)に各種のハードウェアアクセスのための機能を提供する。また、BIOS ROM9には、複数のI/Oハンドラ、SMIハンドラおよびパワー管理などのための各種SMIサービスルーチンなどのSMMの中で実行されるシステム管理プログラムも格納されている。SMIハンドラは、SMI信号の発生要因に応じてSMIサービスルーチンやBIOSドライバを起動するためのものである。
次に、本実施の形態のコンピュータシステムのBIOS ROM9に格納されているシステム管理プログラムにより実現される特徴的な機能である異常発生時における情報記録処理について説明する。
ここで、図2は異常発生時における情報記録処理の流れを概略的に示すフローチャートである。なお、この場合には、RAM3上に、強制SMI発生スイッチ8に対応した割り込み処理が展開されて待機しているものとする。
図2に示すように、例えばオペレーティングシステム(OS)の立ち上げ途中のロックなどでキーボード入力がきかなくなった場合に、ユーザにより強制SMI発生スイッチ8が操作された場合には、CPU2に対するSMIの割り込みを発生させる(ステップS1)。
次いで、SMI信号が入力されたCPU2は、SMIの割り込み要因を判別し、強制SMI発生スイッチ8の操作による割り込みを認識した場合には(ステップS2のY)、システム異常発生時の各種状況情報(RAM3の内容やチップセット1の内容、割り込み設定等)をHDD4にセーブし(ステップS3)、処理を終了する。この後、仕様によっては、ソフトウェアリセットを実行することで、リブートして立ち上がることになる。
一方、強制SMI発生スイッチ8の操作以外による割り込みを認識した場合には(ステップS2のN)、別のSMI要因処理を行い、処理を終了する(ステップS4)。
このように本実施の形態によれば、OSの起動前またはOSが正しく動作していない場合にシステム異常が発生した場合には、オペレータが強制SMI発生スイッチ8を操作することにより、チップセット1にてSMI割り込みを発生させる。そして、CPU2は強制SMI発生スイッチ8の操作によるSMI割り込みを認識した場合には、システム異常発生時の各種状況情報をHDD4に格納する。これにより、HDD4に格納された各種状況情報を解析することにより、OSの起動前またはOSが正しく動作していない場合にシステム異常が発生した場合に、そのシステム異常原因を追及することができる。
なお、強制SMI発生スイッチ8の代わりにWDTカード7のタイムアウト信号を強制SMI発生スイッチ8の信号に接続することにより、次のような使用方法も可能となる。
すなわち、WDTは、電源ONでオペレーティングシステム(OS)の立ち上げまでの時間を、例えば3分に設定するとする。そして、オペレーティングシステム(OS)の立ち上げの最後に、WDTのタイマを停止するように作成しておく。
電源ONでWDTが動作し、オペレーティングシステム(OS)の立ち上げ途中でロックしてしまった場合、WDTのタイムアウトの信号がSMI信号に接続されているため、SMIの割り込みが発生し、メモリ情報等のHDDセーブがユーザの手を介さないで可能となる。
1…SMI割り込み発生手段、2…CPU、4…情報格納部、7…WDT手段、8…スイッチ
Claims (2)
- CPU(Central Processing Unit)が、システム管理割り込み(SMI;System Management Interrupt)信号の入力による割り込み制御処理に移行する際に設定されるシステム管理モード(SMM;System Management mode)をサポートしているコンピュータシステムにおいて、
SMI発生用の信号に接続されるスイッチと、
このスイッチの操作によりSMI割り込みを発生させるSMI割り込み発生手段と、
情報を格納する情報格納部と、
を備え、
前記スイッチの操作によるSMI割り込みを認識した場合には、前記CPUにシステム異常発生時の各種状況情報を前記情報格納部に格納させる、
ことを特徴とするコンピュータシステム。 - CPU(Central Processing Unit)が、システム管理割り込み(SMI;System Management Interrupt)信号の入力による割り込み制御処理に移行する際に設定されるシステム管理モード(SMM;System Management mode)をサポートしているコンピュータシステムにおいて、
タイムアウト信号がSMI発生用の信号に接続されていて、プログラムの正常な実行状態を監視するためのWDT(Watchdog Timer)の機能を提供するWDT手段と、
このWDT手段のタイムアウト信号によりSMI割り込みを発生させるSMI割り込み発生手段と、
情報を格納する情報格納部と、
を備え、
前記WDT手段のタイムアウト信号によるSMI割り込みを認識した場合には、前記CPUにシステム異常発生時の各種状況情報を前記情報格納部に格納させる、
ことを特徴とするコンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004318684A JP2006133823A (ja) | 2004-11-02 | 2004-11-02 | コンピュータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004318684A JP2006133823A (ja) | 2004-11-02 | 2004-11-02 | コンピュータシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006133823A true JP2006133823A (ja) | 2006-05-25 |
Family
ID=36727358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004318684A Pending JP2006133823A (ja) | 2004-11-02 | 2004-11-02 | コンピュータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006133823A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015230521A (ja) * | 2014-06-03 | 2015-12-21 | 富士通株式会社 | 障害情報取得方法および情報処理装置 |
-
2004
- 2004-11-02 JP JP2004318684A patent/JP2006133823A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015230521A (ja) * | 2014-06-03 | 2015-12-21 | 富士通株式会社 | 障害情報取得方法および情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107122321B (zh) | 硬件修复方法、硬件修复系统以及计算机可读取存储装置 | |
US9158628B2 (en) | Bios failover update with service processor having direct serial peripheral interface (SPI) access | |
US10613773B2 (en) | Backing up firmware during initialization of device | |
JP4544246B2 (ja) | 制御装置および方法、プログラム、並びに記録媒体 | |
JP5120664B2 (ja) | サーバシステム及びクラッシュダンプ採取方法 | |
TWI390410B (zh) | 不須執行電力開啟自我測試之操作系統傳送及啟動 | |
US20120110378A1 (en) | Firmware recovery system and method of baseboard management controller of computing device | |
TWI784526B (zh) | 預防於開機自我檢測常式中因錯誤的bios設定所造成停機的方法、系統及bios晶片 | |
US8549356B2 (en) | Method and system for recovery of a computing environment via a hot key sequence at pre-boot or runtime | |
US9141464B2 (en) | Computing device and method for processing system events of computing device | |
US20190004818A1 (en) | Method of UEFI Shell for Supporting Power Saving Mode and Computer System thereof | |
CN112970002A (zh) | 用于可配置错误处理的系统 | |
JP2010086364A (ja) | 情報処理装置、動作状態監視装置および方法 | |
US11704198B2 (en) | Method and apparatus for providing recovery from a computing device boot up error | |
CN110083491A (zh) | 一种bios初始化方法、装置、设备及存储介质 | |
JP2007323631A (ja) | Cpu暴走判定回路 | |
JP6599725B2 (ja) | 情報処理装置およびログ管理方法、並びにコンピュータ・プログラム | |
JP6264879B2 (ja) | 情報処理装置、監視プログラム及び監視方法 | |
JP2001005661A (ja) | コンピュータシステムおよびそのcpu性能制御方法 | |
JP5561791B2 (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
CN116627702A (zh) | 虚拟机的宕机重启方法及装置 | |
US11314582B2 (en) | Systems and methods for dynamically resolving hardware failures in an information handling system | |
JP2006133823A (ja) | コンピュータシステム | |
TW201430702A (zh) | 韌體更新方法及系統 | |
TWI554876B (zh) | 節點置換處理方法與使用其之伺服器系統 |