JPH0535892A - マイクロコンピユータ - Google Patents

マイクロコンピユータ

Info

Publication number
JPH0535892A
JPH0535892A JP3153640A JP15364091A JPH0535892A JP H0535892 A JPH0535892 A JP H0535892A JP 3153640 A JP3153640 A JP 3153640A JP 15364091 A JP15364091 A JP 15364091A JP H0535892 A JPH0535892 A JP H0535892A
Authority
JP
Japan
Prior art keywords
value
program
program counter
timer
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3153640A
Other languages
English (en)
Inventor
Tatsuya Maeda
達也 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP3153640A priority Critical patent/JPH0535892A/ja
Publication of JPH0535892A publication Critical patent/JPH0535892A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 マイクロコンピュータのリセット操作を、プ
ログラムに余分の命令を挿入することなく行い、当該プ
ログラムの有効化を図る。 【構成】 CPU1のプログラムカウンタ3により指定
される実行番地の命令が、プログラムメモリ4から命令
デコーダ2を介して解読され、CPU1において実行さ
れる。その際、予め所定値が設定されている設定回路7
の値と、プログラムカウンタ3の値とが比較回路6にお
いて比較され、その比較結果が一致する場合には、マイ
クロコンピュータは正常動作中であると判断されて、タ
イマ5を介して、正常のマイクロコンピュータに対する
リセットが行われる。また、仮に、マイクロコンピュー
タにおいて誤動作が生じ、タイマ5の作動時間以内に、
設定回路7に設定されている値と、プログラムカウンタ
3の値とが一致しない場合にはマイクロコンピュータの
誤動作であると判断されて、タイマ5が作動し、CPU
1に所定の信号が送られて、マイクロコンピュータの初
期化が行われる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はマイクロコンピュータに
関する。
【0002】
【従来の技術】従来のマイクロコンピュータの構成図を
図2に示す。図2に示されるように、命令デコーダ2お
よびプログラムカウンタ3を含むCPU1と、リセット
命令8を含むプログラムメモリ4と、タイマ5とを備え
て構成されている。この種のマイクロコンピュータにお
いては、図2に示されるように、プログラムメモリ4の
中にリセット命令8が挿入されており、これにより、C
PU1において、このリセット命令8を実行することに
より、タイマ5のリセットが行われている。
【0003】誤動作検出用のタイマ5においては、一定
期間の間、無動作のままに放置されると、マイクロコン
ピュータを初期化する信号が出力される。マイクロコン
ピュータが正常に動作している場合には、このタイマ5
に対してリセット命令8が定期的に実行されてリセット
動作が行われているが、もしもマイクロピュータにおい
て誤動作が生じ、リセット動作が行われなくなる場合に
は、このタイマが作動してマイクロコンピュータの初期
化が行われる。
【0004】
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータにおいては、プログラムメモリ4の中
に、誤動作検出用のタイマ5をリセットするためのリセ
ット命令8が挿入されているが、本来、このようなリセ
ット操作は、プログラムとしては余分な操作機能であ
り、このリセット操作のためにプログラムの流れを中断
することになるため、当該リセット命令8の挿入する位
置関係についても十分に考慮することが必要となるとと
もに、更には、挿入したリセット命令分だけ、本来のプ
ログラムの記述量が削減されてしまうという欠点があ
る。
【0005】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、命令デコーダおよびプログラムカウンタを含
むCPUと、プログラムを収納するプログラムメモリ
と、前記CPUを含む全体システムの正常動作時におい
ては、当該システムをリセットする動作を行い、前記全
体システムの誤動作時においては、当該システムを初期
化する動作を行うタイマと、プログラム実行中の前記プ
ログラムカウンタの値を常時監視しており、当該プログ
ラムカウンタの値が正常値である場合には、前記タイマ
を介して前記システムをリセットするように機能し、当
該プログラムカウンタの値が正常値でない場合には、前
記タイマを介して前記システムを初期化するように機能
するプログラムカウンタ監視手段とを備え、前記タイマ
を介して実行されるリセット操作を、前記プログラムメ
モリの介入を排除して行い得ることを特徴としている。
【0006】なお、前記プログラムカウンタ監視手段と
しては、予め所定の値が設定される設定回路と、前記設
定回路に設定される値と、前記プログラムカウンタの値
とを比較して、両者の一致・不一致を検出する比較回路
とを備えて構成し、前記両者の値が一致する場合には前
記プログラムカウンタの値が正常値であると判定し、一
致しない場合には異常値であると判定するように構成し
てもよい。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。
【0008】図1は本発明の一実施例を示す構成図であ
る。図1に示されるように、本実施例は、命令デコーダ
2およびプログラムカウンタ3を含むCPU1と、プロ
グラムメモリ4と、タイム5と、比較回路6と、設定回
路7とを備えて構成される。
【0009】図1において、本実施例においては、CP
U1に含まれるプログラムカウンタ3により指定される
実行番地の命令が、プログラムメモリ4から命令デコー
ダ2を介して解読され、CPU1において、そのプログ
ラムが実行される。その際、プログラムと一緒に書込む
などの手段を介して、予め所定の値が設定されている設
定回路7の値と、プログラムカウンタ3との値とが、比
較回路6において比較され、その比較結果において両者
が一致する場合には、マイクロコンピュータは正常動作
中であると判断され、誤動作検出用のタイマ5によるリ
セット動作が行われる。また、仮に、マイクロコンピュ
ータにおいて誤動作が生じて、タイマ5の作動時間以内
に設定回路7に設定されている値と、プログラムカウン
タ3の値とが一致しない場合には、誤動作検出用のタイ
ム5が作動して、CPU1に所定の信号が送られて、マ
イクロコンピュータの初期化が行われる。
【0010】
【発明の効果】以上説明したように、本発明は、所定値
を設定する設定回路と、前記設定値とプログラムカウン
タの値とを比較する比較回路を介して、前記プログラム
カウンタの内容を監視することにより、誤動作検出用の
タイマのリセットが行われるために、プログラム中に余
分な命令を挿入する煩雑な操作が不要となり、且つプロ
グラム自体は、その全てを本来の目的のために有効に使
用できるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す構成図である。
【図2】従来例を示す構成図である。
【符号の説明】
1 CPU 2 命令デコーダ 3 プログラムカウンタ 4 プログラムメモリ 5 タイマ 6 比較回路 7 設定回路 8 リセット命令

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 命令デコーダおよびプログラムカウンタ
    を含むCPUと、 プログラムを収納するプログラムメモリと、 前記CPUを含む全体システムの正常動作時において
    は、等外システムをリセットする動作を行い、前記全体
    システムの誤動作時においては、当該システムを初期化
    する動作を行うタイマと、 プログラム実行中の前記プログラムカウンタの値を常時
    監視しており、当該プログラムカウンタの値が正常値で
    ある場合には、前記タイマを介して前記システムをリセ
    ットするように機能し、当該プログラムカウンタの値が
    正常値でない場合には、前記タイマを介して前記システ
    ムを初期化するように機能するプログラムカウンタ監視
    手段と、 を備え、前記タイマを介して実行されるリセット操作
    を、前記プログラムメモリの介入を排除して行い得るこ
    とを特徴とするマイクロコンピュータ。
  2. 【請求項2】 前記プログラムカウンタ監視手段が、 予め所定の値が設定される設定回路と、 前記設定回路に設定される値と、前記プログラムカウン
    タの値とを比較して、両者の値の一致・不一致を検出す
    る比較回路と、 を備えて構成され、前記両者の値が一致する場合には前
    記プログラムカウンタの値が正常値であると判定され、
    一致しない場合には異常値であると判定される請求項1
    記載のマイクロコンピュータ。
JP3153640A 1991-06-26 1991-06-26 マイクロコンピユータ Pending JPH0535892A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3153640A JPH0535892A (ja) 1991-06-26 1991-06-26 マイクロコンピユータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3153640A JPH0535892A (ja) 1991-06-26 1991-06-26 マイクロコンピユータ

Publications (1)

Publication Number Publication Date
JPH0535892A true JPH0535892A (ja) 1993-02-12

Family

ID=15566940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3153640A Pending JPH0535892A (ja) 1991-06-26 1991-06-26 マイクロコンピユータ

Country Status (1)

Country Link
JP (1) JPH0535892A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010055562A1 (ja) * 2008-11-13 2010-05-20 富士通マイクロエレクトロニクス株式会社 マイクロコンピュータ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010055562A1 (ja) * 2008-11-13 2010-05-20 富士通マイクロエレクトロニクス株式会社 マイクロコンピュータ
JP5115628B2 (ja) * 2008-11-13 2013-01-09 富士通セミコンダクター株式会社 マイクロコンピュータ
US8522081B2 (en) 2008-11-13 2013-08-27 Fujitsu Semiconductor Limited Microcomputer outputting failure detection result

Similar Documents

Publication Publication Date Title
US6112320A (en) Computer watchdog timer
US6012154A (en) Method and apparatus for detecting and recovering from computer system malfunction
US6438709B2 (en) Method for recovering from computer system lockup condition
JP3684590B2 (ja) リセット制御装置及びリセット制御方法
US10089164B2 (en) Watchdog timer
JPH0519738B2 (ja)
WO2011016115A1 (ja) リセット方法及び監視装置
US20020116670A1 (en) Failure supervising method and apparatus
US6321289B1 (en) Apparatus for automatically notifying operating system level applications of the occurrence of system management events
JPH0535892A (ja) マイクロコンピユータ
JPH11259340A (ja) コンピュータの再起動制御回路
JP2659067B2 (ja) マイクロコンピュータのリセット回路
JP4439711B2 (ja) データ処理装置およびシステム
JP2737645B2 (ja) プログラム・デバッグ装置
JP2814800B2 (ja) マイクロコンピュータ
JP2665043B2 (ja) Cpuの暴走検出回路
JP2006099654A (ja) 半導体回路装置
KR0155045B1 (ko) 무인경비시스템의 워치독 타이머 구현 방법
JPH09190360A (ja) マイクロコンピュータ及びその暴走監視処理方法
JP2899237B2 (ja) Cpu監視装置
JPH04236637A (ja) マイクロプロセッサ障害検出回路
JPS6389941A (ja) マイクロプロセツサ応用機器の監視制御装置
JP3402414B2 (ja) ウォッチドッグタイマ回路
JP2731386B2 (ja) 制御装置
JP2003067221A (ja) ウォッチドッグタイマの制御回路