JPH0519738B2 - - Google Patents
Info
- Publication number
- JPH0519738B2 JPH0519738B2 JP60138609A JP13860985A JPH0519738B2 JP H0519738 B2 JPH0519738 B2 JP H0519738B2 JP 60138609 A JP60138609 A JP 60138609A JP 13860985 A JP13860985 A JP 13860985A JP H0519738 B2 JPH0519738 B2 JP H0519738B2
- Authority
- JP
- Japan
- Prior art keywords
- watchdog timer
- microcomputer
- flop
- flip
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000006870 function Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロ・コンピユータの暴走防
止を目的とする、ウオツチドツグ・タイマと呼ば
れるハードウエアの改良に関するものである。
止を目的とする、ウオツチドツグ・タイマと呼ば
れるハードウエアの改良に関するものである。
従来のこの種の回路を第２図に示す。図におい
て、１はウオツチドツグ・タイマ、２はデータ・
バス、３はアドレス・バス、４はリセツト信号、
５はデータ書込み信号、６はフリーラン・カウン
タへの入力クロツク信号、７はウオツチドツグ・
タイマ・クリア判定回路、８はフリーラン・カウ
ンタ・クリア信号、９はフリーラン・カウンタで
ある。また１０はウオツチドツグ・タイマより出
力されるリセツト信号を示す。
て、１はウオツチドツグ・タイマ、２はデータ・
バス、３はアドレス・バス、４はリセツト信号、
５はデータ書込み信号、６はフリーラン・カウン
タへの入力クロツク信号、７はウオツチドツグ・
タイマ・クリア判定回路、８はフリーラン・カウ
ンタ・クリア信号、９はフリーラン・カウンタで
ある。また１０はウオツチドツグ・タイマより出
力されるリセツト信号を示す。
次に動作について説明する。ウオツチドツグ・
タイマ１のフリーラン・カウンタ９は電源投入後
ただちにクロツク信号６のカウントを開始する。
タイマ１のフリーラン・カウンタ９は電源投入後
ただちにクロツク信号６のカウントを開始する。
マイクロコンピユータの異常動作時においては
一定時間が経過してもフリーラン・カウンタ９が
クリアされないので、該時間経過後にフリーラ
ン・カウンタ９のオーバーフローを生じ、これに
よりフリーラン・カウンタ９はリセツト信号１０
を出力する。そしてこのウオツチドツグ・タイマ
からのリセツト信号によりマイクロコンピユータ
はプログラムの実行を中止し、プログラムの最初
から実行を再開するので暴走が防止される。
一定時間が経過してもフリーラン・カウンタ９が
クリアされないので、該時間経過後にフリーラ
ン・カウンタ９のオーバーフローを生じ、これに
よりフリーラン・カウンタ９はリセツト信号１０
を出力する。そしてこのウオツチドツグ・タイマ
からのリセツト信号によりマイクロコンピユータ
はプログラムの実行を中止し、プログラムの最初
から実行を再開するので暴走が防止される。
これに対し正常動作時には、一定時間内にウオ
ツチドツグ・タイマ・クリア判定回路７にアドレ
ス・バス３、およびデータ・バス２を介して特定
のコードが書き込まれるために該クリア判定回路
７は一定時間毎にフリーラン・カウンタ・クリア
信号８を発生しこの信号によつてフリーラン・カ
ウンタ９がクリアされるので、フリーラン・カウ
ンタのオーバーフローが回避され、ウオツチドツ
グ・タイマよりのリセツト信号１０が出力されな
くれる。その結果、マイクロコンピユータは内蔵
のメモリに記録されたプログラムの実行を続ける
ことができる。なお、フリーラン・カウンタはマ
イクロコンピユータのリセツト信号４によりクリ
アすることもできる。
ツチドツグ・タイマ・クリア判定回路７にアドレ
ス・バス３、およびデータ・バス２を介して特定
のコードが書き込まれるために該クリア判定回路
７は一定時間毎にフリーラン・カウンタ・クリア
信号８を発生しこの信号によつてフリーラン・カ
ウンタ９がクリアされるので、フリーラン・カウ
ンタのオーバーフローが回避され、ウオツチドツ
グ・タイマよりのリセツト信号１０が出力されな
くれる。その結果、マイクロコンピユータは内蔵
のメモリに記録されたプログラムの実行を続ける
ことができる。なお、フリーラン・カウンタはマ
イクロコンピユータのリセツト信号４によりクリ
アすることもできる。
従来のウオツチドツグ・タイマは以上のように
構成されているので、電源が接続され、クロツク
信号６が入力されているかぎり、ウオツチドツ
グ・タイマの機能を実行する。このため、例えば
車載向けマイクロコンピユータをプリンタ制御に
用いる場合のように、マイクロコンピユータが暴
走したとしても重大な事故にはつながらないよう
な場合においても、プログラム中にフリーラン・
カウンタをクリアするためのコードを数多く挿入
しなければならず、実行プログラムの増大となる
問題があつた。
構成されているので、電源が接続され、クロツク
信号６が入力されているかぎり、ウオツチドツ
グ・タイマの機能を実行する。このため、例えば
車載向けマイクロコンピユータをプリンタ制御に
用いる場合のように、マイクロコンピユータが暴
走したとしても重大な事故にはつながらないよう
な場合においても、プログラム中にフリーラン・
カウンタをクリアするためのコードを数多く挿入
しなければならず、実行プログラムの増大となる
問題があつた。
この発明は、上記のような問題点を解消するた
めになされたもので、ウオツチドツグ・タイマを
必要としない場合はこのウオツチドツグ・タイマ
内のフリーラン・カウンタの動作を停止させるこ
とができるウオツチドツグ・タイマを提供するこ
とを目的とする。
めになされたもので、ウオツチドツグ・タイマを
必要としない場合はこのウオツチドツグ・タイマ
内のフリーラン・カウンタの動作を停止させるこ
とができるウオツチドツグ・タイマを提供するこ
とを目的とする。
この発明に係るウオツチドツグ・タイマは、マ
イクロ・コンピユータが使用するクロツクをカウ
ントしそのカウント値が所定値に達した時上記マ
イクロ・コンピユータに対しリセツト信号を発生
するカウンタと、マイクロ・コンピユータが特定
のコードを出力したことを判定し上記カウンタに
対しクリア信号を発生するクリア回路と、マイク
ロ・コンピユータが特定のアドレスに書込みまた
は読出しを行なつたことを検出するアドレスデコ
ーダ、このアドレスデコーダの検出信号によりセ
ツトされマイクロ・コンピユータの電源投入時お
よびリセツト時にリセツトされるフリツプフロツ
プ、および該フリツプフロツプがリセツトされた
時は上記クロツクの上記カウンタへの供給を禁止
し上記フリツプフロツプがセツトされた時は上記
クロツクの上記カウンタへの供給を許可するゲー
ト回路からなるモード切換回路とを備え、モード
切換回路は、シングルチツプ・マイクロコンピユ
ータの内蔵メモリに記憶されたプログラムにより
上記特定アドレスに書込みまたは読出しを行なつ
た場合の、外部からの上記特定アドレスの入力に
よりウオツチドツグ・タイマの動作を許可する動
作許可モードに設定し、外部からのリセツト信号
の入力により上記フリツプフロツプがリセツトさ
れた場合はその動作を停止させる動作停止モード
に設定するように構成したものである。
イクロ・コンピユータが使用するクロツクをカウ
ントしそのカウント値が所定値に達した時上記マ
イクロ・コンピユータに対しリセツト信号を発生
するカウンタと、マイクロ・コンピユータが特定
のコードを出力したことを判定し上記カウンタに
対しクリア信号を発生するクリア回路と、マイク
ロ・コンピユータが特定のアドレスに書込みまた
は読出しを行なつたことを検出するアドレスデコ
ーダ、このアドレスデコーダの検出信号によりセ
ツトされマイクロ・コンピユータの電源投入時お
よびリセツト時にリセツトされるフリツプフロツ
プ、および該フリツプフロツプがリセツトされた
時は上記クロツクの上記カウンタへの供給を禁止
し上記フリツプフロツプがセツトされた時は上記
クロツクの上記カウンタへの供給を許可するゲー
ト回路からなるモード切換回路とを備え、モード
切換回路は、シングルチツプ・マイクロコンピユ
ータの内蔵メモリに記憶されたプログラムにより
上記特定アドレスに書込みまたは読出しを行なつ
た場合の、外部からの上記特定アドレスの入力に
よりウオツチドツグ・タイマの動作を許可する動
作許可モードに設定し、外部からのリセツト信号
の入力により上記フリツプフロツプがリセツトさ
れた場合はその動作を停止させる動作停止モード
に設定するように構成したものである。
この発明においては、上述のように構成したこ
とにより、ウオツチドツグ・タイマが動作停止モ
ードを有しているから、ウオツチドツグ・タイマ
としての機能が不要なときには外部からのリセツ
ト信号を入力するだけで、動作停止モードに設定
される。
とにより、ウオツチドツグ・タイマが動作停止モ
ードを有しているから、ウオツチドツグ・タイマ
としての機能が不要なときには外部からのリセツ
ト信号を入力するだけで、動作停止モードに設定
される。
以下、この発明の一実施例を図について説明す
る。第１図は本発明の一実施例によるウオツチド
ツグ・タイマを示し、図において、１〜１０は第
２図の１〜１０と同一のものである。１１はアド
レス・デコーダ（コントロール回路）であり、マ
イクロコンピユータが特定のアドレスをアクセス
したかどうかを判断する。１２はANDゲートで
あり、書き込み信号５と、アドレス・デコーダ１
１の出力との論理積をとるものである。１３は
ANDゲート１２の出力であり、特定のアドレス
に書き込みが実行された時に出力される信号であ
る。１４，１５はそれぞれNORゲートであり、
該NORゲート１４，１５によりフリツプ・フロ
ツプ４０が形成され、電源投入時及びリセツト時
にウオツチドツグ・タイマのモードを動作禁止状
態に固定する。１８はウオツチドツグ・タイマの
動作が許可される時に立つフラグ信号であり、メ
モリの特定のアドレスに書き込みが実行されると
ハイになる動作許可信号である。また１６は
ANDゲートであり、動作許可信号１８とクロツ
ク信号６との論理積をとる。１７はANDゲート
１６の出力であり、フリーラン・カウンタ９への
入力となる信号である。
る。第１図は本発明の一実施例によるウオツチド
ツグ・タイマを示し、図において、１〜１０は第
２図の１〜１０と同一のものである。１１はアド
レス・デコーダ（コントロール回路）であり、マ
イクロコンピユータが特定のアドレスをアクセス
したかどうかを判断する。１２はANDゲートで
あり、書き込み信号５と、アドレス・デコーダ１
１の出力との論理積をとるものである。１３は
ANDゲート１２の出力であり、特定のアドレス
に書き込みが実行された時に出力される信号であ
る。１４，１５はそれぞれNORゲートであり、
該NORゲート１４，１５によりフリツプ・フロ
ツプ４０が形成され、電源投入時及びリセツト時
にウオツチドツグ・タイマのモードを動作禁止状
態に固定する。１８はウオツチドツグ・タイマの
動作が許可される時に立つフラグ信号であり、メ
モリの特定のアドレスに書き込みが実行されると
ハイになる動作許可信号である。また１６は
ANDゲートであり、動作許可信号１８とクロツ
ク信号６との論理積をとる。１７はANDゲート
１６の出力であり、フリーラン・カウンタ９への
入力となる信号である。
なお、３０はANDゲート１２，１６、NORゲ
ート１４，１５からなるクロツク信号制御用ゲー
ト、２０は該クロツク信号制御用ゲート３０及び
アドレス・デコーダ１１からなるモード切換回路
であり、アドレス・デコーダ１１により、マイク
ロコンピユータがメモリの特定のアドレスをアク
セスしたことを検出され、動作モードを切換えた
いことが検出されると、フリーラン・カウンタへ
のクロツク信号の供給を開始あるいは停止して動
作モードを切換えるものである。
ート１４，１５からなるクロツク信号制御用ゲー
ト、２０は該クロツク信号制御用ゲート３０及び
アドレス・デコーダ１１からなるモード切換回路
であり、アドレス・デコーダ１１により、マイク
ロコンピユータがメモリの特定のアドレスをアク
セスしたことを検出され、動作モードを切換えた
いことが検出されると、フリーラン・カウンタへ
のクロツク信号の供給を開始あるいは停止して動
作モードを切換えるものである。
次に、上記のウオツチドツグ・タイマのモード
切換動作について説明する。まず、電源投入時の
ハードウエア・リセツトによりリセツト信号４は
一定時間ハイレベルに保たれ、NORゲート１４，
１５で形成されるフリツプ・フロツプ４０は、動
作許可フラグ１８をロウレベルに固定する。これ
によりクロツク信号６はANDゲート１６により
阻止され、フリーラン・カウンタ入力クロツク信
号１７はロウレベルに固定され、フリーラン・カ
ウンタ９はカウントを停止したままの状態とな
り、ウオツチドツグ・タイマは動作を禁止された
状態を続ける。
切換動作について説明する。まず、電源投入時の
ハードウエア・リセツトによりリセツト信号４は
一定時間ハイレベルに保たれ、NORゲート１４，
１５で形成されるフリツプ・フロツプ４０は、動
作許可フラグ１８をロウレベルに固定する。これ
によりクロツク信号６はANDゲート１６により
阻止され、フリーラン・カウンタ入力クロツク信
号１７はロウレベルに固定され、フリーラン・カ
ウンタ９はカウントを停止したままの状態とな
り、ウオツチドツグ・タイマは動作を禁止された
状態を続ける。
上記の動作禁止状態からウオツチドツグ・タイ
マを動作許可状態に移すためには、マイクロコン
ピユータのプロセツサが特定のアドレスに対して
書き込み動作を実行する必要があり、こうした書
き込みを実行した場合、アドレス・バス３からの
特定のアドレス信号はアドレス・デコーダ１１に
よりデコードされ、書き込み信号５との論理積が
とられ信号１３はハイレベルになる。この時、す
でに外部からのリセツト信号４はロウレベルにあ
るため、フリツプ・フロツプ４０は反転し、動作
許可フラグ１８はハイレベルに固定され、クロツ
ク信号６はANDゲート１６を通りフリーラン・
カウンタ入力クロツク信号１７としてフリーラ
ン・カウンタへ入力されることとなる。従つてウ
オツチドツグ・タイマは動作許可状態へと移る。
これに対し、動作許可状態から動作禁止状態への
モード切換はリセツト信号４においてのみ可能で
あり、従つてプロセツサの暴走によつて動作許可
状態から動作禁止状態にモード切換えされるよう
なことは起こりえない。
マを動作許可状態に移すためには、マイクロコン
ピユータのプロセツサが特定のアドレスに対して
書き込み動作を実行する必要があり、こうした書
き込みを実行した場合、アドレス・バス３からの
特定のアドレス信号はアドレス・デコーダ１１に
よりデコードされ、書き込み信号５との論理積が
とられ信号１３はハイレベルになる。この時、す
でに外部からのリセツト信号４はロウレベルにあ
るため、フリツプ・フロツプ４０は反転し、動作
許可フラグ１８はハイレベルに固定され、クロツ
ク信号６はANDゲート１６を通りフリーラン・
カウンタ入力クロツク信号１７としてフリーラ
ン・カウンタへ入力されることとなる。従つてウ
オツチドツグ・タイマは動作許可状態へと移る。
これに対し、動作許可状態から動作禁止状態への
モード切換はリセツト信号４においてのみ可能で
あり、従つてプロセツサの暴走によつて動作許可
状態から動作禁止状態にモード切換えされるよう
なことは起こりえない。
このように、本実施例によれば、従来のウオツ
チドツグ・タイマの機能を何ら損なうことなく、
ウオツチドツグ・タイマの動作を禁止するモード
を付加することが可能となり、ウオツチドツグ・
タイマを必要としない場合のプログラムサイズ
と、プログラム開発時における能率を著しく改善
することができる。
チドツグ・タイマの機能を何ら損なうことなく、
ウオツチドツグ・タイマの動作を禁止するモード
を付加することが可能となり、ウオツチドツグ・
タイマを必要としない場合のプログラムサイズ
と、プログラム開発時における能率を著しく改善
することができる。
なお、上記実施例では、特定のアドレスに書き
込みを実行することでモードを切替えているが、
特定のアドレスから読出しを実行することによつ
てモード切換を行なうにしてもよく、上記実施例
と同様の効果を奏する。
込みを実行することでモードを切替えているが、
特定のアドレスから読出しを実行することによつ
てモード切換を行なうにしてもよく、上記実施例
と同様の効果を奏する。
また、特定アドレスへの書込みまたは読出しの
実行はマイクロコンピユータの内蔵メモリに記憶
されたプログラムにより実行されるものである
が、外付けのROM等に記憶されたプログラムに
より実行されてもよく、上記実施例と同様の効果
を奏する。
実行はマイクロコンピユータの内蔵メモリに記憶
されたプログラムにより実行されるものである
が、外付けのROM等に記憶されたプログラムに
より実行されてもよく、上記実施例と同様の効果
を奏する。
以上のように、この発明に係るウオツチドツ
グ・タイマによれば、マイクロ・コンピユータが
使用するクロツクをカウントしそのカウント値が
所定値に達した時上記マイクロ・コンピユータに
対しリセツト信号を発生するカウンタと、マイク
ロ・コンピユータが特定のコードを出力したこと
を判定し上記カウンタに対しクリア信号を発生す
るクリア回路と、マイクロ・コンピユータが特定
のアドレスに書込みまたは読出しを行なつたこと
を検出するアドレスデコーダ、このアドレスデコ
ーダの検出信号によりセツトされマイクロ・コン
ピユータ電源投入時およびリセツト時にリセツト
されるフリツプフロツプ、および該フリツプフロ
ツプがリセツトされた時は上記クロツクの上記カ
ウンタへの供給を禁止し上記フリツプフロツプが
セツトされた時は上記クロツクの上記カウンタへ
の供給を許可するゲート回路からなるモード切換
回路とを備え、モード切換回路は、シングルチツ
プ・マイクロコンピユータの内蔵メモリに記憶さ
れたプログラムにより上記特定アドレスに書込み
または読出しを行なつた場合における外部からの
上記特定アドレスの入力によりウオツチドツグ・
タイマの動作を許可する動作許可モードに設定
し、外部からのリセツト信号の入力により、上記
フリツプフロツプがリセツトされた場合はその動
作を停止させる動作停止モードに設定するように
構成したので、ウオツチドツグ・タイマの機能が
不要な時には外部からの信号によりその動作を停
止できる機能を、従来のウオツチドツグ・タイマ
の機能を何ら損なうことなく付加することができ
る効果がある。
グ・タイマによれば、マイクロ・コンピユータが
使用するクロツクをカウントしそのカウント値が
所定値に達した時上記マイクロ・コンピユータに
対しリセツト信号を発生するカウンタと、マイク
ロ・コンピユータが特定のコードを出力したこと
を判定し上記カウンタに対しクリア信号を発生す
るクリア回路と、マイクロ・コンピユータが特定
のアドレスに書込みまたは読出しを行なつたこと
を検出するアドレスデコーダ、このアドレスデコ
ーダの検出信号によりセツトされマイクロ・コン
ピユータ電源投入時およびリセツト時にリセツト
されるフリツプフロツプ、および該フリツプフロ
ツプがリセツトされた時は上記クロツクの上記カ
ウンタへの供給を禁止し上記フリツプフロツプが
セツトされた時は上記クロツクの上記カウンタへ
の供給を許可するゲート回路からなるモード切換
回路とを備え、モード切換回路は、シングルチツ
プ・マイクロコンピユータの内蔵メモリに記憶さ
れたプログラムにより上記特定アドレスに書込み
または読出しを行なつた場合における外部からの
上記特定アドレスの入力によりウオツチドツグ・
タイマの動作を許可する動作許可モードに設定
し、外部からのリセツト信号の入力により、上記
フリツプフロツプがリセツトされた場合はその動
作を停止させる動作停止モードに設定するように
構成したので、ウオツチドツグ・タイマの機能が
不要な時には外部からの信号によりその動作を停
止できる機能を、従来のウオツチドツグ・タイマ
の機能を何ら損なうことなく付加することができ
る効果がある。
第１図はこの発明の一実施例によるウオツチド
ツグ・タイマを示す図、第２図は従来のウオツチ
ドツグ・タイマを示す図である。 図において、１はウオツチドツグ・タイマ、２
はデータ・バス、３はアドレス・バス、４は外部
からのリセツト信号、５は書き込み信号、６はク
ロツク信号、７はウオツチドツグ・タイマ・クリ
ア判定回路、８はフリーラン・カウンタ・クリア
信号、９はフリーラン・カウンタ、１０はウオツ
チドツグ・タイマよりのリセツト信号や１１はア
ドレス・デコーダ、１２，１６はANDゲート、
１３は特定のアドレスに書き込みが実行された時
に出力される信号、１４，１５はNORゲート、
１７はフリーラン・カウンタ入力クロツク信号、
１８は動作許可フラグ、２０はモード切換回路、
３０はクロツク信号制御用ゲート、４０はフリツ
プ・フロツプである。なお図中同一符号は同一又
は相当部分を示す。
ツグ・タイマを示す図、第２図は従来のウオツチ
ドツグ・タイマを示す図である。 図において、１はウオツチドツグ・タイマ、２
はデータ・バス、３はアドレス・バス、４は外部
からのリセツト信号、５は書き込み信号、６はク
ロツク信号、７はウオツチドツグ・タイマ・クリ
ア判定回路、８はフリーラン・カウンタ・クリア
信号、９はフリーラン・カウンタ、１０はウオツ
チドツグ・タイマよりのリセツト信号や１１はア
ドレス・デコーダ、１２，１６はANDゲート、
１３は特定のアドレスに書き込みが実行された時
に出力される信号、１４，１５はNORゲート、
１７はフリーラン・カウンタ入力クロツク信号、
１８は動作許可フラグ、２０はモード切換回路、
３０はクロツク信号制御用ゲート、４０はフリツ
プ・フロツプである。なお図中同一符号は同一又
は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ マイクロ・コンピユータの暴走を防止するた
めのウオツチドツグ・タイマにおいて、 上記マイクロ・コンピユータが使用するクロツ
クをカウントしそのカウント値が所定値に達した
時上記マイクロ・コンピユータに対しリセツト信
号を発生するカウンタと、 上記マイクロ・コンピユータが特定のコードを
出力したことを判定し上記カウンタに対しクリア
信号を発生するクリア回路と、 上記マイクロ・コンピユータが特定のアドレス
に書込みまたは読出しを行なつたことを検出する
アドレスデコーダ、 該アドレスデコーダの検出信号によりセツトさ
れ上記マイクロ・コンピユータの電源投入時およ
びリセツト時にリセツトされるフリツプフロツ
プ、および該フリツプフロツプがリセツトされた
時は上記クロツクの上記カウンタへの供給を禁止
し上記フリツプフロツプがセツトされた時は上記
クロツクの上記カウンタへの供給を許可するゲー
ト回路からなるモード切換回路とを備え、 上記モード切換回路は、、シングルチツプ・マ
イクロコンピユータの内蔵メモリに記憶されたプ
ログラムにより上記特定アドレスに書込みまたは
読出しを行なつた場合における、外部からの上記
特定アドレスの入力によりウオツチドツグ・タイ
マの動作を許可する動作許可モードに設定し、外
部からのリセツト信号の入力により上記フリツプ
フロツプがリセツトされた場合はその動作を停止
させる動作停止モードに設定することを特徴とす
るウオツチドツグ・タイマ。 ２ その全体を半導体集積回路により構成したこ
とを特徴とする特許請求の範囲第１項記載のウオ
ツチドツグ・タイマ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60138609A JPS61296443A (ja) | 1985-06-24 | 1985-06-24 | ウオツチドツグ・タイマ |
| US06/877,424 US4752930A (en) | 1985-06-24 | 1986-06-23 | Watch dog timer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60138609A JPS61296443A (ja) | 1985-06-24 | 1985-06-24 | ウオツチドツグ・タイマ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61296443A JPS61296443A (ja) | 1986-12-27 |
| JPH0519738B2 true JPH0519738B2 (ja) | 1993-03-17 |
Family
ID=15226079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60138609A Granted JPS61296443A (ja) | 1985-06-24 | 1985-06-24 | ウオツチドツグ・タイマ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4752930A (ja) |
| JP (1) | JPS61296443A (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310248A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | マイクロプロセツサの異常状態検出方式 |
| JPS6377244A (ja) * | 1986-09-19 | 1988-04-07 | Nippon Denso Co Ltd | 通信制御装置 |
| GB2197508A (en) * | 1986-11-03 | 1988-05-18 | Philips Electronic Associated | Data processing system with watchdog |
| JPS63118651U (ja) * | 1987-01-28 | 1988-08-01 | ||
| JPS63221437A (ja) * | 1987-03-11 | 1988-09-14 | Alps Electric Co Ltd | Ｃｐｕの暴走検出方式 |
| US4860289A (en) * | 1987-10-19 | 1989-08-22 | John Fluke Mfg. Co., Inc. | Reset circuit for electrically isolated circuits communicating via uart |
| JPH01137853A (ja) * | 1987-11-25 | 1989-05-30 | Toshiba Corp | 通信制御システム |
| JPH01233525A (ja) * | 1988-03-14 | 1989-09-19 | Fujitsu Ltd | コンピュータ |
| US4890285A (en) * | 1988-04-01 | 1989-12-26 | Digital Equipment Corporation | Cycle counter for timeout microdiagnostics |
| JPH01172152U (ja) * | 1988-05-24 | 1989-12-06 | ||
| US4982404A (en) * | 1988-10-12 | 1991-01-01 | American Standard Inc. | Method and apparatus for insuring operation of a multiple part system controller |
| JPH0325943U (ja) * | 1989-07-24 | 1991-03-18 | ||
| GB2241799B (en) * | 1990-03-08 | 1993-12-08 | Sony Corp | Supervision of microprocessors |
| US5155729A (en) * | 1990-05-02 | 1992-10-13 | Rolm Systems | Fault recovery in systems utilizing redundant processor arrangements |
| US5107523A (en) * | 1990-12-11 | 1992-04-21 | Intel Corporation | Processor clock governor |
| JPH04241642A (ja) * | 1991-01-16 | 1992-08-28 | Nec Corp | マイクロコンピュータの暴走検出方式 |
| EP0509479B1 (en) * | 1991-04-16 | 1998-10-14 | Nec Corporation | Multiprocessor system |
| JP2658697B2 (ja) * | 1991-12-11 | 1997-09-30 | 富士通株式会社 | ウォッチ・ドック・タイマ回路 |
| US5566352A (en) * | 1993-01-04 | 1996-10-15 | Cirrus Logic, Inc. | Register-read acknowledgment and prioritization for integration with a hardware-based interrupt acknowledgment mechanism |
| JP3297249B2 (ja) * | 1995-05-26 | 2002-07-02 | 三菱電機株式会社 | 分散型リモートｉ／ｏ式制御システムの制御方法 |
| FI108898B (fi) | 1996-07-09 | 2002-04-15 | Nokia Corp | Menetelmä prosessorin resetoimiseksi ja vahtikoira |
| JP3234787B2 (ja) | 1996-12-02 | 2001-12-04 | 株式会社東海理化電機製作所 | コンピュータ監視装置 |
| JP3586529B2 (ja) * | 1996-12-02 | 2004-11-10 | 株式会社東海理化電機製作所 | コンピュータ監視装置 |
| US6003133A (en) * | 1997-11-17 | 1999-12-14 | Motorola, Inc. | Data processor with a privileged state firewall and method therefore |
| JP2002189614A (ja) | 2000-12-22 | 2002-07-05 | Nec Microsystems Ltd | ウォッチドッグタイマとそれを内蔵したマイクロコンピュータ及びマイクロコンピュータの暴走防止制御方法 |
| US7496929B2 (en) * | 2004-05-28 | 2009-02-24 | Intel Corporation | Performance of operations on a hardware resource through integral interpretive execution |
| US20070050685A1 (en) * | 2005-08-23 | 2007-03-01 | Tsai Chung-Hung | Method of resetting an unresponsive system and system capable of recovering from an unresponsive condition |
| JP5951429B2 (ja) | 2012-02-01 | 2016-07-13 | ルネサスエレクトロニクス株式会社 | ウォッチドッグ回路、電源ｉｃ、及びウォッチドッグ監視システム |
| JP2014123284A (ja) * | 2012-12-21 | 2014-07-03 | Makita Corp | 乱数発生装置 |
| JP7202162B2 (ja) * | 2018-12-06 | 2023-01-11 | ローム株式会社 | ウィンドウ型ウォッチドッグタイマ及び半導体装置 |
| CN111309508B (zh) * | 2020-02-18 | 2023-06-13 | 西安微电子技术研究所 | 一种嵌入式星载计算机看门狗电路及其工作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57211652A (en) * | 1981-06-23 | 1982-12-25 | Oki Electric Ind Co Ltd | Data processing device |
| JPS59119453A (ja) * | 1982-12-27 | 1984-07-10 | Fujitsu Ltd | Ｃｐｕ暴走監視回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4023109A (en) * | 1975-08-14 | 1977-05-10 | The Van Epps Design And Development Co., Inc. | Sequence control system with timed operations |
| US4355359A (en) * | 1979-03-23 | 1982-10-19 | Nissan Motor Company, Limited | Control system for internal combustion engines |
| US4340965A (en) * | 1980-10-22 | 1982-07-20 | Owens-Corning Fiberglas Corporation | Method of and apparatus for detecting and circumventing malfunctions in a current-loop communications system |
| JPS57155601A (en) * | 1981-03-20 | 1982-09-25 | Nippon Denso Co Ltd | Car safety device |
| DE3207633A1 (de) * | 1982-02-26 | 1983-09-15 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur ueberwachung eines mikroprozessors |
| US4538273A (en) * | 1982-11-12 | 1985-08-27 | Honeywell Inc. | Dual input watchdog timer |
| US4594685A (en) * | 1983-06-24 | 1986-06-10 | General Signal Corporation | Watchdog timer |
| US4627060A (en) * | 1984-11-29 | 1986-12-02 | Baxter Travenol Laboratories, Inc. | Watchdog timer |
-
1985
- 1985-06-24 JP JP60138609A patent/JPS61296443A/ja active Granted
-
1986
- 1986-06-23 US US06/877,424 patent/US4752930A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57211652A (en) * | 1981-06-23 | 1982-12-25 | Oki Electric Ind Co Ltd | Data processing device |
| JPS59119453A (ja) * | 1982-12-27 | 1984-07-10 | Fujitsu Ltd | Ｃｐｕ暴走監視回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61296443A (ja) | 1986-12-27 |
| US4752930A (en) | 1988-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0519738B2 (ja) | ||
| US6202104B1 (en) | Processor having a clock driven CPU with static design | |
| US5819100A (en) | Operating system independent method and system for preserving hard disk drive life span in power managed computers | |
| KR0138697B1 (ko) | 마이크로컴퓨터 | |
| JP2000132427A (ja) | 永久プログラマブルイネ―ブルメント付き改良型ウォッチドッグタイマ制御回路 | |
| KR100204850B1 (ko) | 특정저장영역의 기입보호기능을 구비한 정보처리장치 및 그방법 | |
| US5274791A (en) | Microprocessor with OEM mode for power management with input/output intiated selection of special address space | |
| US5737588A (en) | Driving circuit for a microcomputer that enables sleep control using a small-scale timer | |
| JP2621894B2 (ja) | マイクロコンピュータ | |
| JPH0155497B2 (ja) | ||
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JPS603658B2 (ja) | デイジタル保護制御装置 | |
| JP2870083B2 (ja) | ウオッチドッグタイマ内蔵マイクロコンピュータ | |
| JP3102336B2 (ja) | 不正データ書き込み防止回路 | |
| KR100238175B1 (ko) | 버스 제어논리장치 | |
| JPH0744407A (ja) | マイクロコンピュータのバックアップ装置 | |
| JPH03201040A (ja) | ウォッチドッグタイマ | |
| JP2978508B2 (ja) | マイクロコンピュータ | |
| JP3278843B2 (ja) | マイクロコンピュータ | |
| JPH0535539A (ja) | ウオツチドツグ・タイマ | |
| JPH03252886A (ja) | シングルチップマイクロコンピュータ | |
| JP2578267B2 (ja) | マイクロコンピュータ・システム | |
| JPH06230993A (ja) | 情報処理装置 | |
| JPH05257751A (ja) | マイクロコンピュータ | |
| JP2000305669A (ja) | リセット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| EXPY | Cancellation because of completion of term |