JPH04241642A - マイクロコンピュータの暴走検出方式 - Google Patents
マイクロコンピュータの暴走検出方式Info
- Publication number
- JPH04241642A JPH04241642A JP3002993A JP299391A JPH04241642A JP H04241642 A JPH04241642 A JP H04241642A JP 3002993 A JP3002993 A JP 3002993A JP 299391 A JP299391 A JP 299391A JP H04241642 A JPH04241642 A JP H04241642A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- runaway
- program
- executed
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 34
- 238000005259 measurement Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
を用いたシステムにおいて、マイクロコンピュータのプ
ログラムの暴走による異常を検出する、暴走検出回路の
暴走検出方式に関する。
を用いたシステムにおいて、マイクロコンピュータのプ
ログラムの暴走による異常を検出する、暴走検出回路の
暴走検出方式に関する。
【０００２】
【従来の技術】従来例について、図面を参照して説明す
る。図５には従来のマイクロコンピュータシステムを示
すブロック図である。マイクロコンピュータシステム５
００は、命令コードあるいはデータを格納するメモリ１
０１と、メモリ１０１に格納された命令を読み出して実
行するマイクロコンピュータ５０１と、マイクロコンピ
ュータ５０１の暴走を検出する為のウォッチドッグタイ
マ１０３を有しており、マイクロコンピュータ５０１と
メモリ１０１はメモリバス１０５で接続されている。
る。図５には従来のマイクロコンピュータシステムを示
すブロック図である。マイクロコンピュータシステム５
００は、命令コードあるいはデータを格納するメモリ１
０１と、メモリ１０１に格納された命令を読み出して実
行するマイクロコンピュータ５０１と、マイクロコンピ
ュータ５０１の暴走を検出する為のウォッチドッグタイ
マ１０３を有しており、マイクロコンピュータ５０１と
メモリ１０１はメモリバス１０５で接続されている。
【０００３】マイクロコンピュータ５０１は、メモリバ
ス１０５によりメモリ１０１からプログラムを読み出し
て実行する。
ス１０５によりメモリ１０１からプログラムを読み出し
て実行する。
【０００４】プログラムが正常に実行された場合には、
所定の時間内にウォッチドッグタイマクリア命令が実行
され、マイクロコンピュータ５０１がタイマクリア信号
５０１−１を出力して、ウォッチドッグタイマ１０３が
クリアされる。しかし、プログラムの暴走により、所定
の時間内にウォッチドッグタイマクリア命令が実行され
ず、ウォッチドッグタイマ１０３がクリアされなかった
場合には、ウォッチドッグタイマ１０３は、オーバーフ
ローしてタイマオーバーフロー信号１０３−１をマイク
ロコンピュータ５０１に出力する。
所定の時間内にウォッチドッグタイマクリア命令が実行
され、マイクロコンピュータ５０１がタイマクリア信号
５０１−１を出力して、ウォッチドッグタイマ１０３が
クリアされる。しかし、プログラムの暴走により、所定
の時間内にウォッチドッグタイマクリア命令が実行され
ず、ウォッチドッグタイマ１０３がクリアされなかった
場合には、ウォッチドッグタイマ１０３は、オーバーフ
ローしてタイマオーバーフロー信号１０３−１をマイク
ロコンピュータ５０１に出力する。
【０００５】これにより、マイクロコンピュータ５０１
は、暴走検出時の処理ルーチンを起動する。
は、暴走検出時の処理ルーチンを起動する。
【０００６】
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータシステムにおける暴走検出方式では、マ
イクロコンピュータが、所定のプログラム実行を行なわ
ずにウォッチドッグタイマのクリアしてしまう場合、あ
るいはウォッチドッグタイマのクリアを行なう命令を含
む無限ループに陥ってしまい、ループ内で毎回ウォッチ
ドッグタイマをクリアしてしまう場合、これを検出する
ことができない、という欠点を有している。
ロコンピュータシステムにおける暴走検出方式では、マ
イクロコンピュータが、所定のプログラム実行を行なわ
ずにウォッチドッグタイマのクリアしてしまう場合、あ
るいはウォッチドッグタイマのクリアを行なう命令を含
む無限ループに陥ってしまい、ループ内で毎回ウォッチ
ドッグタイマをクリアしてしまう場合、これを検出する
ことができない、という欠点を有している。
【０００７】本発明の目的は、所定のプログラム実行を
行なわずにウォッチドッグタイマをクリアしたり、クリ
ア命令を含む無限ループ陥ってしまった場合でも、これ
を検出できるマイクロコンピュータの暴走検出方式を提
供することにある。
行なわずにウォッチドッグタイマをクリアしたり、クリ
ア命令を含む無限ループ陥ってしまった場合でも、これ
を検出できるマイクロコンピュータの暴走検出方式を提
供することにある。
【０００８】
【課題を解決するための手段】本発明によるマイクロコ
ンピュータの暴走検出方式は、各種データ及びプログラ
ムを記憶する記憶手段と、記憶手段からプログラムを読
み出して実行する命令実行手段を少なくとも有するマイ
クロコンピュータと、マイクロコンピュータの実行状態
を監視して暴走を検出する暴走検出手段を有し、暴走検
出手段が、所定の時間を計測する計測手段と、予め設定
されたプログラム内の指定箇所の命令を実行したか否か
を示す表示手段と、計測手段への書込み時に表示手段の
内容によりプログラムの暴走を判定する判定手段を有す
る。
ンピュータの暴走検出方式は、各種データ及びプログラ
ムを記憶する記憶手段と、記憶手段からプログラムを読
み出して実行する命令実行手段を少なくとも有するマイ
クロコンピュータと、マイクロコンピュータの実行状態
を監視して暴走を検出する暴走検出手段を有し、暴走検
出手段が、所定の時間を計測する計測手段と、予め設定
されたプログラム内の指定箇所の命令を実行したか否か
を示す表示手段と、計測手段への書込み時に表示手段の
内容によりプログラムの暴走を判定する判定手段を有す
る。
【０００９】
【実施例】本発明の実施例について、図面を参照して説
明する。図１に、本発明の暴走検出方式による暴走検出
回路を備えたマイクロコンピュータシステムの一実施例
を示す。マイクロコンピュータ１００は、命令コードあ
るいはデータを格納するメモリ１０１と、メモリ１０１
に格納された命令を読み出して実行するマイクロコンピ
ュータ１０２と、マイクロコンピュータ１０２の暴走を
検出する為のウォッチドッグタイマ１０３と、ウォッチ
ドッグタイマ１０３をクリアするタイミングを制御する
ウォッチドッグタイマ制御部１０４を有している。又、
マイクロコンピュータ１０２とメモリ１０１はメモリバ
ス１０５で、マイクロコンピュータ１０２とウォッチド
ッグタイマ制御部１０４は周辺バス１０６で接続されて
いる。
明する。図１に、本発明の暴走検出方式による暴走検出
回路を備えたマイクロコンピュータシステムの一実施例
を示す。マイクロコンピュータ１００は、命令コードあ
るいはデータを格納するメモリ１０１と、メモリ１０１
に格納された命令を読み出して実行するマイクロコンピ
ュータ１０２と、マイクロコンピュータ１０２の暴走を
検出する為のウォッチドッグタイマ１０３と、ウォッチ
ドッグタイマ１０３をクリアするタイミングを制御する
ウォッチドッグタイマ制御部１０４を有している。又、
マイクロコンピュータ１０２とメモリ１０１はメモリバ
ス１０５で、マイクロコンピュータ１０２とウォッチド
ッグタイマ制御部１０４は周辺バス１０６で接続されて
いる。
【００１０】ウォッチドッグタイマ制御部１０４は、プ
ログラムで指定されたアドレスを通過したか否かを示す
１ビットの通過状態表示レジスタ１０４−１を有してお
り、通過状態表示レジスタ１０４−１は、リセット“０
”にクリアされる。
ログラムで指定されたアドレスを通過したか否かを示す
１ビットの通過状態表示レジスタ１０４−１を有してお
り、通過状態表示レジスタ１０４−１は、リセット“０
”にクリアされる。
【００１１】プログラマは、プログラム中でウォッチド
ッグタイマ１０３に対するクリア命令（以下、ウォッチ
ドッグタイマクリア命令と記す）を実行する迄に必ず通
過する点を１箇所任意に選択し、予めそこに通過状態表
示レジスタ１０４−１のビットを“１”にセットする命
令（以下、通過状態表示レジスタセット命令と記す）を
挿入しておく。
ッグタイマ１０３に対するクリア命令（以下、ウォッチ
ドッグタイマクリア命令と記す）を実行する迄に必ず通
過する点を１箇所任意に選択し、予めそこに通過状態表
示レジスタ１０４−１のビットを“１”にセットする命
令（以下、通過状態表示レジスタセット命令と記す）を
挿入しておく。
【００１２】この動作のフローを図２に示す。図２で、
ルーチン１とルーチン４は、ルーチン６でウォッチドッ
グタイマ１０３をクリアする前に必ず通過するプログラ
ム群を、ルーチン２，ルーチン３，ルーチン５は、条件
によっては通過しないプログラム群を示しており、通過
状態表示レジスタセット命令をルーチン４に、設定して
おく。
ルーチン１とルーチン４は、ルーチン６でウォッチドッ
グタイマ１０３をクリアする前に必ず通過するプログラ
ム群を、ルーチン２，ルーチン３，ルーチン５は、条件
によっては通過しないプログラム群を示しており、通過
状態表示レジスタセット命令をルーチン４に、設定して
おく。
【００１３】マイクロコンピュータ１０２は、メモリバ
ス１０５によりメモリ１０１からプログラムを読み出し
て実行し、通過状態表示レジスタセット命令では、周辺
バス１０６を介して、通過状態表示レジスタ１０４−１
へ“１”を書込む。
ス１０５によりメモリ１０１からプログラムを読み出し
て実行し、通過状態表示レジスタセット命令では、周辺
バス１０６を介して、通過状態表示レジスタ１０４−１
へ“１”を書込む。
【００１４】プログラムが正常のパスで実行された場合
、ルーチン６内でウォッチドッグタイマクリア命令を実
行した時に、通過状態表示レジスタ１０４−１が“１”
にセットされている。
、ルーチン６内でウォッチドッグタイマクリア命令を実
行した時に、通過状態表示レジスタ１０４−１が“１”
にセットされている。
【００１５】マイクロコンピュータ１０２は、ウォッチ
ドッグタイマクリア命令の実行により、ウォッチドッグ
タイマ制御部１０４に対して、タイマクリア要求信号１
０２−１を出力する。ウォッチドッグタイマ制御部１０
４は、通過状態表示レジスタ１０４−１が“１”にセッ
トされている為、プログラムが正常にパスしたとみなし
、ウォッチドッグタイマ１０３に対して、タイマクリア
信号１０４−２を出力してウォッチドッグタイマ１０３
をクリアすると共に、通過状態表示レジスタ１０４−１
を“０”にリセットする。
ドッグタイマクリア命令の実行により、ウォッチドッグ
タイマ制御部１０４に対して、タイマクリア要求信号１
０２−１を出力する。ウォッチドッグタイマ制御部１０
４は、通過状態表示レジスタ１０４−１が“１”にセッ
トされている為、プログラムが正常にパスしたとみなし
、ウォッチドッグタイマ１０３に対して、タイマクリア
信号１０４−２を出力してウォッチドッグタイマ１０３
をクリアすると共に、通過状態表示レジスタ１０４−１
を“０”にリセットする。
【００１６】プログラムがルーチン４を通過せず、通過
状態表示レジスタセット命令が実行されなかった場合に
は、通過状態表示レジスタ１０４−１が“０”にリセッ
トされたままになっている為、ウォッチドッグタイマ制
御部１０４は、プログラムが暴走したとみなし、マイク
ロコンピュータ１０２に対して暴走検出信号１０４−３
を出力する。
状態表示レジスタセット命令が実行されなかった場合に
は、通過状態表示レジスタ１０４−１が“０”にリセッ
トされたままになっている為、ウォッチドッグタイマ制
御部１０４は、プログラムが暴走したとみなし、マイク
ロコンピュータ１０２に対して暴走検出信号１０４−３
を出力する。
【００１７】これよりマイクロコンピュータ１０２は、
プログラム暴走時の処理ルーチンを起動する。
プログラム暴走時の処理ルーチンを起動する。
【００１８】また、従来例と同様に、プログラムの暴走
により、所定の時間内にウォッチドッグタイマクリア命
令が実行されず、ウォッチドッグタイマ１０３がクリア
されなかった場合には、ウォッチドッグタイマ１０３は
、オーバーフローしてタイマオーバーフロー信号１０３
−１をマイクロコンピュータ１０２に出力する。
により、所定の時間内にウォッチドッグタイマクリア命
令が実行されず、ウォッチドッグタイマ１０３がクリア
されなかった場合には、ウォッチドッグタイマ１０３は
、オーバーフローしてタイマオーバーフロー信号１０３
−１をマイクロコンピュータ１０２に出力する。
【００１９】以上の動作により、マイクロコンピュータ
１０２は、暴走検出時の処理ルーチンを起動する。
１０２は、暴走検出時の処理ルーチンを起動する。
【００２０】本発明の第２の実施例について、図面を参
照して説明する。図３は、本発明の暴走検出方式による
暴走検出回路を備えたマイクロコンピュータシステムの
一実施例を示すブロック図である。マイクロコンピュー
タシステム３００は、第１の実施例とほぼ同様であるが
、ウォッチドッグタイマ制御部３０１は、プログラムで
指定されたアドレスを通過したか否かを示す８ビットの
通過状態表示レジスタ３０１−１を有しており、通過状
態表示レジスタ３０１−１のビットは、リセットで全て
“０”にクリアされる。
照して説明する。図３は、本発明の暴走検出方式による
暴走検出回路を備えたマイクロコンピュータシステムの
一実施例を示すブロック図である。マイクロコンピュー
タシステム３００は、第１の実施例とほぼ同様であるが
、ウォッチドッグタイマ制御部３０１は、プログラムで
指定されたアドレスを通過したか否かを示す８ビットの
通過状態表示レジスタ３０１−１を有しており、通過状
態表示レジスタ３０１−１のビットは、リセットで全て
“０”にクリアされる。
【００２１】プログラマは、プログラム中でウォッチド
ッグタイマ１０３に対するウォッチドッグタイマクリア
命令を実行する迄に必ず通過する点を最大８箇所任意に
選択し、予めそこに通過状態レジスタ３０１−１の各ビ
ットを“１”にセットする通過状態表示レジスタセット
命令を挿入しておく。
ッグタイマ１０３に対するウォッチドッグタイマクリア
命令を実行する迄に必ず通過する点を最大８箇所任意に
選択し、予めそこに通過状態レジスタ３０１−１の各ビ
ットを“１”にセットする通過状態表示レジスタセット
命令を挿入しておく。
【００２２】８箇所指定する必要がない場合、例えば４
箇所設定したい場合には、それ以外の４ビットに初期ル
ーチンで予め“１”をセットしておけばよく、この様に
プログラム中のチェックポイント数を任意に指定する事
ができる。
箇所設定したい場合には、それ以外の４ビットに初期ル
ーチンで予め“１”をセットしておけばよく、この様に
プログラム中のチェックポイント数を任意に指定する事
ができる。
【００２３】第１の実施例と同様、プログラムが正常の
パスで実行された場合、ウォッチドッグタイマクリア命
令を実行した時、通過状態表示レジスタ３０１−１の全
ビットが“１”にセットされている。
パスで実行された場合、ウォッチドッグタイマクリア命
令を実行した時、通過状態表示レジスタ３０１−１の全
ビットが“１”にセットされている。
【００２４】マイクロコンピュータ１０２は、ウォッチ
ドッグタイマクリア命令の実行により、ウォッチドッグ
タイマ制御部３０１に対して、タイマクリア要求信号１
０２−１を出力する。ウォッチドッグタイマ制御部３０
１は、通過状態表示レジスタ３０１−１の全ビットが“
１”にセットされている為、プログラムが正常にパスし
たとみなし、ウォッチドッグタイマ１０３に対して、タ
イマクリア信号１０４−２を出力してウォッチドッグタ
イマ１０３をクリアすると共に、通過状態表示レジスタ
３０１−１の全ビットを“０”にリセットする。
ドッグタイマクリア命令の実行により、ウォッチドッグ
タイマ制御部３０１に対して、タイマクリア要求信号１
０２−１を出力する。ウォッチドッグタイマ制御部３０
１は、通過状態表示レジスタ３０１−１の全ビットが“
１”にセットされている為、プログラムが正常にパスし
たとみなし、ウォッチドッグタイマ１０３に対して、タ
イマクリア信号１０４−２を出力してウォッチドッグタ
イマ１０３をクリアすると共に、通過状態表示レジスタ
３０１−１の全ビットを“０”にリセットする。
【００２５】プログラムが正常のパスで実行されず、一
部の通過状態表示レジスタセット命令が実行されなかっ
た場合には、通過状態表示レジスタ３０１−１の一部が
“０”にリセットされたままになっている為、ウォッチ
ドッグタイマ制御部３０１は、プログラムが暴走したと
みなし、マイクロコンピュータ１０２に対して不正実行
検出信号１０４−３を出力する。これよりマイクロコン
ピュータ１０２は、プログラム暴走時の処理ルーチンを
起動する。
部の通過状態表示レジスタセット命令が実行されなかっ
た場合には、通過状態表示レジスタ３０１−１の一部が
“０”にリセットされたままになっている為、ウォッチ
ドッグタイマ制御部３０１は、プログラムが暴走したと
みなし、マイクロコンピュータ１０２に対して不正実行
検出信号１０４−３を出力する。これよりマイクロコン
ピュータ１０２は、プログラム暴走時の処理ルーチンを
起動する。
【００２６】マイクロコンピュータ１０２は、処理ルー
チン内で通過状態表示レジスタ３０１−１を読み出すこ
とにより、どのルーチンを通過しなかったかを知ること
ができる。
チン内で通過状態表示レジスタ３０１−１を読み出すこ
とにより、どのルーチンを通過しなかったかを知ること
ができる。
【００２７】本実施例では、最大８箇所の通過チェック
ポイントを指定できる場合を示したが、チェックポイン
ト数を任意の数に拡張する場合も同様である。
ポイントを指定できる場合を示したが、チェックポイン
ト数を任意の数に拡張する場合も同様である。
【００２８】本発明の第３の実施例について、図面を参
照して説明する。図４は本発明の暴走検出方式による暴
走検出回路を備えたマイクロコンピュータシステムの一
実施例を示すブロック図である。マイクロコンピュータ
システム４００は、第２の実施例とほぼ同様であるが、
ウォッチドッグタイマ制御部４０１は、プログラムで指
定されたアドレスを通過したか否かを示す４ビットの通
過状態表示レジスタ４０１−１と、通過状態表示レジス
タ４０１−１の各ビットのセット条件を制御する制御回
路部４０１−２を有しており、通過状態表示レジスタ４
０１−１のビット４０１−１−１〜４０１−１−４は、
リセットで全て“０”にクリアされる。
照して説明する。図４は本発明の暴走検出方式による暴
走検出回路を備えたマイクロコンピュータシステムの一
実施例を示すブロック図である。マイクロコンピュータ
システム４００は、第２の実施例とほぼ同様であるが、
ウォッチドッグタイマ制御部４０１は、プログラムで指
定されたアドレスを通過したか否かを示す４ビットの通
過状態表示レジスタ４０１−１と、通過状態表示レジス
タ４０１−１の各ビットのセット条件を制御する制御回
路部４０１−２を有しており、通過状態表示レジスタ４
０１−１のビット４０１−１−１〜４０１−１−４は、
リセットで全て“０”にクリアされる。
【００２９】制御回路部４０１−２は、通過状態表示レ
ジスタ４０１−１のビット４０１−１−１〜４０１−１
−４のセットされる条件を以下の様に制御している。 （１）ビット４０１−１−１のセット条件ビット４０１
−１−２〜ビット４０１−１−４が全てリセットされて
いる状態で、ビット４０１−１−１のセット命令が実行
された場合。 （２）ビット４０１−１−２のセット条件ビット４０１
−１−１がセットされている状態で、ビット４０１−１
−２のセット命令が実行された場合。 （３）ビット４０１−１−３のセット条件ビット４０１
−１−２がセットされている状態で、ビット４０１−１
−３のセット命令が実行された場合。 （４）ビット４０１−１−４のセット条件ビット４０１
−１−３がセットされている状態で、ビット４０１−１
−４のセット命令が実行された場合。
ジスタ４０１−１のビット４０１−１−１〜４０１−１
−４のセットされる条件を以下の様に制御している。 （１）ビット４０１−１−１のセット条件ビット４０１
−１−２〜ビット４０１−１−４が全てリセットされて
いる状態で、ビット４０１−１−１のセット命令が実行
された場合。 （２）ビット４０１−１−２のセット条件ビット４０１
−１−１がセットされている状態で、ビット４０１−１
−２のセット命令が実行された場合。 （３）ビット４０１−１−３のセット条件ビット４０１
−１−２がセットされている状態で、ビット４０１−１
−３のセット命令が実行された場合。 （４）ビット４０１−１−４のセット条件ビット４０１
−１−３がセットされている状態で、ビット４０１−１
−４のセット命令が実行された場合。
【００３０】プログラマは、プログラム中でウォッチド
ッグタイマ１０３に対するウォッチドッグタイマクリア
命令を実行する迄に必ず通過する点を４箇所任意に選択
し、プログラムが正常のパスで実行される場合に通過す
る順に、通過状態表示レジスタ４０１−１の各ビット４
０１−１−１から４０１−１−４の順で“１”にセット
する通過状態表示レジスタセット命令を挿入しておく。
ッグタイマ１０３に対するウォッチドッグタイマクリア
命令を実行する迄に必ず通過する点を４箇所任意に選択
し、プログラムが正常のパスで実行される場合に通過す
る順に、通過状態表示レジスタ４０１−１の各ビット４
０１−１−１から４０１−１−４の順で“１”にセット
する通過状態表示レジスタセット命令を挿入しておく。
【００３１】第２の実施例と同様、プログラムが正常の
パスで実行され、４箇所の通過チェックポイントを正し
い順番で通過した場合、ウォッチドッグタイマクリア命
令を実行した時、通過状態表示レジスタ４０１−１の全
ビットが“１”にセットされている。
パスで実行され、４箇所の通過チェックポイントを正し
い順番で通過した場合、ウォッチドッグタイマクリア命
令を実行した時、通過状態表示レジスタ４０１−１の全
ビットが“１”にセットされている。
【００３２】マイクロコンピュータ１０２は、ウォッチ
ドッグタイマクリア命令の実行により、ウォッチドッグ
タイマ制御部４０１に対して、タイマクリア要求信号１
０２−１を出力する。ウォッチドッグタイマ制御部４０
１は、通過状態表示レジスタ４０１−１の全ビットが“
１”にセットされている為、プログラムが正常にパスし
たとみなし、ウォッチドッグタイマ１０３に対して、タ
イマクリア信号１０４−２を出力してウォッチドッグタ
イマ１０３をクリアすると共に、通過状態表示レジスタ
４０１−１の全ビットを“０”にリセットする。
ドッグタイマクリア命令の実行により、ウォッチドッグ
タイマ制御部４０１に対して、タイマクリア要求信号１
０２−１を出力する。ウォッチドッグタイマ制御部４０
１は、通過状態表示レジスタ４０１−１の全ビットが“
１”にセットされている為、プログラムが正常にパスし
たとみなし、ウォッチドッグタイマ１０３に対して、タ
イマクリア信号１０４−２を出力してウォッチドッグタ
イマ１０３をクリアすると共に、通過状態表示レジスタ
４０１−１の全ビットを“０”にリセットする。
【００３３】プログラムが正常のパスで実行されず、一
部の通過状態表示レジスタセット命令が実行されなかっ
た場合、或いは４箇所の通過チェックポイントを正しい
順番で通過しなかった場合には、通過状態表示レジスタ
４０１−１の一部が“０”にリセットされたままになっ
ている為、ウォッチドッグタイマ制御部４０１は、プロ
グラムが暴走したとみなし、マイクロコンピュータ１０
２に対して不正実行検出信号１０４−３を出力する。こ
れよりマイクロコンピュータ１０２は、プログラム暴走
時の処理ルーチンを起動する。
部の通過状態表示レジスタセット命令が実行されなかっ
た場合、或いは４箇所の通過チェックポイントを正しい
順番で通過しなかった場合には、通過状態表示レジスタ
４０１−１の一部が“０”にリセットされたままになっ
ている為、ウォッチドッグタイマ制御部４０１は、プロ
グラムが暴走したとみなし、マイクロコンピュータ１０
２に対して不正実行検出信号１０４−３を出力する。こ
れよりマイクロコンピュータ１０２は、プログラム暴走
時の処理ルーチンを起動する。
【００３４】マイクロコンピュータ１０２は、処理ルー
チン内で通過状態表示レジスタ４０１−１を読み出すこ
とにより、どのルーチンを正常なパスで通過しなかった
かを知ることができる。
チン内で通過状態表示レジスタ４０１−１を読み出すこ
とにより、どのルーチンを正常なパスで通過しなかった
かを知ることができる。
【００３５】
【発明の効果】以上説明した様に本発明は、マイクロコ
ンピュータの暴走を検出する暴走検出方式において、従
来の暴走検出用のタイマに加えて、正常動作時のプログ
ラムのパスに予めチェックポイントを設定しておき、プ
ログラムにより暴走検出用タイマをクリアする時に、全
てのチェックポイントを通過してきたか否かを判定する
ことにより、所定のプログラム実行を行なわずに暴走検
出用タイマをクリアしてしまった場合、あるいは暴走検
出用タイマをクリアする命令を含む無限ループに陥って
しまった場合にも、この暴走を容易に検出する事が可能
となる為、プログラムの暴走に対する検出効果を著しく
高められる。また、全てのチェックポイントを指定され
た順番に通過してきたか否かを判定する事ができる為、
プログラムの暴走に対する検出効果を更に高めることが
できる。
ンピュータの暴走を検出する暴走検出方式において、従
来の暴走検出用のタイマに加えて、正常動作時のプログ
ラムのパスに予めチェックポイントを設定しておき、プ
ログラムにより暴走検出用タイマをクリアする時に、全
てのチェックポイントを通過してきたか否かを判定する
ことにより、所定のプログラム実行を行なわずに暴走検
出用タイマをクリアしてしまった場合、あるいは暴走検
出用タイマをクリアする命令を含む無限ループに陥って
しまった場合にも、この暴走を容易に検出する事が可能
となる為、プログラムの暴走に対する検出効果を著しく
高められる。また、全てのチェックポイントを指定され
た順番に通過してきたか否かを判定する事ができる為、
プログラムの暴走に対する検出効果を更に高めることが
できる。
【００３６】そして、これよりノイズ等によって生じる
プログラムの暴走に対し、信頼性の高いマイクロコンピ
ュータ・システムを提供することができる。
プログラムの暴走に対し、信頼性の高いマイクロコンピ
ュータ・システムを提供することができる。
【図１】本発明の第１の実施例のブロック図である。
【図２】本発明の第１の実施例のプログラム例の流れを
示す図である。
示す図である。
【図３】本発明の第２の実施例のブロック図である。
【図４】本発明の第３の実施例のブロック図である。
【図５】従来例のブロック図である。
１００，３００，４００，５００ マイクロコン
ピュータシステム １０１ メモリ １０２，５０１ マイクロコンピュータ１０２−
１ タイマクリア要求信号１０３ ウォッ
チドッグタイマ １０３−１ タイマオーバーフロー信号１０４，
３０１，４０１ ウォッチドッグタイマ制御部 １０４−１，３０１−１，４０１−１ 通過状態
表示レジスタ １０４−２ タイマクリア信号 １０４−３ 暴走検出信号 １０５ メモリバス １０６ 周辺バス ４０１−１−１〜４０１−１−４ 通過状態表示
レジスタの各ビット ４０１−２ 制御回路部 ５０１−１ タイマクリア信号
ピュータシステム １０１ メモリ １０２，５０１ マイクロコンピュータ１０２−
１ タイマクリア要求信号１０３ ウォッ
チドッグタイマ １０３−１ タイマオーバーフロー信号１０４，
３０１，４０１ ウォッチドッグタイマ制御部 １０４−１，３０１−１，４０１−１ 通過状態
表示レジスタ １０４−２ タイマクリア信号 １０４−３ 暴走検出信号 １０５ メモリバス １０６ 周辺バス ４０１−１−１〜４０１−１−４ 通過状態表示
レジスタの各ビット ４０１−２ 制御回路部 ５０１−１ タイマクリア信号
Claims (3)
- 【請求項１】 各種データ及びプログラムを記憶する
記憶手段と、前記記憶手段からプログラムを読み出して
実行する命令実行手段を少なくとも有するマイクロコン
ピュータと、所定の時間を計測する計測手段により前記
マイクロコンピュータの実行状態を監視して暴走を検出
する暴走検出手段とを有するマイクロコンピュータの暴
走検出方式において、前記暴走検出手段は前記計測手段
と、プログラムによって予め設定された指定箇所の命令
を実行したか否かを示す表示手段と、前記計測手段への
書込み時に前記表示手段の内容によってプログラムの暴
走を判定する判定手段とを有し、前記計測手段への書込
み時に指定箇所の命令を実行したか否かを前記表示手段
により検出し、指定箇所の命令を実行していない場合に
は前記判定手段が前記マイクロコンピュータに対して暴
走の検出を通知することを特徴とするマイクロコンピュ
ータの暴走検出方式。 - 【請求項２】 請求項１記載のマイクロコンピュータ
の暴走検出方式において、複数の前記表示手段と、複数
の前記表示手段の内容によってプログラムの暴走を判定
する判定手段とを有し、前記判定手段が前記計測手段へ
の書込み時に複数の指定箇所の命令を全て実行したか否
かを複数の前記表示手段により検出し、全ての指定箇所
の命令を実行していない場合には前記判定手段が前記マ
イクロコンピュータに対して暴走の検出を通知すること
を特徴とするマイクロコンピュータの暴走検出方式。 - 【請求項３】 請求項１記載のマイクロコンピュータ
の暴走検出方式において、複数の前記表示手段と、複数
の前記表示手段の内容によってプログラムの暴走を判定
する判定手段とを有し、前記判定手段が前記計測手段へ
の書込み時に複数の指定箇所の命令を所定の実行順序で
全て実行したか否かを複数の前記表示手段により検出し
全ての指定箇所の命令を所定の実行順序で実行していな
い場合には前記判定手段が前記マイクロコンピュータに
対して暴走の検出を通知することを特徴とするマイクロ
コンピュータの暴走検出方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3002993A JPH04241642A (ja) | 1991-01-16 | 1991-01-16 | マイクロコンピュータの暴走検出方式 |
| US07/821,787 US5327362A (en) | 1991-01-16 | 1992-01-16 | System for detecting a runaway of a microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3002993A JPH04241642A (ja) | 1991-01-16 | 1991-01-16 | マイクロコンピュータの暴走検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04241642A true JPH04241642A (ja) | 1992-08-28 |
Family
ID=11544905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3002993A Pending JPH04241642A (ja) | 1991-01-16 | 1991-01-16 | マイクロコンピュータの暴走検出方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5327362A (ja) |
| JP (1) | JPH04241642A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0701213A1 (en) | 1994-09-09 | 1996-03-13 | Nec Corporation | Information processing apparatus with write protection function of specific storage area |
| US6212134B1 (en) | 1998-12-22 | 2001-04-03 | Nec Corporation | Watch dog timer system |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0683652A (ja) * | 1992-08-31 | 1994-03-25 | Sharp Corp | マイクロコンピュ−タシステム |
| GB2305036B (en) * | 1994-09-10 | 1997-08-13 | Holtek Microelectronics Inc | Reset signal generator |
| US5528756A (en) * | 1995-01-30 | 1996-06-18 | Elsag International N.V. | Method and apparatus for performing supervisory functions in digital systems and obtaining diagnostics thereof |
| KR960038608A (ko) * | 1995-04-07 | 1996-11-21 | 김광호 | 마이크로프로세서 오동작 방지회로 |
| DE19703890C1 (de) * | 1997-02-03 | 1998-09-17 | Bosch Gmbh Robert | Watchdog-Bedienung |
| DE10049441B4 (de) * | 2000-10-06 | 2008-07-10 | Conti Temic Microelectronic Gmbh | Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems |
| CN1293474C (zh) * | 2003-04-30 | 2007-01-03 | 松下电器产业株式会社 | 微计算机 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61296443A (ja) * | 1985-06-24 | 1986-12-27 | Mitsubishi Electric Corp | ウオツチドツグ・タイマ |
| JPS63221437A (ja) * | 1987-03-11 | 1988-09-14 | Alps Electric Co Ltd | Ｃｐｕの暴走検出方式 |
| JPH01137853A (ja) * | 1987-11-25 | 1989-05-30 | Toshiba Corp | 通信制御システム |
| US5136704A (en) * | 1989-06-28 | 1992-08-04 | Motorola, Inc. | Redundant microprocessor control system using locks and keys |
-
1991
- 1991-01-16 JP JP3002993A patent/JPH04241642A/ja active Pending
-
1992
- 1992-01-16 US US07/821,787 patent/US5327362A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0701213A1 (en) | 1994-09-09 | 1996-03-13 | Nec Corporation | Information processing apparatus with write protection function of specific storage area |
| US5721872A (en) * | 1994-09-09 | 1998-02-24 | Nec Corporation | Information processing apparatus with write protection function of specific storage area |
| US6212134B1 (en) | 1998-12-22 | 2001-04-03 | Nec Corporation | Watch dog timer system |
Also Published As
| Publication number | Publication date |
|---|---|
| US5327362A (en) | 1994-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5214652A (en) | Alternate processor continuation of task of failed processor | |
| RU2137182C1 (ru) | Выполнение инструкции обработки данных | |
| KR970002637A (ko) | 멀티프로세서 시스템 | |
| JPH04241642A (ja) | マイクロコンピュータの暴走検出方式 | |
| US5522029A (en) | Fault tolerant rendezvous and semaphore for multiple parallel processors | |
| JPH02294739A (ja) | 障害検出方式 | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| JPH0346853B2 (ja) | ||
| JPH02114339A (ja) | Ｃｐｕ監視装置 | |
| JP3009238B2 (ja) | マイクロコンピュータ付加用レジスタ故障検出装置 | |
| JPH0816487A (ja) | データ処理装置 | |
| JP2001005689A (ja) | トレース採取回路 | |
| JP2880658B2 (ja) | マルチタスクプログラムの暴走検出装置 | |
| JP2003050750A (ja) | マイクロコンピュータ | |
| JPS60233743A (ja) | 計算機システムの異常検出回路 | |
| JPS61177548A (ja) | 再試行制御方式 | |
| JPH04115339A (ja) | メモリエラー処理システム | |
| JP2967741B2 (ja) | Ｃｐｕ互換性テスト装置 | |
| JPH01251240A (ja) | 暴走検出方式 | |
| JPS60171544A (ja) | 計算機システム異常自己診断装置 | |
| JPH103407A (ja) | プログラム誤動作検出開発支援装置およびプログラム誤動作検出方法 | |
| JPH0481953A (ja) | メモリ装置 | |
| JPS6158049A (ja) | エラ−検出方式 | |
| JPH0769846B2 (ja) | エラー処理回路の検証装置 | |
| JPS60246447A (ja) | マイクロプログラム制御処理装置の障害通知方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980908 |