KR970002637A - 멀티프로세서 시스템 - Google Patents

멀티프로세서 시스템 Download PDF

Info

Publication number
KR970002637A
KR970002637A KR1019960021798A KR19960021798A KR970002637A KR 970002637 A KR970002637 A KR 970002637A KR 1019960021798 A KR1019960021798 A KR 1019960021798A KR 19960021798 A KR19960021798 A KR 19960021798A KR 970002637 A KR970002637 A KR 970002637A
Authority
KR
South Korea
Prior art keywords
log
memory
processor
checkpoint
processor module
Prior art date
Application number
KR1019960021798A
Other languages
English (en)
Other versions
KR100247875B1 (ko
Inventor
사토시 호시나
히로시 사카이
히데아키 히라야마
시게후미 오모리
다카히로 후지이
요시오 마스부치
Original Assignee
사또오 후미오
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또오 후미오, 가부시기가이샤 도시바 filed Critical 사또오 후미오
Publication of KR970002637A publication Critical patent/KR970002637A/ko
Application granted granted Critical
Publication of KR100247875B1 publication Critical patent/KR100247875B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency

Abstract

메인 메모리(7)의 갱신 이력을 기록하기 위한 로그 메모리(로그 메모리(6a,6b))가 제공된다. 체크포인트 취득처리시 CPU(2a 내지 2c)는 메인 메모리의 갱신 이력을 로그 메모리 중 하나에 기록하고 그 콘텍스트 및 캐시 메모리의 내용을 메인 메모리에 기입한다. 메인 메모리의 갱신 이력은 체크포인트 프로세싱을 완료한 CPU로부터 CPU가 메인 메모리의 갱신 이력을 기록하는데 사용하지 않은 다른 쪽의 로그 메모리로 스위칭된다. 다른 쪽의 CPU가 체크포인트 취득처리를 완료하는 것을 대기함이 없이 통상의 프로세싱을 재개한다.

Description

멀티프로세서 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예의 양호한 멀티프로세서 시스템의 블럭도, 제4도는 제3도의 멀티프로세서 시스템의 로그 테이블의 구조를 도시하는 도면, 제5도는 제3도의 멀티프로세서 시스템에 제공된 두 개의 로그 메모리와 두 개의 로그 카운터 간의 관계를 보여주는 도면, 제6도는 제3도의 멀티프로세서 시스템에 의해 실행되는 체크포인트 프로세싱의 전체 흐름을 보여주는 도면.

Claims (22)

  1. 응용 프로그램의 실행중 발생한 결함을 회복시킬 수 있는 멀티프로세서 시스템에서 사용하기 위한 체크포인트 제어장치로서 멀티프로세서 시스템은 프로세싱 유닛(2a 내지 2c)과 캐시 메몰(3a 내지 3c)를 각각 가진 적어도 두 개의 프로세서 모듈(1a 내지 1c)과, 응용 프로그램의 실행과 관련된 데이타를 기억시키기 위해 멀티프로세서 모듈이 사용하는 공유 메모리(7)와, 공유 메모리 갱신 전에 프로세서 모듈의 프로세서 유닛 및 캐시 메모리에 데이타 상태와 같은 로그 데이타를 기록하는 로그 메모리 수단과, 프로세서 모듈의 프로세서 유닛 및 캐시 메모리에 있는 데이타 상태를 소정 간격으로 공유 메모리에 기억시키는 수단을 구비하며, 각각의 프로세서 모듈은 독립적으로 체크포인트 프로세싱을 실행하는 체크포인트 제어장치에 있어서, 로그 메모리 수단의 제1부분 및 제2부분 중 하나를 선택하는 수단(제4도 및 5도)과; 제1부분 및 제2부분 중 선택된 하나에 로그 데이타를 기억시키는 수단(제7도의 S3)과; 제1프로세서 모듈이 체크포인트 프로세싱의 실행을 완료한 후 제1프로세서 모듈에 대한 로그 데이타를 기억시키기 위해 로그 메모리 수단의 다른 부분으로 스위칭하는 수단(제7도의 S4)을 구비하는 것을 특징으로 하는 체크포인트 제어장치.
  2. 제1항에 있어서, 각각의 프로세서 모듈이 체크포인트 프로세싱의 실행을 완료한 후 로그 데이타를 기억시키기 위해 로드 메모리 수단의 다른 하나로 스위칭하는 제2스위칭 수단(제7도의 S4)을 더 구비하는 것을 특징으로 하는 체크포인트 제어장치.
  3. 제2항에 있어서, 체크포인트 프로세싱을 실행하는 다른 프로세서 모듈 전부가 체크포인트 프로세싱의 실행을 완료하였는지 판별하는 제2판별수단(제7도의 S5)과; 체크포인트 프로세싱을 실행하는 다른 프로세서 모듈 전부가 실행을 완료한 것으로 판별되는 경우 로그 메모리 수단의 제1 및 제2부분 중 선택된 하나를 소거하는 수단(제7도의 S6)을 더 구비하는 것을 특징으로 하는 체크포인트 제어장치.
  4. 제1항에 있어서, 적어도 하나의 프로세서 모듈의 캐시 메모리의 기입 방식을 라이트 백캐시에서 라이트 스루 캐시로 변경하는 수단(제10도)을 더 구비하며, 각각의 프로세서 모듈은 실시간 프로세싱을 실행하기 위해 라이트 스루 캐시 메모리를 가지며 체크포인트 프로세싱시 공유 메모리에 프로세서의 데이타 상태만을 기억시키는 것을 특징으로 하는 체크포인트 제어장치.
  5. 제4항에 있어서, 멀티프로세서 시스템의 동작 상태를 모니터링 하는 수단(제10도의 S12,S14)과; 모니터링 수단에 의해 모니터된 시스템의 처리율 및 응답 시간에 따라 라이트 스루 캐시 메모리로 동작하는 캐시 메모리를 가진 프로세서 모듈의 수를 변경시키는 수단(S15,S17)을 더 구비하는 것을 특징으로 하는 체크포인트 제어장치.
  6. 제1항에 있어서, 로그 메모리 수단의 제1 및 제2부분은 하나의 물리적 메모리(60)로 되어 있으며, 체크포인트 제어장치는 로그 메모리 수단의 제1부분에 로그 데이타를 기록하기 위한 어드레스를 가리키는 제1포인터 값을 보유하는 제1카운터(52a)를 구비하며, 여기서 제1포인터 값은 물리적 메모리의 최초 어드레스에서 최종 어드레스 쪽으로 순차적으로 증가되며, 로그 메모리 수단의 제2부분에 로그 데이타를 기록하기 위한 어드레스를 가리키는 제2포인터 값을 보유하는 제2카운터(52b)를 구비하며, 여기서 제2포인터 값은 물리적 메모리의 최종 어드레스에서 최초 어드레스 쪽으로 순차적으로 감소되는 것을 특징으로 하는 체크포인트 제어장치.
  7. 제6항에 있어서, 제1포인터 값과 제2포인터 값 간의 차이를 계산하여 로그 메모리 수단의 잔여 용량이 소정치 이하인지 검출하는 수단(제13도의 S32)과; 로그 테이블에서 로그 메모리 번호를 변경시켜 체크포인트 프로세싱 후에 사용할 로그 메모리 수단의 부분들 간에 스위칭을 행하는 수단(S34)과; 각각의 프로세서가 체크포인트 프로세싱을 수행한 후 모든 프로세서 모듈이 체크포인트 프로세싱을 완료하였는지 판별하는 수단(S35)과; 프로세서 모듈이 로그 메모리 수단의 제1부분을 사용하는 경우 최초 어드레스에 제1로그 카운터의 제1포인터 값을 세팅하고 프로세서가 로그 메모리 수단의 제2부분을 사용하는 경우 최종 어드레스에 제2로그카운터의 제2포인터 값을 세팅하는 수단(S36)을 더 구비하는 것을 특징으로 하는 체크포인트 제어장치.
  8. 제1항에 있어서, 선택 수단이 각각의 프로세서 모듈로부터 로그 메모리 수단의 제1 및 제2부분을 스위칭하려는 요청에 따라 프로세서 모듈이 사용한 로그 메모리 수단의 제1 및 제2부분과 프로세서 모듈 간의 대응관계를 보여주는 정보를 기억하는 로그 테이블(제4도)과; 로그 테이블을 참조하여 프로세서 모듈이 사용한 로그 메모리 수단의 제1 및 제2부분 중 하나를 결정하는 수단(제7도)과; 로그 메모리 수단에 대응하는 제1 및 제2카운터 중 하나의 포인터 값을 선택하는 수단(제7도)을 포함하는 것을 특징으로 하는 체크포인트 제어장치.
  9. 멀티프로세서 시스템의 프로세서 모듈(a1 내지 1c)이 공유하는 공유 메모리(7)를 갱신하기 전에, 공유 메모리의 로그 데이타를 기록하기 위한 적어도 제1 및 제2로그 메모리를 포함하는 로그 메모리(6a,6b)에 로그 데이타를 기록하는 방법에 있어서, 각각의 프로세서 모듈에 의한 각각의 체크포인트 프로세싱시 각각의 프로세서의 콘텍스트 및 각각의 캐시 메모리의 내용을 공유 메모리에 기억시키는 단계(S3)와; 프로세서 모듈이 체크포인트 프로세싱을 완료하였을 때 프로세서 모듈이 사용하는 로그 메모리부터 프로세서 모듈이 사용하지 않은 다른 로그 메모리로 스위칭하는 단계(S4)를 구비하는 것을 특징으로 하는 로그 데이타 기록 방법.
  10. 제9항에 있어서, 체크포인트 프로세싱을 완료한 프로세서 모듈이 체크포인트 프로세싱을 완수하려는 최종의 프로세서 모듈인지 판별하는 단계(S5)와; 최종 프로세서 모듈이 체크포인트 프로세싱을 완료하였다고 판별되는 경우 프로세서 모듈이 사용한 로그 메모리의 내용을 소거하는 단계(S6)를 더 구비하는 것을 특징으로 하는 로그 데이타 기록 방법.
  11. 제10항에 있어서, 멀티프로세서 시스템은 각각의 프로세서 모듈이 어떤 로그 메모리를 사용하였는지 판별하기 위한 로그 메모리 번호를 가진 로그 테이블(51)을 포함하며, 결정 단계는 현재 로그 메모리 변호를 변경시키지 않은 프로세서 모듈이 존재하는지 여부를 로그 테이블을 참조하여 조사하는 단계(S5)를 구비하는 것을 특징으로 하는 로그 데이타 기록 방법.
  12. 제9항에 있어서, 적어도 하나의 프로세서 모듈의 캐시 메모리의 기입 방식을 라이트 백 캐시에서 라이트 스루 캐시로 변경하는 단계를 더 포함하며, 각각의 프로세서 모듈은 실시간 프로세싱을 실행하기 위해 라이트 스루 캐시 메모리를 가지며 체크포인트 프로세싱시 그 콘택스트만을 공유 메모리에 기억시키는 것을 특징으로 하는 로그 데이타 기록 방법.
  13. 제12항에 있어서, 멀리티로세서 시스템의 동작 상태를 모니터링하는 단계(S12, S14)와; 모니터링 단계에서 모니터된 시스템의 처리율 및 응답 시간에 따라 라이트 스루 캐시 메모리로 동작하는 캐시 메모리를 갖는 프로세서 모듈의 수를 변경시키는 단계(S15 내지 S17)를 더 구비하는 것을 특징으로 하는 로그 데이타 기록 방법.
  14. 제9항에 있어서, 제1 및 제2로그 메모리가 하나의 물리적 메모리(6)에 포함되어 있으며, 제1카운터(52a)가 제1로그 메모리에 로그 데이타를 기록하기 위한 어드레스를 가리키는 포인터 값을 보유하고 포인터 값은 물리적 메모리의 최초 어드레스로부터 최종 어드레스 쪽으로 순차적으로 증가되며, 제2카운터(52b)가 제2로그 메모리에 로그 데이타를 기록하기 위한 어드레스를 가리키는 포인터 값을 보유하고 포인터 값은 물리적 메모리의 최종 어드레스로부터 최초 어드레스 쪽으로 순차적으로 감소되며, 로그 데이타 기록 방법은 제1로그 카운터의 포인터 값과 제2로그 카운터의 포인터 값 간의 차이를 계산하여 로그 메모리의 잔여 용량이 소정치 이하인지 검출하는 단계(S32)와; 로그 테이블의 현재 로그 메모리 번호를 변경시켜 체크포인트 프로세싱 후 사용할 로그 메모리를 스위칭하는 단계(S34)와; 체크포인트 프로세싱을 완료한 프로세서 모듈이 최종 프로세서 모듈인지를 판별하는 단계(S35)와; 프로세서 모듈이 제1로그 메모리를 사용하는 경우 제1로그 카운터의 포인터 값을 최초 어드레스에 세팅하고 프로세서 모듈이 제2로그 메모리를 사용하는 경우 제2로그 카운터의 포인터 값을 최종 어드레스에 세팅하는 단계(S36)를 더 구비하는 것을 특징으로 하는 로그 데이타 기록 방법.
  15. 응용 프로그램의 실행중 발생한 결함을 회복시킬 수 있는 결함 허용 멀티프로세서 시스템에서 사용하기 위한 체크포인트 제어 방법으로서, 결함 허용 멀티프로세서 시스템은 복수의 로그 메모리(6a,6b)와, 프로세서 유닛(2a,2b)과 캐시 메모리(3a,3b)를 각각 가진 적어도 두 개의 프로세서 모듈(1a,1b)과, 공유 메모리(7)와, 소정 간격으로 공유 메모리에 데이타를 기억시키는 수단(5)를 구비하며, 각각의 프로세서 모듈은 독립적으로 체크포인트 프로세싱을 실행하는 체크포인트 제어 방법에 있어서, 복수의 로그 메모리에서 제1로그 메모리 및 제2로그 메모리 중 하나를 선택하는 단계와; 체크포인트 프로세싱을 실행하는 프로세서 모듈에 대한 프로세싱 유닛(2a,2b)의 콘텍스트 및 캐시 메모리(3a,3b)의 내용을 포함하는 로그 데이타를 제1 및 제2로그 메모리 중 선택된 하나에 기억시키는 단계(S3)와; 모든 프로세서 모듈이 체크포인트 프로세싱의 실행을 완료하였는지 판별하는 단계(S5)와; 모든 프로세서 모듈이 체크포인트 프로세싱의 실행을 완료한 것으로 판별되는 경우 제1 및 제2로그 메모리중 선택된 하나를 소거하는 단계(S6)를 구비하는 것을 특징으로 하는 체크포인트 제어 방법.
  16. 제15항에 있어서, 제1 프로세서 모듈(1a,1b)이 체크포인트 프로세싱을 완료하였는지 판별하여, 제1의 모듈이 체크포인트 프로세싱을 완료한 것으로 판별되는 경우 제1프로세서 모듈에 관한 로그 데이타를 기억하도록 종전에 선택된 로그 메모리(6a,6b) 중 하나와는 다른 로그 메모리(6a,6b) 중 하나를 선택하는 단계(S4)를 더 구비하는 것을 특징으로 하는 체크포인트 제어 방법.
  17. 제16항에 있어서, 결함 허용 멀티프로세서 시스템은 복수의 로그 메모리(6a,6b) 중 어느 것이 복수의 멀티프로세서 모듈 각각에 대한 로그 데이타를 기억하는데 사용되었는지 식별해주는 리스트를 보유하는 로그 테이블(51)을 포함하며, 선택 단계는 로그 메모리의 다른 하나가 제1프로세서 모듈에 대한 로그 데이타를 기억하도록 선택되었음을 가리켜주도록 로그 테이블(51)을 갱신하는 단계(S4)를 구비하는 것을 특징으로 하는 체크포인트 제어 방법.
  18. 제17항에 있어서, 하나의 물리적 메모리(60)가 복수의 부분을 포함하고, 각각의 상기 부분은 복수의 로그 메모리 중 하나에 대응하며, 멀티프로세서 시스템은 제1로그 메모리에 로그 데이타를 기록하기 위한 어드레스를 가리키는 제1포인터 값을 보유하는 제1카운터(52a)와 제2로그 메모리에 로그 데이타를 기록하기 위한 어드레스를 가리키는 제2포인터 값을 보유하는 제2카운터(52b)를 포함하며, 제1포인터 값은 물리적 메모리의 최초 어드레스로부터 최종 어드레스로 증가되고 제2포인터 값은 물리적 메모리의 최종 어드레스로부터 최초 어드레스로 감소되며, 체크포인트 제어 방법은 제1로그 카운터의 포인터 값과 제2로그 카운터의 포인터 값간의 차이를 계산하여 로그 메모리의 잔여 용량이 소정치 이하인지 검출하는 단계(S32)와; 로그 테이블의 현재 로그 메모리 번호를 변경시켜 체크포인트 프로세싱 후 사용할 로그 메모리를 스위칭하는 단계(S34)와; 체크포인트 프로세싱을 완료한 프로세서 모듈이 최종 프로세서 모듈인지를 판별하는 단계(S35)와; 프로세서 모듈이 제1로그 메모리를 사용하는 경우 제1포인터 값을 최초 어드레스에 세팅하고 프로세서 모듈이 제2로그 메모리를 사용하는 경우 제2포인터 값을 최종 어드레스에 세팅하는 단계(S3)를 더 구비하는 것을 특징으로 하는 체크포인트 제어 방법.
  19. 응용 프로그램의 실행중 발생한 결함을 회복시킬 수 있는 결함 허용 멀티프로세서 시스템에서 사용하기 위한 체크포이트 제어 방법으로서, 결함 허용 멀티프로세서 시스템은 복수의 로그 메모리(6a,6b)와, 프로세서 유닛(2a,2b)과 캐시 메모리(3a,3b)를 각각 가진 적어도 두 개의 프로세서 모듈(1a,1b)과, 공유 메모리(7)와, 소정 간격으로 공유 메모리(7)에 데이타를 기억시키는 수단(5)을 구비하며, 각각의 프로세서 모듈(1a,1b)은 독립적으로 체크포인트 프로세싱을 반복 실행하는 체크포인트 제어 방법에 있어서, 결함 허용 멀티프로세서 시스템의 복수의 로그 메모리(6a,6b)에서 제1로그 메모리(6a) 및 제2로그 메모리(6b) 중 하나를 선택하는 단계와, 체크포인트 프로세싱을 실행하는 프로세서 모듈(1a,1b)에 대한 프로세싱 유닛(2a,2b)의 콘텍스트 및 캐시 메모리(3a,3b)의 내용을 포함하는 로그 데이타를 제1 및 제2 로그 메모리(6a,6b) 중 선택된 하나에 기억시키는 단계(S3)와; 모든 프로세서 모듈(1a,1b)이 체크포인트 프로세싱의 실행을 완료하였는지 판별하는 단계(S5)와; 모든 프로세서 모듈(1a,1b)이 체크포인트 프로세싱의 실행을 완료한 것으로 판별되는 경우 제1 및 제2로그 메모리(6a,6b) 중 선택된 하나를 소거하는 단계(S6)를 구비하는 것을 특징으로 하는 체크포인트 제어 방법.
  20. 응용 프로그램의 실행중 발생한 결함을 회복시킬 수 있는 결함 허용 멀티프로세서 시스템에서 사용하기 위한 체크포인트 제어 방법으로서, 결함 허용 멀티프로세서 시스템은 복수의 로그 메모리(6a,6b)와, 프로세서 유닛(2a,2b)과 캐시 메모리(3a,3b)를 각각 가진 적어도 두 개의 프로세서 모듈(1a,1b)과, 공유 메모리(7)와, 소정 간격으로 공유 메모리(7)에 데이타를 기억시키는 수단(5)를 구비하며, 각각의 프로세서 모듈은 독립적으로 체크포인트 프로세싱을 실행하는 체크포인트 제어 방법에 있어서, (a) 결함 허용 멀티프로세서 시스템의 복수의 로그 메모리 중 제1로그 메모리를 선택하는 단계(S3); (b) 프로세서 모듈 중 하나, 말하자면 제1프로세서가 체크포인트 프로세싱의 실행을 완료하였는지 판별하는 단게(S4); (c) 체크포인트 프로세싱 실행 전의 시점에서 제1프로세서에 대한 프로세싱 유닛의 콘텍스트 및 캐시 메모리의 내용을 포함하는 제1프로세서에 관한 로그 데이타를 선택된 제1로그 메모리에 기억시키는 단계(S3); (d) 단계(a)에서 선택되지 않은 제2로그 메모리로 스위칭하는 단계(S4); (e) 프로세서 모듈 중 다른 하나, 말하자면 제2프로세서가 체크포인트 프로세싱의 실행을 완료하였는지 판별하는 단계(S3); (f) 체크포인트 프로세싱 실행 전의 시점에서 제2프로세서에 대한 프로세싱 유닛의 콘텍스트 및 캐시 메모리의 내용을 포함하는 제2프로세서에 관한 로그 데이타를 제1로그 메모리에 기억시키는 단계(S3)를 구비하는 것을 특징으로 하는 체크포인트 제어 방법.
  21. 응용 프로그램의 실행중 발생한 결함을 회복시킬 수 있는 결함 허용 멀티프로세서 시스템에서 사용하기 위한 체크포인트 제어 시스템으로서, 결함 허용 멀티프로세서 시스템은 복수의 로그 메모리(6a,6b)와, 프로세서 유닛(2a,2b)과 캐시 메모리(3a,3b)를 각각 가진 적어도 두 개의 프로세서 모듈(1a,1b)과, 공유 메모리(7)와, 소정 간격으로 공유 메모리에 데이타를 기억시키는 수단(5)를 구비하며, 각각의 프로세서 모듈은 독립적으로 체크포인트 프로세싱을 실행하는 체크포인트 제어 시스템에 있어서, 결함 허용 멀티프로세서 시스템의 복수의 메모리에서 제1로그 메모리 및 제2로그 메모리 중 하나를 선택하는 수단(S3,5)과; 체크포인트 프로세싱을 실행하는 프로세서 모듈에 대한 프로세싱 유닛의 콘텍스트 및 캐시 메모리의 내용을 포함하는 로그 데이타를 제1 및 제2로그 메모리 중 선택된 하나에 기억시키는 수단(S3,5)과; 모든 프로세서 모듈이 체크포인트 프로세싱의 실행을 완료하였는지 판별하는 수단(S5,5)과; 모든 프로세서 모듈이 체크포인트 프로세싱의 실행을 완료한 것으로 판별되는 경우 제1 및 제2로그 메모리 중 선택된 하나를 소거하는 수단(S6,5)을 구비하는 것을 특징으로 하는 체크포인트 제어 시스템.
  22. 응요 프로그램의 실행중 발생한 결함을 회복시킬 수 있는 결함 허용 멀티프로세서 시스템에 있어서, 복수의 로그 메모리(6a,6b)와; 프로세서 유닛(2a,2b)과 캐시 메모리(3a,3b)를 각각 가지며, 체크포인트 프로세싱을 독립적으로 각각 실행하는 적어도 두 개의 프로세서 모듈(1a,1b)과; 공유 메모리(7)와; 소정 간격으로 공유 메모리에 데이타를 기억시키는 수단(S3,5)과; 복수의 로그 메모리에서 제1로그 메모리 및 제2로그 메모리 중 하나를 선택하는 수단(S4,5)과; 체크포인트 프로세싱을 수행하는 프로세서 모듈에 대한 프로세싱 유닛의 콘텍스트 및 캐시 메모리의 내용을 포함하는 로그 데이타를 제1 및 제2로그 메모리 중 선택된 하나에 기억시키는 수단(S3,5)과; 모든 프로세서 모듈이 체크포인트 프로세싱의 실행을 완료하였는지 판별하는 수단(S5,5)과; 모든 프로세서 모듈이 체크포인트 프로세싱의 실행을 완료한 것으로 판별되는 경우 제1 및 제2로그 메모리 중 선택된 하나를 소거하는 수단(S6,5)을 구비하는 것을 특징으로 하는 결함 허용 멀티프로세서 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960021798A 1995-06-19 1996-06-17 멀티프로세서시스템 KR100247875B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP15173595 1995-06-19
JP95-151735 1995-06-19
JP07341839A JP3085899B2 (ja) 1995-06-19 1995-12-27 マルチプロセッサシステム
JP95-341839 1995-12-27

Publications (2)

Publication Number Publication Date
KR970002637A true KR970002637A (ko) 1997-01-28
KR100247875B1 KR100247875B1 (ko) 2000-03-15

Family

ID=26480880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960021798A KR100247875B1 (ko) 1995-06-19 1996-06-17 멀티프로세서시스템

Country Status (5)

Country Link
US (1) US5828821A (ko)
EP (1) EP0750260A3 (ko)
JP (1) JP3085899B2 (ko)
KR (1) KR100247875B1 (ko)
CN (1) CN1096034C (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2916421B2 (ja) * 1996-09-09 1999-07-05 株式会社東芝 キャッシュフラッシュ装置およびデータ処理方法
JP3648892B2 (ja) * 1996-12-16 2005-05-18 富士通株式会社 計算機システム
US6185702B1 (en) * 1997-01-24 2001-02-06 Kabushiki Kaisha Toshiba Method and system for process state management using checkpoints
JPH11134235A (ja) * 1997-10-31 1999-05-21 Hitachi Ltd 外部記憶装置故障時の回復支援方法
US7930278B2 (en) 1998-02-13 2011-04-19 Oracle International Corporation Methods to perform disk writes in a distributed shared disk system needing consistency across failures
US7200623B2 (en) 1998-11-24 2007-04-03 Oracle International Corp. Methods to perform disk writes in a distributed shared disk system needing consistency across failures
US6353836B1 (en) * 1998-02-13 2002-03-05 Oracle Corporation Method and apparatus for transferring data from the cache of one node to the cache of another node
US6223304B1 (en) * 1998-06-18 2001-04-24 Telefonaktiebolaget Lm Ericsson (Publ) Synchronization of processors in a fault tolerant multi-processor system
US6480510B1 (en) 1998-07-28 2002-11-12 Serconet Ltd. Local area network of serial intelligent cells
US6269432B1 (en) * 1998-10-23 2001-07-31 Ericsson, Inc. Distributed transactional processing system having redundant data
US6338147B1 (en) * 1998-10-29 2002-01-08 International Business Machines Corporation Program products for performing checkpoint/restart of a parallel program
US6393583B1 (en) 1998-10-29 2002-05-21 International Business Machines Corporation Method of performing checkpoint/restart of a parallel program
US6401216B1 (en) 1998-10-29 2002-06-04 International Business Machines Corporation System of performing checkpoint/restart of a parallel program
US6633891B1 (en) 1998-11-24 2003-10-14 Oracle International Corporation Managing replacement of data in a cache on a node based on caches of other nodes
US7065540B2 (en) 1998-11-24 2006-06-20 Oracle International Corporation Managing checkpoint queues in a multiple node system
US6956826B1 (en) 1999-07-07 2005-10-18 Serconet Ltd. Local area network for distributing data communication, sensing and control signals
US6690677B1 (en) 1999-07-20 2004-02-10 Serconet Ltd. Network for telephony and data communication
US7051173B2 (en) * 2000-02-04 2006-05-23 Fujitsu Limited Backup system and method thereof in disk shared file system
US6549616B1 (en) 2000-03-20 2003-04-15 Serconet Ltd. Telephone outlet for implementing a local area network over telephone lines and a local area network using such outlets
IL135744A (en) 2000-04-18 2008-08-07 Mosaid Technologies Inc Telephone communication system through a single line
US6842459B1 (en) 2000-04-19 2005-01-11 Serconet Ltd. Network combining wired and non-wired segments
US7398282B2 (en) * 2000-06-16 2008-07-08 Fujitsu Limited System for recording process information of a plurality of systems
US7117354B1 (en) * 2000-07-20 2006-10-03 International Business Machines Corporation Method and apparatus for allowing restarted programs to use old process identification
US6810489B1 (en) * 2000-09-06 2004-10-26 Hewlett-Packard Development Company, L.P. Checkpoint computer system utilizing a FIFO buffer to re-synchronize and recover the system on the detection of an error
US6850938B1 (en) 2001-02-08 2005-02-01 Cisco Technology, Inc. Method and apparatus providing optimistic locking of shared computer resources
IL144158A (en) 2001-07-05 2011-06-30 Mosaid Technologies Inc Socket for connecting an analog telephone to a digital communications network that carries digital voice signals
US7472230B2 (en) * 2001-09-14 2008-12-30 Hewlett-Packard Development Company, L.P. Preemptive write back controller
JP4323745B2 (ja) 2002-01-15 2009-09-02 三洋電機株式会社 記憶装置
JP3971941B2 (ja) * 2002-03-05 2007-09-05 三洋電機株式会社 データ記憶装置
US7069442B2 (en) 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
JP4387087B2 (ja) 2002-07-25 2009-12-16 三洋電機株式会社 データ記憶装置
US7117391B1 (en) * 2002-10-31 2006-10-03 Oracle International Corporation Checkpoint model building for data mining
US7272664B2 (en) * 2002-12-05 2007-09-18 International Business Machines Corporation Cross partition sharing of state information
IL154234A (en) 2003-01-30 2010-12-30 Mosaid Technologies Inc Method and system for providing dc power on local telephone lines
IL154921A (en) 2003-03-13 2011-02-28 Mosaid Technologies Inc A telephone system that includes many separate sources and accessories for it
US7039773B2 (en) * 2003-04-29 2006-05-02 Oracle International Corporation Method and mechanism for efficient implementation of ordered records
IL157787A (en) 2003-09-07 2010-12-30 Mosaid Technologies Inc Modular outlet for data communications network
JP2008502953A (ja) * 2003-11-17 2008-01-31 ヴァージニア テック インテレクチュアル プロパティーズ，インコーポレイテッド 分散システムにおけるトランスペアレントなチェックポインティング及びプロセス移行
IL159838A0 (en) 2004-01-13 2004-06-20 Yehuda Binder Information device
IL160417A (en) 2004-02-16 2011-04-28 Mosaid Technologies Inc Unit added to the outlet
KR20050120341A (ko) * 2004-06-18 2005-12-22 엘지전자 주식회사 다중 씨피유에서의 메모리 카드 공유 장치
US7788300B2 (en) * 2004-09-15 2010-08-31 Sap Ag Garbage collection for shared data entities
CN100399746C (zh) * 2004-09-23 2008-07-02 华为技术有限公司 日志记录子系统及其方法
JP2006259869A (ja) * 2005-03-15 2006-09-28 Fujitsu Ltd マルチプロセッサシステム
US9043640B1 (en) * 2005-08-26 2015-05-26 Open Invention Network, LLP System and method for event-driven live migration of multi-process applications
US8584145B1 (en) 2010-08-06 2013-11-12 Open Invention Network, Llc System and method for dynamic transparent consistent application-replication of multi-process multi-threaded applications
US8621275B1 (en) 2010-08-06 2013-12-31 Open Invention Network, Llc System and method for event-driven live migration of multi-process applications
US8316220B2 (en) * 2005-09-27 2012-11-20 Sony Computer Entertainment Inc. Operating processors over a network
TWI348652B (en) * 2005-10-17 2011-09-11 Via Tech Inc Driver assisted asynchronous command processing
US20070168740A1 (en) * 2006-01-10 2007-07-19 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for dumping a process memory space
US7761739B2 (en) * 2006-02-23 2010-07-20 Librato, Inc. Method for checkpointing a system already engaged in a concurrent checkpoint
US7624129B2 (en) * 2006-06-30 2009-11-24 Microsoft Corporation Dual logging of changes to a user preference in a computer device
US20080075057A1 (en) * 2006-09-25 2008-03-27 Mediatek Inc. Frequency correction burst detection
KR101132389B1 (ko) 2007-04-09 2012-04-03 엘지엔시스(주) 분산자료구조 기반 체크포인트메모리 구조화 장치 및 방법
US8341352B2 (en) * 2007-04-17 2012-12-25 International Business Machines Corporation Checkpointed tag prefetcher
US8566539B2 (en) 2009-01-14 2013-10-22 International Business Machines Corporation Managing thermal condition of a memory
JP4886826B2 (ja) 2009-08-24 2012-02-29 インターナショナル・ビジネス・マシーンズ・コーポレーション フォールト・トレラント・コンピュータ・システム、方法及びプログラム
US8510334B2 (en) 2009-11-05 2013-08-13 Oracle International Corporation Lock manager on disk
US8694639B1 (en) * 2010-09-21 2014-04-08 Amazon Technologies, Inc. Determining maximum amount of resource allowed to be allocated to client in distributed system
CN103309840A (zh) * 2013-07-08 2013-09-18 天津汉柏汉安信息技术有限公司 一种新建连接的方法及其装置
US9767178B2 (en) 2013-10-30 2017-09-19 Oracle International Corporation Multi-instance redo apply
US10599630B2 (en) 2015-05-29 2020-03-24 Oracle International Corporation Elimination of log file synchronization delay at transaction commit time
CN108604205B (zh) * 2016-12-08 2021-02-12 华为技术有限公司 测试点的创建方法，装置和系统
RU2665911C2 (ru) * 2017-02-08 2018-09-04 Акционерное общество "Лаборатория Касперского" Система и способ анализа файла на вредоносность в виртуальной машине

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814971A (en) * 1985-09-11 1989-03-21 Texas Instruments Incorporated Virtual memory recovery system using persistent roots for selective garbage collection and sibling page timestamping for defining checkpoint state
US4878167A (en) * 1986-06-30 1989-10-31 International Business Machines Corporation Method for managing reuse of hard log space by mapping log data during state changes and discarding the log data
US5043866A (en) * 1988-04-08 1991-08-27 International Business Machines Corporation Soft checkpointing system using log sequence numbers derived from stored data pages and log records for database recovery
EP0343567A3 (en) * 1988-05-25 1991-01-09 Hitachi, Ltd. Multi-processing system and cache apparatus for use in the same
JPH0752399B2 (ja) * 1988-06-30 1995-06-05 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 記憶システム
US5481694A (en) * 1991-09-26 1996-01-02 Hewlett-Packard Company High performance multiple-unit electronic data storage system with checkpoint logs for rapid failure recovery
JP2758311B2 (ja) * 1992-05-28 1998-05-28 富士通株式会社 複合システムにおけるログファイル制御方式
GB9301286D0 (en) * 1993-01-22 1993-03-17 Int Computers Ltd Data processing system
US5544359A (en) * 1993-03-30 1996-08-06 Fujitsu Limited Apparatus and method for classifying and acquiring log data by updating and storing log data
JP3594248B2 (ja) * 1993-03-30 2004-11-24 富士通株式会社 ログデータの分類取得システム

Also Published As

Publication number Publication date
EP0750260A3 (en) 1998-12-23
EP0750260A2 (en) 1996-12-27
JPH0969082A (ja) 1997-03-11
CN1147650A (zh) 1997-04-16
US5828821A (en) 1998-10-27
KR100247875B1 (ko) 2000-03-15
CN1096034C (zh) 2002-12-11
JP3085899B2 (ja) 2000-09-11

Similar Documents

Publication Publication Date Title
KR970002637A (ko) 멀티프로세서 시스템
KR920001101B1 (ko) 마이크로프로세서와 그 내부의 레지스터장치
JPS62173696A (ja) 情報記憶、読出システム
US5146569A (en) System for storing restart address of microprogram, determining the validity, and using valid restart address to resume execution upon removal of suspension
JPH11102598A (ja) メモリ不良救済解析装置
US20070168760A1 (en) Saving state data in parallel in a multi-processor system
JPS60159951A (ja) 情報処理装置におけるトレ−ス方式
CN111796571A (zh) 设备故障检测方法、装置、计算机设备和存储介质
JP2759824B2 (ja) データ記憶装置のアドレス誤り検出方法
US20070179635A1 (en) Method and article of manufacure to persistently deconfigure connected elements
JPH1125006A (ja) メモリテスト装置
JPH0690683B2 (ja) マルチプロセッサシステムの障害処理方式
JP2635777B2 (ja) プログラマブル・コントローラ
JPH07302201A (ja) パイプライン演算データ診断装置
JPH0784893A (ja) メモリの診断方法
JPH07248810A (ja) 数値制御装置
JPH02242439A (ja) プログラムロード制御方式
JPS58214946A (ja) マイクロプログラム制御方式
JPS6227421B2 (ko)
JPH047765A (ja) Ｅ↑２ｐｒｏｍのデータ読込装置
JPH0217549A (ja) データ処理装置
JPS6269329A (ja) メモリ破壊位置検出方式
JPH04338840A (ja) プログラムデバッグ支援処理装置
JPH06230987A (ja) 情報処理装置
JPH03119436A (ja) マイクロ命令アドレストレーサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061201

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee