JP2759824B2 - データ記憶装置のアドレス誤り検出方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、主記憶装置のアドレスを、不使用アドレス
記憶装置および使用中アドレス記憶装置の間で巡回させ
て、アドレス管理を行うデータ記憶装置において、アド
レスに誤りが生じた場合に、そのアドレスを検出する方
法に関する。

〔従来の技術〕

従来、この種のデータ記憶装置においては、アドレス
の誤りを検出するために誤り検出符号が使用されてい
た。

〔発明が解決しようとする課題〕

前記の従来の誤り検出符号による誤り検出方法では、
演算を必要とし、検出漏れの発生確率を低くするために
は演算が複雑になりハード量が増加するという欠点があ
る。また、検出漏れの発生確率を０にすることは不可能
であり、一度誤り検出漏れが生じた場合には、その誤っ
たアドレスが永久に巡回し、データを破壊したり多重に
読み出しを行うという欠点があった。

本発明は、アドレスとそのアドレスが書き込まれてい
る場所の対応を示す対応記憶装置を設け、アドレス記憶
装置からアドレスを読み出す場合に、この対応記憶装置
を参照し、そのアドレスが書き込まれた場所と同一の場
所から読み出されたかどうかを検査することにより誤り
を検出し、前記の問題点を解決することを目的とする。

〔課題を解決するための手段〕

前記の目的を達成するために、本発明は、データを記
憶する主記憶装置と少なくとも同じアドレス空間を持つ
対応記憶装置を設け、主記憶装置のアドレスａをアドレ
ス記憶装置に書き込む場合に、アドレスａに対応する対
応記憶装置のアドレスｂの位置にアドレスａの書き込み
場所を示す識別子を記憶し、アドレスａを主記憶装置か
ら読み出す場合にアドレスａに対応する対応記憶装置の
アドレスｂの位置に記憶されている場所を示す識別子を
参照し、アドレスａが書き込まれた場所と同一の場所か
ら読み出されたかどうかを検査することによりアドレス
の誤りを検出するようにしたものである。

〔作用〕

本発明では、主記憶装置のアドレスを不使用アドレス
記憶装置および使用中アドレス記憶装置の間で巡回させ
てアドレス管理を行うデータ記憶装置において、巡回し
ているアドレスが書き込まれている場所を示す対応記憶
装置を設け、アドレス読み出し時にこの対応記憶装置を
参照することによりアドレスが書き込まれた場所と同一
の場所から読み出されたかどうかを検査することにより
アドレスの誤りを検出することができるのである。

〔実施例〕

以下図面を参照して本発明の実施例を説明する。

第１図は、本発明の実施例の構成図である。

第１図において、１はデータを記憶する主記憶装置、
２は主記憶装置１の不使用のアドレスを記憶する不使用
アドレス記憶装置、３は主記憶装置１の使用中のアドレ
スを記憶する使用中アドレス記憶装置、４は不使用アド
レス記憶装置２および使用中アドレス記憶装置３の書き
込み・読み出しを管理する管理装置、５はアドレスとそ
のアドレスが書き込まれている場所の対応を示す対応記
憶装置、６はアドレス誤りを検出する誤り検出装置、13
はデータ記憶装置の入出力データ信号線である。

記憶装置をランダムアクセスメモリ（RAM）で構成し
た場合、以下の説明において、アドレスａは主記憶装置
１のある１つのアドレス、アドレスa1はアドレスａのう
ち不使用中のアドレス、アドレスa2はアドレスａのうち
使用中のアドレス、アドレスｂは対応記憶装置５のある
１つのアドレス、アドレスb1はアドレスｂのうちアドレ
スa1に対応するアドレス、アドレスb2はアドレスｂのう
ちアドレスa2に対応するアドレス、アドレスｃは不使用
アドレス記憶装置２または使用中アドレス記憶装置３の
ある１つのアドレスを示す。

本発明は従来の誤り検出符号を使用してアドレス自身
の持つ情報により誤りの検出を行う方法と異なり、アド
レスが書き込まれている場所というアドレス自身が持つ
情報とは無関係の情報を利用して、誤り検出を行なう方
法であるため、一度検出漏れが生じても、アドレスを読
み出す度に誤り検出を行うことになるので、ほぼ検出漏
れの発生確率を０にすることができる。

以下、本発明のアドレス誤り検出方法の第１の方法に
ついて動作を説明する。第２図は前記誤り検出方法の誤
り検出手順の流を示す図で、第２図（ａ）は主記憶装置
１にデータを書き込む場合の流れ図、第２図（ｂ）は主
記憶装置１からデータを読み出す場合の流れ図である。

以下、第１図および第２図（ａ）を用いてデータを書
き込む場合について説明する。入出力データ信号線13を
介して主記憶装置１にデータを書き込む場合は管理装置
４により不使用アドレス記憶装置２から、不使用のアド
レスa1を読み出し、アドレスa1に対応する対応記憶装置
５のアドレスb1の位置に記憶されている書き込み場所を
示す識別子を参照し、誤り検出装置６により書き込み場
所と、管理装置４から得られる読み出し場所とを比較し
て、書き込み場所と同一の場所から読み出しが行われた
かどうかを検査し、同一であれば正常と判断し、主記憶
装置１のアドレスa1の位置にデータを書き込み、管理装
置４により使用アドレス記憶装置３にアドレスa1を書き
込み、誤り検出装置６によりアドレスa1に対応する対応
記憶装置５のアドレスb1の位置に記憶されている書き込
み場所を示す識別子を更新する。書き込み場所と読み出
し場所が同一でない場合はアドレスa1あるいは対応記憶
装置５に誤りが生じていると判断し、誤り発生を人間あ
るいは装置等が認識できるように表示する。

つぎに第２図（ｂ）を用いてデータを読み出す場合に
ついて説明する。

主記憶装置１からデータを読み出す場合は、管理装置
４により使用中アドレス記憶装置３から使用中のアドレ
スa2を読み出し、アドレスa2に対応する対応記憶装置５
のアドレスb2の位置に記憶されている書き込み場所を示
す識別子を参照し、誤り検出装置６により書き込み場所
と、管理装置４から得られる読み出し場所を比較して書
き込み場所と同一の場所から読み出しが行われたかどう
かを検査し、同一であれば正常と判断し、主記憶装置１
のアドレスa2の位置からデータを読み出し、管理装置４
により、不使用アドレス記憶装置２にアドレスa2を書き
込み、誤り検出装置６によりアドレスa2に対応する対応
記憶装置５のアドレスb2の位置に記憶されている書き込
み場所を示す識別子を更新する。書き込み場所と読み出
し場所が同一でない場合はアドレスa2あるいは、対応記
憶装置５に誤りが生じていると判断し、誤り発生を人間
あるいは装置等が認識できるように表示する。

前記主記憶装置１および対応記憶装置５は、それぞれ
少なくとも１つのランダムアクセスメモリ（RAM）で実
現できる。複数のRAMで実現する場合には、アドレスａ
およびアドレスｂは複数RAMの内、どのRAMであるかとい
うこと、そのRAM内のアドレスの両方をあわせて表現す
るものである。

第３図は不使用アドレス記憶装置２および使用中アド
レス記憶装置３のアドレス記憶方法を示す図である。第
３図において、７はメモリ、８はアドレスａを１つ記憶
する領域、９はアドレスａの記憶領域、10は別情報ｄの
記憶領域を示す。メモリ７の横の１列は１アドレスに対
応する。メモリ７の左横の数字はアドレスを示す。

第３図（ａ）はアドレス記憶装置の１アドレスｃに主
記憶装置１のアドレスａを１つのみ記憶する方法であ
り、メモリとしてはファーストインファーストアウト
（FIFO）メモリあるいはRAMが使用可能である。FIFOメ
モリを使用する場合、不使用アドレス記憶装置２および
使用中アドレス記憶装置３はそれぞれ少なくとも１つの
FIFOメモリにより構成する。複数FIFOメモリにより構成
する場合は管理装置４はFIFOメモリを選択する機能を有
する。アドレスａの書き込み場所はアドレスａが書き込
まれているFIFOメモリを示す識別子で表わす。RAMを使
用する場合、不使用アドレス記憶装置２および使用中ア
ドレス記憶装置３は両方をあわせて少なくとも１つのRA
Mにより構成する。管理装置４は不使用アドレスと使用
アドレスの書き込み・読み出しを行うためのアドレスポ
インタ制御回路（RAMにおいて書き込むアドレス位置と
読み出すアドレス位置を示す一対のポインタを管理し、
書き込み順や読み出し順、書き込み位置と読み出し位置
の同時指定の回避等の制御を行う回路）を未使用アドレ
ス用と使用アドレス用として少なくとも２つ有する。さ
らに、複数RAMにより構成する場合はメモリを選択する
機能を有する。アドレスａの書き込み場所はアドレスａ
が書き込まれているRAMを示す識別子あるいは書き込み
場所に対応するアドレスポインタ制御回路を示す識別子
の少なくとも一方により表わす。

第３図（ｂ）はアドレス記憶装置の１アドレスｃに主
記憶装置１のアドレスａを複数記憶可能とした方法であ
り、メモリとしてはRAMが使用可能である。不使用アド
レス記憶装置２および使用中アドレス記憶装置３は両方
をあわせて少なくとも１つのRAMにより構成し、管理装
置４はメモリ７の縦１列毎に対応するアドレスポインタ
制御回路を有する。さらに、複数RAMにより構成する場
合はメモリを選択する機能を有する。アドレスａの書き
込み場所はアドレスａが書き込まれているRAMを示す識
別子あるいは書き込み場所に対応するアドレスポインタ
制御回路を示す識別子あるいは、アドレスａが書き込ま
れているアドレスｃのビット位置の少なくとも１つによ
り表現する。

第３図（ｃ）はアドレス記憶装置の１アドレスｃに主
記憶装置１のアドレスａを１つと、書き込み時にアドレ
スａと対応づけられた別情報ｄを記憶する方法であり、
メモリとしてはFIFOメモリあるいは、RAMが使用可能で
ある。FIFOメモリを使用する場合、不使用アドレス記憶
装置２および、使用中アドレス記憶装置３は、それぞれ
少なくとも１つのFIFOメモリにより構成する。複数FIFO
メモリにより構成する場合は管理装置４はメモリを選択
する機能を有する。アドレスａの書き込み場所は、アド
レスａが書き込まれているFIFOメモリを示す識別子ある
いは、書き込み時にアドレスａと対応づけられた別情報
ｄの少なくとも一方で表現する。RAMを使用する場合、
不使用アドレス記憶装置12および、使用中アドレス記憶
装置３は、両方をあわせて少なくとも１つのRAMにより
構成する。管理装置４は未使用アドレスと使用アドレス
の書き込み・読み出しを行うためのアドレスポインタ制
御回路を少なくとも２つ有する。さらに、複数RAMによ
り構成する場合はメモリを選択する機能を有する。アド
レスａの書き込み場所はアドレスａが書き込まれている
RAMを示す識別子あるいは書き込み場所に対応するアド
レスポインタ制御回路を示す識別子あるいは書き込み時
にアドレスａと対応づけられた別情報ｄの少なくとも１
つにより表現する。また、アドレスａと別情報ｄを１組
として、第３図（ｂ）に示した方法においてアドレスａ
をこの１組に置き換えた方法も可能である。

第４図は対応記憶装置５へのアドレス書き込み場所を
示す識別子の記憶方法を示す図である。一例として、場
所を“ア”、“イ”、“ウ”、“エ”、“オ”という識
別子により表わす。第４図（ａ）は対応記憶装置５のア
ドレスｂのビット位置により場所を示す識別子を記憶す
る方法、第４図（ｂ）は対応記憶装置５のアドレスｂの
位置に場所を示す識別子そのものを記憶する方法を示す
図である。

第４図（ａ）では一例としてのアドレスｂのビットを
左から右へ順に場所を示す識別子“ア”、“イ”、
“ウ”、“エ”、“オ”に対応させ、記憶する場所を示
す識別子に対応するビットに“1"、それ以外に“0"を書
き込んでいる。１つの場所を示す識別子に対して複数ビ
ット対応させてもよい。第４図（ａ）の場合、アドレス
ｂ＝０には場所を示す識別子“ウ”が記憶されているこ
とになる。この場合、第１に、アドレスａを読み出した
場所を示す識別子に対応するビットに“1"が記憶されて
いるか検査する方法と、第２にアドレスａを読み出した
場所を示す識別子に対応するビット以外のビットすべて
に“0"が記憶されているか検査する方法と第３に前記、
第１と第２の状態の両方を検査する方法がある。第４図
（ｂ）の場合はアドレスｂの位置に場所を示す識別子そ
のものを書き込んでいる。したがって、アドレスｂ＝０
には場所を示す識別子“ウ”が記憶されていることにな
る。

第５図は主記憶装置１と対応記憶装置５を同一のメモ
リで実現する方法を示す図である。対応記憶装置５は主
記憶装置１とアドレス空間が同一であれば十分であるか
ら一つのメモリで両方を実現することができる。第５図
において11はデータを記憶する主記憶領域、12はアドレ
スａの書き込み場所を示す識別子を記憶する対応記憶領
域を示す。対応記憶領域12へのアドレスａの書き込み場
所を示す識別子の記憶方法としては第４図に示した２つ
の方法が可能である。

上記アドレス記憶装置内にはアドレス書き込み場所と
して定義されていない領域αが存在してもよい。ただ
し、領域αが存在する場合において、領域αにアドレス
を書き込んだ場合には、対応記憶装置５に、定義されて
いる場所に書き込まなかったことを示す識別子を記憶
し、領域αからアドレスを読み出した場合には、定義さ
れている場所に書き込まなかったことを示す識別子が記
憶されているか検査する。または、領域αにアドレスを
書き込んだ場合、あるいは領域αからアドレスを読み出
した場合は、対応記憶装置５の記憶内容の更新あるいは
誤り検査は行わない。

次に、本発明のアドレス誤り検出方法の第２の方法に
ついて説明する。装置の構成は前記実施例と同一であ
り、対応記憶装置５の記憶内容の更新はアドレスａをア
ドレス記憶装置に書き込むたびに行うが、アドレスａが
書き込んだ場所と同一の場所から読み出されたかどうか
の検査をアドレスａをアドレス記憶装置から読み出す度
に毎回行うのではなく、特定の規則にしたがってあるい
はランダムに間欠的に行う。

この方法では、アドレスが誤ってから検出するまでの
時間は前記の第１の方法の場合より長くなる可能性があ
るが、検出漏れの発生確率は同様にほぼ０にできる。

〔発明の効果〕

以上説明したように、本発明は主記憶装置のアドレス
を不使用アドレス記憶装置および使用中アドレス記憶装
置の間で巡回させてアドレス管理を行うデータ記憶装置
において、アドレスとそのアドレスが書き込まれている
場所の対応を示す対応記憶装置を設け、アドレスを読み
出す場合にこの対応記憶装置を参照し、書き込み場所と
同一の場所から読み出しが行われたか検査することによ
りアドレス誤りを検出するための、誤り検出漏れの発生
確率をほぼ０にできるという効果が期待できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図（ａ）は記
憶装置１へデータを書き込む時の流れ図、第２図（ｂ）
は記憶装置１からデータを読み出す時の流れ図、第３図
はアドレス記憶装置へのアドレス記憶方法を示す図、第
４図は対応記憶装置５へのアドレスの書き込み場所を示
す識別子の記憶方法を示す図、第５図は主記憶装置１と
対応記憶装置５とを同一メモリにより実現する方法を示
す図である。 １…主記憶装置、２…不使用アドレス記憶装置、３…使
用中アドレス記憶装置、４…管理装置、５…対応記憶装
置、６…誤り検出装置、７…メモリ、８…アドレスを１
つ記憶する領域、９…アドレスの記憶領域、10…別情報
の記憶領域、11…主記憶領域、12…対応記憶領域、13…
入出力データ信号線

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】アドレスａを指定することによりデータの
   書き込みあるいは、読み出しを行う主記憶装置（１）
   と、該主記憶装置（１）の不使用のアドレスa1を記憶す
   る不使用アドレス記憶装置（２）と、前記主記憶装置
   （１）の使用中アドレスa2を記憶する使用中アドレス記
   憶装置（３）と、前記不使用アドレス記憶装置（２）お
   よび使用中アドレス記憶装置（３）の書き込みおよび読
   み出しを管理する管理装置（４）を備え、前記主記憶装
   置（１）にデータを書き込む場合には、該管理装置
   （４）により前記不使用アドレス記憶装置（２）から不
   使用のアドレスa1を読み出し、前記主記憶装置（１）の
   アドレスa1の位置にデータを書き込み、前記管理装置
   （４）により前記使用中アドレス記憶装置（３）にアド
   レスa1を書き込み、前記主記憶装置（１）からデータを
   読み出す場合には、前記管理装置（４）により前記使用
   中アドレス記憶装置（３）から使用中アドレスa2を読み
   出し、前記主記憶装置（１）のアドレスa2の位置からデ
   ータを読み出し、前記管理装置（４）により前記不使用
   アドレス記憶装置（２）にアドレスa2を書き込むように
   したデータ記憶装置において、 アドレスａが前記不使用アドレス記憶装置（２）および
   使用中アドレス記憶装置（３）のうちの少なくとも一方
   のどの場所に書き込まれているかを、アドレスａに対応
   するアドレスｂの位置に記憶する対応記憶装置（５）を
   設け、不使用アドレス記憶装置（２）および使用中アド
   レス記憶装置（３）のうちの少なくとも一方にアドレス
   ａを書き込む場合に、アドレスａに対応する前記対応記
   憶装置（５）のアドレスｂの位置にアドレスａの書き込
   み場所を示す識別子を記憶し、不使用アドレス記憶装置
   （２）および使用中アドレス記憶装置（３）のうちの少
   なくとも一方からアドレスａを読み出す場合に、アドレ
   スａに対応する前記対応記憶装置（５）のアドレスｂの
   位置に記憶されている場所を示す識別子を参照してアド
   レスａが書き込まれた場所と同一の場所から読み出され
   たかどうかを誤り検出装置（６）により検査することに
   より、アドレスａの誤りを検出するようにしたことを特
   徴とするデータ記憶装置のアドレス誤り検出方法。
2. 【請求項２】請求項１の対応記憶装置（５）において、
   アドレスａの書き込み場所を示す識別子をアドレスａに
   対応するアドレスｂのビット位置で表わすことにより、
   書き込み場所と同一の場所から読みだされたか、あるい
   は、書き込み場所以外の場所から読み出さなかったか、
   あるいは、前記両読み出し場所を検査することによりア
   ドレスａの誤りを誤り検出装置（６）により検出するよ
   うにしたことを特徴とするデータ記憶装置のアドレス誤
   り検出方法。