JPH0331950A - メモリ回路の故障診断方式 - Google Patents
メモリ回路の故障診断方式Info
- Publication number
- JPH0331950A JPH0331950A JP1165260A JP16526089A JPH0331950A JP H0331950 A JPH0331950 A JP H0331950A JP 1165260 A JP1165260 A JP 1165260A JP 16526089 A JP16526089 A JP 16526089A JP H0331950 A JPH0331950 A JP H0331950A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- contents
- flag
- read
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101100445400 Gibberella fujikuroi (strain CBS 195.34 / IMI 58289 / NRRL A-6831) TF22 gene Proteins 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＲＡＭを有するメモリ回路の故障を診断する
方式に関するものである。
方式に関するものである。
情報処理装置の構成上、メモリ回路の重要性が増大する
のに伴ない、メモリ回路の故障を自動的に診断する必要
性が生じ、例えば日本電気技報・第４０巻第１１号「Ａ
ＣＯＳシステム２０００シリーズのＲＡＳＪに開示され
ているとカシ、各種の検出回路によりェラ−を検出した
とき、対応するエラーインジケータフラグ（以下、ＥＩ
Ｆ）をセットし、これに応じて故障診断辞書を検索し、
これによって故障の被疑範囲を自動的に求める方式が採
用されるに至っている。
のに伴ない、メモリ回路の故障を自動的に診断する必要
性が生じ、例えば日本電気技報・第４０巻第１１号「Ａ
ＣＯＳシステム２０００シリーズのＲＡＳＪに開示され
ているとカシ、各種の検出回路によりェラ−を検出した
とき、対応するエラーインジケータフラグ（以下、ＥＩ
Ｆ）をセットし、これに応じて故障診断辞書を検索し、
これによって故障の被疑範囲を自動的に求める方式が採
用されるに至っている。
なか、この場合は、メモリの読出しデータにエラーを生
じたとき、メモリおよび書込みデータ生成回路の双方を
被疑範囲として指定するものとなっている。
じたとき、メモリおよび書込みデータ生成回路の双方を
被疑範囲として指定するものとなっている。
しかし、従来にかいては、メモリからの読出しを一回行
ない、このときはエラーを検出し危かった＼め、書込み
データ生成回路の正常性が確認されている場合であって
も、何回目かの読出しデータにエラーを検出すれば、メ
モＩＪ ＞よび書込みデータ生成回路の双方が被疑範囲
となう、故障診断の分解能が低下する欠点を生じている
。
ない、このときはエラーを検出し危かった＼め、書込み
データ生成回路の正常性が確認されている場合であって
も、何回目かの読出しデータにエラーを検出すれば、メ
モＩＪ ＞よび書込みデータ生成回路の双方が被疑範囲
となう、故障診断の分解能が低下する欠点を生じている
。
前述の課題を解決するため、本発明はつぎの手段により
構成するものとなっている。
構成するものとなっている。
すなわち、上述の診断方式において、メモリの各ワード
と対応したアドレスを有しメモリの書込み時に対応する
アドレスがセットされかつメモリの読出し時に対応する
アドレスがリセットされる状態メモリと、メモリの読出
し時に状態メモリの対応するアドレスの内容が登録され
る状態フラグ（以下、５ＴＦ）とを設け、ＩＪＦのセッ
トに応じてＳＴＦの内容を保持し、！ｉ：ＩＦ＄−よび
ＳＴＦ’の内容に応じて故障診断辞書の検索を行なうも
のとしている。
と対応したアドレスを有しメモリの書込み時に対応する
アドレスがセットされかつメモリの読出し時に対応する
アドレスがリセットされる状態メモリと、メモリの読出
し時に状態メモリの対応するアドレスの内容が登録され
る状態フラグ（以下、５ＴＦ）とを設け、ＩＪＦのセッ
トに応じてＳＴＦの内容を保持し、！ｉ：ＩＦ＄−よび
ＳＴＦ’の内容に応じて故障診断辞書の検索を行なうも
のとしている。
したがって、ＳＴＦの内容は、メモリからの最初の読出
し時にはセット状態、第２回目以降の読出し時ではリセ
ット状態となってかり、この内容がＥＩＦのセットに応
じて保持されるため、ＥＩＦ＄−よびＳＴＦに応じて検
索を行なうことによ、ｊａ、ＳＴＦ’の内容によって最
初の読出しか第２回目以降の読出しかを判別できるもの
となり１被疑範囲を限定することができる。
し時にはセット状態、第２回目以降の読出し時ではリセ
ット状態となってかり、この内容がＥＩＦのセットに応
じて保持されるため、ＥＩＦ＄−よびＳＴＦに応じて検
索を行なうことによ、ｊａ、ＳＴＦ’の内容によって最
初の読出しか第２回目以降の読出しかを判別できるもの
となり１被疑範囲を限定することができる。
以下、実施例を示すブロック図によって本発明の詳細な
説明する。
説明する。
同図にかいては、回路ブロックＡ・１Ｄよび回路ブロッ
クＢ・２に分割され、回路ブロックＡ・１には書込みデ
ータ生成回路（以下、ＷＤＳ）１０が設けである一方、
回路ブロックＢ・２には、複数ワードのアドレスを有す
るメモリ（以下、ＲＡＭ）２０、ＲＡＭ２０の各ワード
と対応するアドレスを有すると共に各アドレスが１ビツ
トづＳの状態メモリ（以下、ＳＴＭ）２１、これの各ア
ドレスの内容が各個に登録される５ＴＦ２２、ＲＡＭ２
０からの読出しデータにつきパリティチエツクを行なう
エラー検出回路（以下、ＥＤＴ）２３、＞よび、これの
エラー検出に応じてセットされるＥＩＦ２４ が設けで
ある。
クＢ・２に分割され、回路ブロックＡ・１には書込みデ
ータ生成回路（以下、ＷＤＳ）１０が設けである一方、
回路ブロックＢ・２には、複数ワードのアドレスを有す
るメモリ（以下、ＲＡＭ）２０、ＲＡＭ２０の各ワード
と対応するアドレスを有すると共に各アドレスが１ビツ
トづＳの状態メモリ（以下、ＳＴＭ）２１、これの各ア
ドレスの内容が各個に登録される５ＴＦ２２、ＲＡＭ２
０からの読出しデータにつきパリティチエツクを行なう
エラー検出回路（以下、ＥＤＴ）２３、＞よび、これの
エラー検出に応じてセットされるＥＩＦ２４ が設けで
ある。
こ＼に訟いて、８７Ｍ２１の各アドレスは、例えば、Ｒ
ＡＭ２０の対応するワードへのデータ書込みに応じて％
ＯＩヘリセットれ、同様のデータ読出しに応じて１１
′ヘリセツトされるものとなっておシ、アドレス信号（
以下、ＡＤＨ）２５ の指定にしたがうＲＡＭ２０のワ
ードへＷＤ８１０からのデータが書込１れると、このと
き、８７Ｍ２１の対応するアドレスがＡＤＲ２５により
同時に指定され、こ＼へ％ＯＮがセットされる。
ＡＭ２０の対応するワードへのデータ書込みに応じて％
ＯＩヘリセットれ、同様のデータ読出しに応じて１１
′ヘリセツトされるものとなっておシ、アドレス信号（
以下、ＡＤＨ）２５ の指定にしたがうＲＡＭ２０のワ
ードへＷＤ８１０からのデータが書込１れると、このと
き、８７Ｍ２１の対応するアドレスがＡＤＲ２５により
同時に指定され、こ＼へ％ＯＮがセットされる。
ついで、ＡＤＲ２５により同一のワードが指定され、こ
＼からの読出しが行なわれると、このときもＡＤＲ２５
によｆｉｓＴＭ２１の対応するアドレスが同時に指定さ
れ、まず、１０′の内容が５ＴＦ２２へ登録されたうえ
、８７Ｍ２１の対応するアドレスがリセットされて１１
′となる。
＼からの読出しが行なわれると、このときもＡＤＲ２５
によｆｉｓＴＭ２１の対応するアドレスが同時に指定さ
れ、まず、１０′の内容が５ＴＦ２２へ登録されたうえ
、８７Ｍ２１の対応するアドレスがリセットされて１１
′となる。
更に、ＲＡＭ２０の同一ワードからの読出しが行なわれ
ると、８ＴＭ２１の対応するアドレスは１１′ヘリセツ
トされているため変化せず、′ＩＩ′の状態を継続する
のに対し、リセットに先立ち対応するアドレスの内容が
５ＴＦ２２へ更新のうえ登録され、これの内容が′１′
となシ、これ以降は、ＲＡＭ２０の同一ワードに対する
書込みが欧される筐で、この状態を維持する。
ると、８ＴＭ２１の対応するアドレスは１１′ヘリセツ
トされているため変化せず、′ＩＩ′の状態を継続する
のに対し、リセットに先立ち対応するアドレスの内容が
５ＴＦ２２へ更新のうえ登録され、これの内容が′１′
となシ、これ以降は、ＲＡＭ２０の同一ワードに対する
書込みが欧される筐で、この状態を維持する。
したがって、５ＴＦ２２の内容は、最初の読出し時に％
０’Ｓ＄２回ｇ以降の読出し時では′１′となつ）シ、
これに応じてＲＡＭ２０の同一ワードに対する読出しが
最初か第２回目以降かを判別することができる。
０’Ｓ＄２回ｇ以降の読出し時では′１′となつ）シ、
これに応じてＲＡＭ２０の同一ワードに対する読出しが
最初か第２回目以降かを判別することができる。
璽た、ＲＡＭ２０からの読出しデータにエラーを生ずれ
ば、これがＥＤＴ２３により検出され、これにしたがっ
てＥＩＦ２４がセットされるため、この内容によって５
ＴＦ２２の内容が保持されるものとなってレジ、このと
き、ＥＩＦ２４釦よび５ＴＦ２２の内容に応じて次表の
故障診断辞書を検索することにより、故障の被疑範囲が
明確に求められる。
ば、これがＥＤＴ２３により検出され、これにしたがっ
てＥＩＦ２４がセットされるため、この内容によって５
ＴＦ２２の内容が保持されるものとなってレジ、このと
き、ＥＩＦ２４釦よび５ＴＦ２２の内容に応じて次表の
故障診断辞書を検索することにより、故障の被疑範囲が
明確に求められる。
すなわち、ＥＩＦ２４０セット状態では、回路ブロック
Ａ１ Ｂ・１．２の双方またはいずれか一方の故障であ
るが、これに加え、５ＴＦ２２０％０′状態では最初の
読出しであり、回路ブロックＡ、 Ｂ・１．２の双方
が被疑範囲として考えられるのに対し、５ＴＦ２２の％
１ ｊＦ状態では第２回目以降の読出しでアシ、最初
の読出しに際しては異常がなかっ九＼め、ＷＤ８１０を
除外して回路ブロックＢ・２の故障と限定することがで
きる。
Ａ１ Ｂ・１．２の双方またはいずれか一方の故障であ
るが、これに加え、５ＴＦ２２０％０′状態では最初の
読出しであり、回路ブロックＡ、 Ｂ・１．２の双方
が被疑範囲として考えられるのに対し、５ＴＦ２２の％
１ ｊＦ状態では第２回目以降の読出しでアシ、最初
の読出しに際しては異常がなかっ九＼め、ＷＤ８１０を
除外して回路ブロックＢ・２の故障と限定することがで
きる。
以上の説明により明らかなとおシ本発明によれ、ば、メ
モリの各ワードと対応したアドレスを有しメモリの書込
み時に対応するアドレスがセットされかつメモリの読出
し時に対応するアドレスがリセットされる状態メモリと
、メモリの読出し時に状態メモリの対応するアドレスの
内容が登録される状態フラグとを設け、エラーインジケ
ータフラグのセットに応じて状態フラグの内容を保持し
、両フラグの内容に応じて故障診断辞書を検索するもの
としたことにより１メモリからの読出しが最初か第２回
目以降かに応じて被疑範囲の限定が麿されるため、故障
診断の分解能が向上し、メモリ回路の故障診断において
顕著な効果が得られる。
モリの各ワードと対応したアドレスを有しメモリの書込
み時に対応するアドレスがセットされかつメモリの読出
し時に対応するアドレスがリセットされる状態メモリと
、メモリの読出し時に状態メモリの対応するアドレスの
内容が登録される状態フラグとを設け、エラーインジケ
ータフラグのセットに応じて状態フラグの内容を保持し
、両フラグの内容に応じて故障診断辞書を検索するもの
としたことにより１メモリからの読出しが最初か第２回
目以降かに応じて被疑範囲の限定が麿されるため、故障
診断の分解能が向上し、メモリ回路の故障診断において
顕著な効果が得られる。
図は本発明の実施例を示すブロック図である。
１０・・・・書込みデータ生成回路、２０・・・・メモ
リ、２１・・・・状態メモリ、２２・・・・状態フラグ
、２３・・・・エラー検出回路、２４・・・・エラーイ
ンジケータフラグ。
リ、２１・・・・状態メモリ、２２・・・・状態フラグ
、２３・・・・エラー検出回路、２４・・・・エラーイ
ンジケータフラグ。
Claims (1)
- 複数ワードのメモリに対しデータの書込みおよび読出し
を行ない、読出しデータのエラーを検出したときエラー
インジケータフラグをセットし、該フラグに応じて故障
診断辞書を検索し、該検索により故障の被疑範囲を求め
るメモリ回路の故障診断方式において、前記メモリの各
ワードと対応したアドレスを有し前記メモリの書込み時
に対応するアドレスがセットされかつ前記メモリの読出
し時に対応するアドレスがリセットされる状態メモリと
、前記メモリの読出し時に前記状態メモリの対応するア
ドレスの内容が登録される状態フラグとを設け、前記エ
ラーインジケータフラグのセットに応じて前記状態フラ
グの内容を保持し、前記エラーインジケータフラグおよ
び状態フラグの内容に応じて前記故障診断辞書の検索を
行なうことを特徴とするメモリ回路の故障診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165260A JPH0331950A (ja) | 1989-06-29 | 1989-06-29 | メモリ回路の故障診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165260A JPH0331950A (ja) | 1989-06-29 | 1989-06-29 | メモリ回路の故障診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0331950A true JPH0331950A (ja) | 1991-02-12 |
Family
ID=15808947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1165260A Pending JPH0331950A (ja) | 1989-06-29 | 1989-06-29 | メモリ回路の故障診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0331950A (ja) |
-
1989
- 1989-06-29 JP JP1165260A patent/JPH0331950A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320804B2 (en) | Integrated semiconductor memory with a memory unit a memory unit for storing addresses of defective memory cells | |
| US5357521A (en) | Address sensitive memory testing | |
| US4809278A (en) | Specialized parity detection system for wide memory structure | |
| JPH0331950A (ja) | メモリ回路の故障診断方式 | |
| JPS6011952A (ja) | 誤り訂正機構付半導体メモリ装置 | |
| JP2759824B2 (ja) | データ記憶装置のアドレス誤り検出方法 | |
| JPS605022B2 (ja) | 記憶装置のエラー検出装置 | |
| JPH0612342A (ja) | Ｒａｍの故障検出方法 | |
| US5729677A (en) | Method of testing a cache tag memory array | |
| JP3397576B2 (ja) | メモリチェック方法及びその装置 | |
| JPH0612339A (ja) | メモリのチェック方式 | |
| JPH04119434A (ja) | パリティ・エラー検出装置 | |
| JPS61211786A (ja) | Ｉｃカ−ド | |
| JP2656600B2 (ja) | 半導体記憶装置の試験方法 | |
| JPS59207477A (ja) | 半導体記憶装置 | |
| JPS61246854A (ja) | エラ−処理方式 | |
| JPH01161550A (ja) | 半導体記憶回路 | |
| JPH0254356A (ja) | 記憶装置 | |
| JPH02129742A (ja) | メモリに対するアドレス信号の異常検出方法 | |
| JPS62212751A (ja) | デ−タ処理装置 | |
| JPS59207496A (ja) | 半導体メモリ不良ビット救済解析装置 | |
| JPH06214889A (ja) | 主記憶領域破壊検出方法 | |
| JPS63250755A (ja) | メモリのテスト方法 | |
| JPS6219948A (ja) | アドレス変換バツフア切り離し制御方式 | |
| JPS5886000A (ja) | 電子機器 |