JPH0346853B2 - - Google Patents
Info
- Publication number
- JPH0346853B2 JPH0346853B2 JP59154823A JP15482384A JPH0346853B2 JP H0346853 B2 JPH0346853 B2 JP H0346853B2 JP 59154823 A JP59154823 A JP 59154823A JP 15482384 A JP15482384 A JP 15482384A JP H0346853 B2 JPH0346853 B2 JP H0346853B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- signal
- timer initialization
- program
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔技術分野〕
本発明はプログラムを記憶するメモリ部と、前
記プログラムによる処理を実行する中央処理装置
と、所定のクロツクを計数するタイマと、前記タ
イマの計数動作を制御するタイマ制御レジスタ
と、前記タイマの計数値を判別する判別回路を備
え、前記プログラム中に所定の時間間隔で実行さ
れるタイマ初期化命令を有して、プログラムの異
常シーケンス動作を検出する情報処理装置に関す
る。
記プログラムによる処理を実行する中央処理装置
と、所定のクロツクを計数するタイマと、前記タ
イマの計数動作を制御するタイマ制御レジスタ
と、前記タイマの計数値を判別する判別回路を備
え、前記プログラム中に所定の時間間隔で実行さ
れるタイマ初期化命令を有して、プログラムの異
常シーケンス動作を検出する情報処理装置に関す
る。
情報処理装置を使用した機器制御装置の種類及
び用途が広まるにつれて、これらを制御するプロ
グラムの異常シーケンス動作が発生した場合の対
処の方法が大きな問題となつてくる。プログラム
シーケンスに異常が発生する原因としては主にハ
ードウエアに起因する場合とソフトウエアに起因
する場合とがある。ハードウエアに起因するの
は、情報処理装置の使用環境が厳しく制御線やデ
ータバス上のデータが周囲の雑音の影響を受けて
変化してしまうような場合である。また、ソフト
ウエアに起因するのは、ソフトウエアの質が低
く、制御装置に入力するあらゆる制御信号の組合
せすべての状態を網羅しておらず、制御用の入力
信号のある特殊な組合せで無限ループに入り込ん
でしまうような場合である。
び用途が広まるにつれて、これらを制御するプロ
グラムの異常シーケンス動作が発生した場合の対
処の方法が大きな問題となつてくる。プログラム
シーケンスに異常が発生する原因としては主にハ
ードウエアに起因する場合とソフトウエアに起因
する場合とがある。ハードウエアに起因するの
は、情報処理装置の使用環境が厳しく制御線やデ
ータバス上のデータが周囲の雑音の影響を受けて
変化してしまうような場合である。また、ソフト
ウエアに起因するのは、ソフトウエアの質が低
く、制御装置に入力するあらゆる制御信号の組合
せすべての状態を網羅しておらず、制御用の入力
信号のある特殊な組合せで無限ループに入り込ん
でしまうような場合である。
しかし、情報処理装置自身はプログラムを順
次、読出して実行するものであつて、プログラム
が正常なシーケンスで実行されているか否かの判
断を自身で行うことはできないため、異常シーケ
ンス検出用のタイマを用い、このタイマの計数値
をクリヤする命令を設定し、このタイマの計数値
が所定の値を超えないようにプログラム中に前記
命令を配置し、この命令が実行されているか否か
でプログラムシーケンスの異常動作を検出するこ
とがよく行われる。
次、読出して実行するものであつて、プログラム
が正常なシーケンスで実行されているか否かの判
断を自身で行うことはできないため、異常シーケ
ンス検出用のタイマを用い、このタイマの計数値
をクリヤする命令を設定し、このタイマの計数値
が所定の値を超えないようにプログラム中に前記
命令を配置し、この命令が実行されているか否か
でプログラムシーケンスの異常動作を検出するこ
とがよく行われる。
ここで、従来使用されている情報処理装置の異
常シーケンス動作検出方法について、第４図のブ
ロツク図と第５図のタイミングチヤートを参照し
て説明する。
常シーケンス動作検出方法について、第４図のブ
ロツク図と第５図のタイミングチヤートを参照し
て説明する。
第４図において情報処理装置１００は、実行部
１０１、タイマ１０２、プログラムメモリ１０３
を有し、各々は内部バス１０４を介して接続され
ている。プログラムメモリ１０３内には制御プロ
グラムが書き込まれており、実行部１０１は内部
バス１０４を介してこの制御プログラムを逐次、
読出して実行する。タイマ１０２は基準クロツク
１０５を計数する。制御プログラム中のタイマ１
０２の計数値を０にクリヤする命令（以下、この
命令をタイマ初期化命令という）が実行されると
タイマ初期化信号１０６が実行部１０１からタイ
マ１０２へ出力され、タイマ１０２の計数値を０
にクリヤした後、再び基準クロツク１０５をタイ
マ１０２は計数する。また、タイマ１０２に桁あ
ふれが発生した場合には桁あふれ信号１０７が実
行部１０１に入力される。タイマ初期化命令は、
１つのタイマ初期化命令が実行されてから次のタ
イマ初期化命令が実行されるまでの時間が、タイ
マ１０２が０から計数を開始して桁あふれを起す
までの時間（以下、この時間をTOVFと記す）よ
りも短くなるように制御プログラム中に適宜配置
されている。
１０１、タイマ１０２、プログラムメモリ１０３
を有し、各々は内部バス１０４を介して接続され
ている。プログラムメモリ１０３内には制御プロ
グラムが書き込まれており、実行部１０１は内部
バス１０４を介してこの制御プログラムを逐次、
読出して実行する。タイマ１０２は基準クロツク
１０５を計数する。制御プログラム中のタイマ１
０２の計数値を０にクリヤする命令（以下、この
命令をタイマ初期化命令という）が実行されると
タイマ初期化信号１０６が実行部１０１からタイ
マ１０２へ出力され、タイマ１０２の計数値を０
にクリヤした後、再び基準クロツク１０５をタイ
マ１０２は計数する。また、タイマ１０２に桁あ
ふれが発生した場合には桁あふれ信号１０７が実
行部１０１に入力される。タイマ初期化命令は、
１つのタイマ初期化命令が実行されてから次のタ
イマ初期化命令が実行されるまでの時間が、タイ
マ１０２が０から計数を開始して桁あふれを起す
までの時間（以下、この時間をTOVFと記す）よ
りも短くなるように制御プログラム中に適宜配置
されている。
第５図は第４図の情報処理装置の動作を示すタ
イムチヤートである。第５図−ａは制御プログラ
ムが正常に実行されている場合のタイマ初期化命
令の実行タイミングとタイマ１０２の計数値との
関係を示す図である。１番目から３番目までのタ
イマ初期化命令の実行タイミング（以下、t1、
t2、t3と記す）でタイマ初期化信号１０６をタイ
マ１０２に入力し、タイマ１０２の計数値はその
都度０にクリヤされ、そこから再び計数を始める
ので、プログラムが正常に実行されている限りタ
イマ１０２が桁あふれを起すことはない。しかし
ながら、第５図−ｂに示すように１番目のタイマ
初期化命令が実行されてから何らかの原因でプロ
グラムの異常シーケンス動作が発生し（以後、こ
の異常シーケンス動作の発生タイミングをtXと記
す）、時間t2のタイミングでタイマ初期化命令が
実行されないと、タイマ１０２はそのまま基準ク
ロツク１０５の計数を続けてタイマ１０２は桁あ
ふれを起す。タイマ１０２が桁あふれを発生する
と桁あふれ信号１０７がタイマ１０２から実行部
１０１に対して出力され、実行部１０１はこの信
号により異常シーケンス動作が発生したことを認
知し、割込み処理等により応用システムにダメー
ジを与えないようなプログラム処理等を行う。
イムチヤートである。第５図−ａは制御プログラ
ムが正常に実行されている場合のタイマ初期化命
令の実行タイミングとタイマ１０２の計数値との
関係を示す図である。１番目から３番目までのタ
イマ初期化命令の実行タイミング（以下、t1、
t2、t3と記す）でタイマ初期化信号１０６をタイ
マ１０２に入力し、タイマ１０２の計数値はその
都度０にクリヤされ、そこから再び計数を始める
ので、プログラムが正常に実行されている限りタ
イマ１０２が桁あふれを起すことはない。しかし
ながら、第５図−ｂに示すように１番目のタイマ
初期化命令が実行されてから何らかの原因でプロ
グラムの異常シーケンス動作が発生し（以後、こ
の異常シーケンス動作の発生タイミングをtXと記
す）、時間t2のタイミングでタイマ初期化命令が
実行されないと、タイマ１０２はそのまま基準ク
ロツク１０５の計数を続けてタイマ１０２は桁あ
ふれを起す。タイマ１０２が桁あふれを発生する
と桁あふれ信号１０７がタイマ１０２から実行部
１０１に対して出力され、実行部１０１はこの信
号により異常シーケンス動作が発生したことを認
知し、割込み処理等により応用システムにダメー
ジを与えないようなプログラム処理等を行う。
このように、従来の異常シーケンス動作検出方
法は、プログラムシーケンスの異常が発生してタ
イマ初期化命令が実行されずタイマ１０２が桁あ
ふれを発生することにより異常シーケンス動作の
発生を検出するものであるので、プログラムがタ
イマ初期化命令を含まない無限ループに陥つた場
合しかプログラムシーケンスの異常動作を検出で
きず、もしタイマ初期化命令が暴走しているルー
プ中に含まれていたり、異常分岐をしてタイマ初
期化命令を実行し、計数値のクリヤ動作が連続し
て行われるような場合にはタイマ１０２の桁あふ
れは発生しない。したがつて、以上のような場合
には異常シーケンス動作を検出することはでき
ず、このような検出率の低い手段ではロボツトや
モーター等を制御するような応用システムでは異
常発生時に緊急に制御することができず、非常に
危険である。さらにもう一つの大きな欠点は、実
行部１０１はプログラムメモリ１０３に格納され
ている命令をバス１０４を介して取り込みそれを
実行するだけで、取り込んだ命令がプログラムメ
モリ１０３から出された命令と同じものであるか
否かのチエツクは行えないということである。し
たがつて、プログラムメモリ１０３から実行部１
０１へと命令が送られるバス１０４上のデータが
雑音等によつて書き換えられ、本来は全く異なる
命令がタイマ初期化命令として実行されてしまう
ような誤動作は防止することができず、信頼性の
面から見て非常に大きな問題である。
法は、プログラムシーケンスの異常が発生してタ
イマ初期化命令が実行されずタイマ１０２が桁あ
ふれを発生することにより異常シーケンス動作の
発生を検出するものであるので、プログラムがタ
イマ初期化命令を含まない無限ループに陥つた場
合しかプログラムシーケンスの異常動作を検出で
きず、もしタイマ初期化命令が暴走しているルー
プ中に含まれていたり、異常分岐をしてタイマ初
期化命令を実行し、計数値のクリヤ動作が連続し
て行われるような場合にはタイマ１０２の桁あふ
れは発生しない。したがつて、以上のような場合
には異常シーケンス動作を検出することはでき
ず、このような検出率の低い手段ではロボツトや
モーター等を制御するような応用システムでは異
常発生時に緊急に制御することができず、非常に
危険である。さらにもう一つの大きな欠点は、実
行部１０１はプログラムメモリ１０３に格納され
ている命令をバス１０４を介して取り込みそれを
実行するだけで、取り込んだ命令がプログラムメ
モリ１０３から出された命令と同じものであるか
否かのチエツクは行えないということである。し
たがつて、プログラムメモリ１０３から実行部１
０１へと命令が送られるバス１０４上のデータが
雑音等によつて書き換えられ、本来は全く異なる
命令がタイマ初期化命令として実行されてしまう
ような誤動作は防止することができず、信頼性の
面から見て非常に大きな問題である。
したがつて、本発明の目的は、少いハードウエ
アで高い異常シーケンス動作検出率と信頼性を有
する情報処理装置を提供することにある。
アで高い異常シーケンス動作検出率と信頼性を有
する情報処理装置を提供することにある。
本発明は、クロツク信号を計数するタイマと、
タイマ初期化命令を含むプログラムを記憶するメ
モリ部と、メモリ部から命令を読み出し実行する
中央処理装置と、メモリ部から読み出されたタイ
マ初期化命令が有する所定ビツト数の制御情報が
有効かどうか判定し有効なときに有効判定信号を
発生する判定手段と、タイマ初期化信号に応答し
てタイマを初期化する手段と、タイマの所定板の
出力とともにタイマ初期化信号を受け、タイマ初
期化信号が発生された後、第１の時間が経過する
前に再びタイマ初期化信号が発生されたときある
いは第１の時間が経過してから第２の時間内にタ
イマ初期化信号が発生されなかつたときに中央処
理装置にプログラムの異常シーケンス動作が発生
したことを通知する判別手段とを備える中央処理
装置であつて、タイマ制御レジスタと、判定手段
からの有効判定信号に応答してタイマ初期化命令
の所定ビツト数の制御情報をタイマ制御レジスタ
に書き込む手段とを設け、タイマ制御レジスタの
所定ビツトの情報からタイマ初期化信号を生成す
るとともに他のビツトの情報からクロツク信号の
周波数を指定する制御情報を生成する事を特徴と
する。
タイマ初期化命令を含むプログラムを記憶するメ
モリ部と、メモリ部から命令を読み出し実行する
中央処理装置と、メモリ部から読み出されたタイ
マ初期化命令が有する所定ビツト数の制御情報が
有効かどうか判定し有効なときに有効判定信号を
発生する判定手段と、タイマ初期化信号に応答し
てタイマを初期化する手段と、タイマの所定板の
出力とともにタイマ初期化信号を受け、タイマ初
期化信号が発生された後、第１の時間が経過する
前に再びタイマ初期化信号が発生されたときある
いは第１の時間が経過してから第２の時間内にタ
イマ初期化信号が発生されなかつたときに中央処
理装置にプログラムの異常シーケンス動作が発生
したことを通知する判別手段とを備える中央処理
装置であつて、タイマ制御レジスタと、判定手段
からの有効判定信号に応答してタイマ初期化命令
の所定ビツト数の制御情報をタイマ制御レジスタ
に書き込む手段とを設け、タイマ制御レジスタの
所定ビツトの情報からタイマ初期化信号を生成す
るとともに他のビツトの情報からクロツク信号の
周波数を指定する制御情報を生成する事を特徴と
する。
以下、図面を参照しながら本発明の実施例を説
明する。
明する。
第１図は本発明の一実施例に係る情報処理装置
のブロツク図である。プログラムメモリ３１２に
は制御プログラムが記憶されており、実行部３１
１はこの制御プログラムを内部バスを介して逐
次、読出して実行する。タイマ３０１はクロツク
３０８を計数する。プログラムメモリ３１２内に
格納されている制御プログラム中には、タイマ初
期化命令とその次に実行されるタイマ初期化命令
の間の時間Ｔ、つまりタイマ３０１の計数値がク
リヤされる時間間隔Ｔが 24×τSCK＜Ｔ＜28×τSCK ［sec］ となるように、タイマ初期化命令が適宜配置され
ている。判別回路３１０はタイマ３０１から桁あ
ふれが発生した場合、あるいはタイマ３０１の上
位４ビツトが０である時にタイマ初期化命令の実
行によりタイマ３０１の計数値がクリヤされた場
合に実行部３１１に対して異常シーケンス動作発
生信号３１３を出力する。タイマ制御レジスタ３
０２はタイマ初期化命令によつて制御情報が書込
まれ、タイマクリヤビツトであるビツトＡに
“１”がセツトされるとタイマ初期化信号３０９
がハイレベルとなつてタイマ３０１を０にクリヤ
する。第１の補助レジスタ３０４にはタイマ初期
化命令による制御情報の反転値が内部バス３１４
を介して書込まれ、第２の補助レジスタ３０３に
はその次に実行されるタイマ初期化命令による制
御情報が内部バス３１４を介して書込まれる。タ
イマ制御レジスタ３０２と第２の補助レジスタ３
０３の間にはゲート３０６が設けられている。比
較器３０５は第１の補助レジスタ３０４と第２の
補助レジスタ３０３の内容を比較し、両者に互い
に反転値である時にのみ書込み信号３０７をゲー
ト３０６に出力する。この結果、第２の補助レジ
スタ３０３の内容がゲート３０６を通つてタイマ
制御レジスタ３０２に書込まれる。このように、
前後のタイマ初期化命令の実行による制御情報を
第１、第２の補助レジスタ３０４，３０３にそれ
ぞれ書込んで両者を比較器３０５で比較するの
は、本来は全く異なる命令がタイマ初期化として
実行されて装置が誤動作を防止するためである。
また、第１の補助レジスタ３０４には制御情報の
反転値を書込むようにしたのは、誤データの検出
能力を上げるのと、比較器３０５をアンド回路で
構成することができ回路が簡単になるからであ
る。
のブロツク図である。プログラムメモリ３１２に
は制御プログラムが記憶されており、実行部３１
１はこの制御プログラムを内部バスを介して逐
次、読出して実行する。タイマ３０１はクロツク
３０８を計数する。プログラムメモリ３１２内に
格納されている制御プログラム中には、タイマ初
期化命令とその次に実行されるタイマ初期化命令
の間の時間Ｔ、つまりタイマ３０１の計数値がク
リヤされる時間間隔Ｔが 24×τSCK＜Ｔ＜28×τSCK ［sec］ となるように、タイマ初期化命令が適宜配置され
ている。判別回路３１０はタイマ３０１から桁あ
ふれが発生した場合、あるいはタイマ３０１の上
位４ビツトが０である時にタイマ初期化命令の実
行によりタイマ３０１の計数値がクリヤされた場
合に実行部３１１に対して異常シーケンス動作発
生信号３１３を出力する。タイマ制御レジスタ３
０２はタイマ初期化命令によつて制御情報が書込
まれ、タイマクリヤビツトであるビツトＡに
“１”がセツトされるとタイマ初期化信号３０９
がハイレベルとなつてタイマ３０１を０にクリヤ
する。第１の補助レジスタ３０４にはタイマ初期
化命令による制御情報の反転値が内部バス３１４
を介して書込まれ、第２の補助レジスタ３０３に
はその次に実行されるタイマ初期化命令による制
御情報が内部バス３１４を介して書込まれる。タ
イマ制御レジスタ３０２と第２の補助レジスタ３
０３の間にはゲート３０６が設けられている。比
較器３０５は第１の補助レジスタ３０４と第２の
補助レジスタ３０３の内容を比較し、両者に互い
に反転値である時にのみ書込み信号３０７をゲー
ト３０６に出力する。この結果、第２の補助レジ
スタ３０３の内容がゲート３０６を通つてタイマ
制御レジスタ３０２に書込まれる。このように、
前後のタイマ初期化命令の実行による制御情報を
第１、第２の補助レジスタ３０４，３０３にそれ
ぞれ書込んで両者を比較器３０５で比較するの
は、本来は全く異なる命令がタイマ初期化として
実行されて装置が誤動作を防止するためである。
また、第１の補助レジスタ３０４には制御情報の
反転値を書込むようにしたのは、誤データの検出
能力を上げるのと、比較器３０５をアンド回路で
構成することができ回路が簡単になるからであ
る。
次に、本実施例の動作を第２図のタイミングチ
ヤートを参照しながら説明する。
ヤートを参照しながら説明する。
プログラムが正常に実行されていれば第２図−
ａに示すように、時関t〓1〜t〓4の各々のタイミン
グでタイマ３０１の計数値が０にクリヤされる。
しかし、ある時間（図中txと記す）でプログラム
の異常シーケンス動作が発生し、第２図−ｂに示
すように、本来時刻t〓4で実行されるべきタイマ
初期化命令が実行されず、タイマ３０１の計数値
がクリヤされないと、時刻t〓3から TOVF＝28×τSCK ［sec］ の時間が経過した時刻t〓5というタイミングでタ
イマ３０１は桁あふれを発生し、異常シーケンス
動作発生信号３１３を出力する。また、タイマ初
期化命令を含む無限ループに陥つたり、異常分岐
が原因で第２図−ｃに示すように Ｔ＜24×τSCK ［sec］ という周期でタイマ初期化命令が実行されると、
タイマ３０１の上位４ビツトが０であるため、タ
イマ初期化信号３０９がハイレベルとなり、異常
シーケンス動作発生信号３１３が出力される。
ａに示すように、時関t〓1〜t〓4の各々のタイミン
グでタイマ３０１の計数値が０にクリヤされる。
しかし、ある時間（図中txと記す）でプログラム
の異常シーケンス動作が発生し、第２図−ｂに示
すように、本来時刻t〓4で実行されるべきタイマ
初期化命令が実行されず、タイマ３０１の計数値
がクリヤされないと、時刻t〓3から TOVF＝28×τSCK ［sec］ の時間が経過した時刻t〓5というタイミングでタ
イマ３０１は桁あふれを発生し、異常シーケンス
動作発生信号３１３を出力する。また、タイマ初
期化命令を含む無限ループに陥つたり、異常分岐
が原因で第２図−ｃに示すように Ｔ＜24×τSCK ［sec］ という周期でタイマ初期化命令が実行されると、
タイマ３０１の上位４ビツトが０であるため、タ
イマ初期化信号３０９がハイレベルとなり、異常
シーケンス動作発生信号３１３が出力される。
このように、タイマ初期化命令によるタイマ３
０１の計数値クリヤの時間間隔Ｔが 24×τSCK＜Ｔ＜28×τSCK ［sec］ の範囲内ならば正常動作をしているものとみな
し、それ以外の周期でタイマ初期化命令が実行さ
れタイマ３０１の計数値がクリアされるならば、
あるいはタイマ３０１の計数値がクリヤされずに
桁あふれを発生したならば異常シーケンス動作が
発生したものと判断して、実行部３１１に異常シ
ーケンス動作発生信号３１３を出力する。実行部
３１１は異常シーケンス動作発生信号３１３を受
けて異常シーケンス動作の発生を認知し、割込み
を発生して外部の制御対象の動作を停止させる
等、異常発生後の処理を行う。
０１の計数値クリヤの時間間隔Ｔが 24×τSCK＜Ｔ＜28×τSCK ［sec］ の範囲内ならば正常動作をしているものとみな
し、それ以外の周期でタイマ初期化命令が実行さ
れタイマ３０１の計数値がクリアされるならば、
あるいはタイマ３０１の計数値がクリヤされずに
桁あふれを発生したならば異常シーケンス動作が
発生したものと判断して、実行部３１１に異常シ
ーケンス動作発生信号３１３を出力する。実行部
３１１は異常シーケンス動作発生信号３１３を受
けて異常シーケンス動作の発生を認知し、割込み
を発生して外部の制御対象の動作を停止させる
等、異常発生後の処理を行う。
本実施例では固定的にタイマ３０１の上位４ビ
ツトの計数値を判別しているが、実施例中の判別
回路３１０を変更することによりタイマ初期化命
令によるタイマの計数値クリヤの時間間隔の範囲
を任意に制定することも可能であり、異常シーケ
ンス動作検出率をさらに高めることも可能であ
る。さらに、タイマ制御レジスタ３０２への書込
みは本実施例では２回のタイマ制御命令により行
つているが、上位８ビツトと下位ビツトのデータ
が互いに反転値であるような16ビツトデータを１
回の書込み命令で書き込むような方法も実現可能
である。タイマ制御レジスタを操作してタイマの
計数値を初期化する手段は、タイマ初期化命令中
に設けてソフトウエアで行なうこともできる。
ツトの計数値を判別しているが、実施例中の判別
回路３１０を変更することによりタイマ初期化命
令によるタイマの計数値クリヤの時間間隔の範囲
を任意に制定することも可能であり、異常シーケ
ンス動作検出率をさらに高めることも可能であ
る。さらに、タイマ制御レジスタ３０２への書込
みは本実施例では２回のタイマ制御命令により行
つているが、上位８ビツトと下位ビツトのデータ
が互いに反転値であるような16ビツトデータを１
回の書込み命令で書き込むような方法も実現可能
である。タイマ制御レジスタを操作してタイマの
計数値を初期化する手段は、タイマ初期化命令中
に設けてソフトウエアで行なうこともできる。
タイマ制御レジスタ３０２は本実施例では８ビ
ツトであり、タイマ３０１の計数値のクリヤを指
定するだけでなく、クロツク周波数の指定など他
のタイマ制御情報を含ませることができる。
ツトであり、タイマ３０１の計数値のクリヤを指
定するだけでなく、クロツク周波数の指定など他
のタイマ制御情報を含ませることができる。
本発明は、以上説明したように、タイマ初期化
命令によるタイマの計数値クリヤの実行間隔の範
囲を定め、タイマの計数値を判別回路で判別する
ことによりプログラムの異常シーケンス動作の発
生を検出するものであるので、少いハードウエア
を付加するだけで異常シーケンス動作検出率が飛
躍的に向上し、かつ誤動作によるタイマの制御を
防止し、信頼性の高い情報処理装置を提供するこ
とが可能になる。しかも、タイマ制御レジスタの
存在により単にタイマをクリアするだけでなく、
他の制御も同様に行うことが可能になる。
命令によるタイマの計数値クリヤの実行間隔の範
囲を定め、タイマの計数値を判別回路で判別する
ことによりプログラムの異常シーケンス動作の発
生を検出するものであるので、少いハードウエア
を付加するだけで異常シーケンス動作検出率が飛
躍的に向上し、かつ誤動作によるタイマの制御を
防止し、信頼性の高い情報処理装置を提供するこ
とが可能になる。しかも、タイマ制御レジスタの
存在により単にタイマをクリアするだけでなく、
他の制御も同様に行うことが可能になる。
第１図は本発明の異常シーケンス動作の発生を
検出するための回路を備えた情報処理装置の一実
施例のブロツク図、第２図は第１図の動作を示す
タイミングチヤート、第３図はタイマの計数値と
異常シーケンス動作検出の有無の関係を示す図、
第４図は従来の異常シーケンス動作検出用タイマ
を内蔵した情報処理装置の一例を示すブロツク
図、第５図は第４図の動作を示すタイミングチヤ
ートである。 ３０１……タイマ、３０２……タイマ制御レジ
スタ、３０３……第２の補助レジスタ、３０４…
…第１の補助レジスタ、３０５……比較器、３０
６……ゲート、３０７……書込み信号、３０８…
…クロツク、３０９……タイマ初期化信号、３１
０……判別回路、３１１……実行部、３１２……
プログラムメモリ、３１３……異常シーケンス動
作発生信号、３１４……内部バス。
検出するための回路を備えた情報処理装置の一実
施例のブロツク図、第２図は第１図の動作を示す
タイミングチヤート、第３図はタイマの計数値と
異常シーケンス動作検出の有無の関係を示す図、
第４図は従来の異常シーケンス動作検出用タイマ
を内蔵した情報処理装置の一例を示すブロツク
図、第５図は第４図の動作を示すタイミングチヤ
ートである。 ３０１……タイマ、３０２……タイマ制御レジ
スタ、３０３……第２の補助レジスタ、３０４…
…第１の補助レジスタ、３０５……比較器、３０
６……ゲート、３０７……書込み信号、３０８…
…クロツク、３０９……タイマ初期化信号、３１
０……判別回路、３１１……実行部、３１２……
プログラムメモリ、３１３……異常シーケンス動
作発生信号、３１４……内部バス。
Claims (1)
- １ クロツク信号を計数するタイマと、タイマ初
期化命令を含むプログラムを記憶するメモリ部
と、前記メモリ部から命令を読み出し実行する中
央処理装置と、前記メモリ部から読み出されたタ
イマ初期化命令が有する所定ビツト数の制御情報
が有効かどうか判定し有効なときに有効判定信号
を発生する判定手段と、タイマ初期化信号に応答
して前記タイマを初期化する手段と、前記タイマ
の所定桁の出力とともに前記タイマ初期化信号を
受け、前記タイマ初期化信号が発生された後、第
１の時間が経過する前に再び前記タイマ初期化信
号が発生されたときあるいは前記第１の時間が経
過してから第２の時間内に前記タイマ初期化信号
が発生されなかつたときに前記中央処理装置にプ
ログラムの異常シーケンス動作が発生したことを
通知する判別手段とを備える中央処理装置であつ
て、タイマ制御レジスタと、前記判定手段からの
前記有効判定信号に応答して前記タイマ初期化命
令の前記所定ビツト数の制御情報を前記タイマ制
御レジスタに書き込む手段とを設け、前記タイマ
制御レジスタの所定のビツトの情報から前記タイ
マ初期化信号を生成するとともに他のビツトの情
報から前記クロツク信号の周波数を指定する制御
情報を生成することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15482384A JPS6133552A (ja) | 1984-07-25 | 1984-07-25 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15482384A JPS6133552A (ja) | 1984-07-25 | 1984-07-25 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6133552A JPS6133552A (ja) | 1986-02-17 |
| JPH0346853B2 true JPH0346853B2 (ja) | 1991-07-17 |
Family
ID=15592654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15482384A Granted JPS6133552A (ja) | 1984-07-25 | 1984-07-25 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6133552A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0743658B2 (ja) * | 1988-10-27 | 1995-05-15 | 日本電気株式会社 | ソフトウェアの暴走監視タイマ |
| US7383470B2 (en) * | 2004-09-30 | 2008-06-03 | Microsoft Corporation | Method, system, and apparatus for identifying unresponsive portions of a computer program |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5491035U (ja) * | 1977-12-09 | 1979-06-27 | ||
| DE2946081C3 (de) * | 1979-11-15 | 1995-09-21 | Wabco Vermoegensverwaltung | Schaltungsanordnung zur Überwachung der Funktion eines Mikroprozessors |
-
1984
- 1984-07-25 JP JP15482384A patent/JPS6133552A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6133552A (ja) | 1986-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3566368A (en) | Delta clock and interrupt logic | |
| JPH0528063A (ja) | マイクロコンピユータ | |
| JPH0346854B2 (ja) | ||
| EP0445936B1 (en) | Supervision of microprocessors | |
| JPH0346853B2 (ja) | ||
| JPH04241642A (ja) | マイクロコンピュータの暴走検出方式 | |
| EP0102697B1 (en) | A timing control system in a data processor | |
| JPH0326861B2 (ja) | ||
| SU1541618A1 (ru) | Устройство дл контрол выполнени программ | |
| JPH02150942A (ja) | バス異常検出回路 | |
| JPH0581080A (ja) | マイクロプロセツサの暴走監視装置 | |
| RU2011216C1 (ru) | Устройство для контроля управляющей вычислительной машины | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
| JPS63280345A (ja) | プログラム異常検出方法 | |
| JPH02113348A (ja) | マイクロコンピュータ | |
| JPS5936786B2 (ja) | 計質機制御の故障検出装置 | |
| JPH05257748A (ja) | マイクロプロセッサ装置 | |
| JP2731386B2 (ja) | 制御装置 | |
| SU1474662A1 (ru) | Устройство контрол операций ввода-вывода | |
| JPS6033474Y2 (ja) | コンピュ−タ異常検出回路 | |
| JPH03266110A (ja) | コンピュータのリセット装置 | |
| JPH05324410A (ja) | アドレスバスによるマイクロプロセッサの異常検出回路 | |
| JPH0440544A (ja) | テスト用入出力命令処理方式 | |
| JPS5844261B2 (ja) | サブル−チン動作障害検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |