JPH05324410A - アドレスバスによるマイクロプロセッサの異常検出回路 - Google Patents
アドレスバスによるマイクロプロセッサの異常検出回路Info
- Publication number
- JPH05324410A JPH05324410A JP4123250A JP12325092A JPH05324410A JP H05324410 A JPH05324410 A JP H05324410A JP 4123250 A JP4123250 A JP 4123250A JP 12325092 A JP12325092 A JP 12325092A JP H05324410 A JPH05324410 A JP H05324410A
- Authority
- JP
- Japan
- Prior art keywords
- address
- microprocessor
- value
- time
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【構成】マイクロプロセッサとメモリを有するデータ処
理システムにおいて、処理の健全性を、アドレスバスの
アドレス値遷移量によって監視し、短時間に処理するア
ドレスバスによるマイクロプロセッサの異常検出回路。 【効果】ＭＰＵの暴走時の検出を、ＭＰＵが見掛け上実
行するプログラムメモリのアドレス変化量と、プログラ
ムメモリへのアクセス間隔で検出するので、異常発生か
ら検出までの時間が短時間ですみ、処理回路の信頼性が
高い。
理システムにおいて、処理の健全性を、アドレスバスの
アドレス値遷移量によって監視し、短時間に処理するア
ドレスバスによるマイクロプロセッサの異常検出回路。 【効果】ＭＰＵの暴走時の検出を、ＭＰＵが見掛け上実
行するプログラムメモリのアドレス変化量と、プログラ
ムメモリへのアクセス間隔で検出するので、異常発生か
ら検出までの時間が短時間ですみ、処理回路の信頼性が
高い。
Description
【０００１】
【産業上の利用分野】本発明は、データ処理システムに
係わり、特にマイクロプロセッサの異常検出に関する。
係わり、特にマイクロプロセッサの異常検出に関する。
【０００２】
【従来の技術】従来の技術は、アドレスを用いたマイク
ロプロセッサの異常検出方法は、未定義メモリアドレス
空間に対するアクセスによって、マイクロプロセッサの
異常を検出していた。
ロプロセッサの異常検出方法は、未定義メモリアドレス
空間に対するアクセスによって、マイクロプロセッサの
異常を検出していた。
【０００３】
【発明が解決しようとする課題】上記の従来技術はマイ
クロプロセッサ異常時の定義済メモリ空間へのアクセス
が考慮されておらず、メモリアドレス以外の比較的検出
に時間を要する検出手段にアクセスするまで、マイクロ
プロセッサ（以下ＭＰＵと呼ぶ）の異常状態が長く続く
という問題がある。
クロプロセッサ異常時の定義済メモリ空間へのアクセス
が考慮されておらず、メモリアドレス以外の比較的検出
に時間を要する検出手段にアクセスするまで、マイクロ
プロセッサ（以下ＭＰＵと呼ぶ）の異常状態が長く続く
という問題がある。
【０００４】本発明の目的はデータ処理システムの信頼
性を向上させ、ＭＰＵの異常検出を短時間で処理するこ
とにある。
性を向上させ、ＭＰＵの異常検出を短時間で処理するこ
とにある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、ＭＰＵ出力アドレス値の変化量に対して最大許容
値，最小必要値の２つの値を設定した検出回路を用意
し、一定時間内（数命令実行サイクル分の時間）のアド
レス遷移量が２つの設定値内に入らない場合と、一定時
間プログラムメモリをアクセスしないことをエラーとし
て検出することにより解決される。
に、ＭＰＵ出力アドレス値の変化量に対して最大許容
値，最小必要値の２つの値を設定した検出回路を用意
し、一定時間内（数命令実行サイクル分の時間）のアド
レス遷移量が２つの設定値内に入らない場合と、一定時
間プログラムメモリをアクセスしないことをエラーとし
て検出することにより解決される。
【０００６】
【作用】検出回路はプログラム用メモリを対象に用意
し、制御レジスタとデータメモリへのアクセスは検出し
ないようにする。プログラムで大きくアドレスを移す場
合（関数など）には、移動先処理プログラムの冒頭で検
出回路のリセットを実施し、異常検出を無効にする。ま
た、検出回路側でも全ての割込信号のＯＲ条件を回路の
リセット信号とさせ、割込処理時のエラー誤検出を防止
する回路とする。
し、制御レジスタとデータメモリへのアクセスは検出し
ないようにする。プログラムで大きくアドレスを移す場
合（関数など）には、移動先処理プログラムの冒頭で検
出回路のリセットを実施し、異常検出を無効にする。ま
た、検出回路側でも全ての割込信号のＯＲ条件を回路の
リセット信号とさせ、割込処理時のエラー誤検出を防止
する回路とする。
【０００７】ＭＰＵの出力アドレスが固定した場合や、
暴走時にプログラムメモリ以外のメモリデータを命令と
して実行している場合の対策としては、プログラムメモ
リへのアクセス間隔をチェックする回路を用意すればよ
い。
暴走時にプログラムメモリ以外のメモリデータを命令と
して実行している場合の対策としては、プログラムメモ
リへのアクセス間隔をチェックする回路を用意すればよ
い。
【０００８】これによれば、ＭＰＵの暴走時，停止時の
両方において短時間に処理異常を検出できる。
両方において短時間に処理異常を検出できる。
【０００９】
【実施例】以下図面を参照して、本発明を実施例につい
て説明する。
て説明する。
【００１０】図１はＭＰＵ１が、プログラムメモリ２に
記憶されている処理プログラムを用いてデータ処理を実
施しているものと仮定する。アドレス異常検出回路３は
プログラムメモリ２がデコーダ４で選択されると、その
ときのアドレス値を取り込み、すでに取り込んである前
回のアドレスデータと比較する。データの差異がMAX設
定値とＭＩＮ設定値の間に入らない場合に異常信号を出
力する。
記憶されている処理プログラムを用いてデータ処理を実
施しているものと仮定する。アドレス異常検出回路３は
プログラムメモリ２がデコーダ４で選択されると、その
ときのアドレス値を取り込み、すでに取り込んである前
回のアドレスデータと比較する。データの差異がMAX設
定値とＭＩＮ設定値の間に入らない場合に異常信号を出
力する。
【００１１】ＭＰＵ１は処理プログラム実行中に関数や
割込処理を実施する場合、関数と割込み処理プログラム
の先頭でアドレス異常検出回路３と、出力遅延カウンタ
５をクリアし、誤出力されるのを防止する。
割込処理を実施する場合、関数と割込み処理プログラム
の先頭でアドレス異常検出回路３と、出力遅延カウンタ
５をクリアし、誤出力されるのを防止する。
【００１２】アクセス間隔検出タイマ６はプログラムメ
モリ２を一定時間アクセスしない場合に、アドレス異常
検出回路３で異常を検出できない欠点をカバーするため
に設ける異常出力用のタイマで、タイムアウトの設定時
間は、出力遅延カウンタ５の遅延時間に対し２倍程度の
短時間に設定する。
モリ２を一定時間アクセスしない場合に、アドレス異常
検出回路３で異常を検出できない欠点をカバーするため
に設ける異常出力用のタイマで、タイムアウトの設定時
間は、出力遅延カウンタ５の遅延時間に対し２倍程度の
短時間に設定する。
【００１３】
【発明の効果】ＭＰＵの動作異常をアドレス遷移量で検
出することにより、短時間で検出することが可能とな
り、処理回路の信頼性向上に寄与する。
出することにより、短時間で検出することが可能とな
り、処理回路の信頼性向上に寄与する。
【図１】本発明の回路構成例を示す図である。
１…ＭＰＵ（マイクロプロセッサ）、２…プログラムメ
モリ（記憶装置）、３…アドレス異常検出回路、４…デ
コーダ、５…出力遅延カウンタ、６…アクセス間隔検出
タイマ。
モリ（記憶装置）、３…アドレス異常検出回路、４…デ
コーダ、５…出力遅延カウンタ、６…アクセス間隔検出
タイマ。
Claims (1)
- 【請求項１】マイクロプロセッサとメモリを有するデー
タ処理システムにおいて、処理の健全性を、アドレスバ
スのアドレス値遷移量によって監視し、短時間に処理す
ることを特徴とするアドレスバスによるマイクロプロセ
ッサの異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4123250A JPH05324410A (ja) | 1992-05-15 | 1992-05-15 | アドレスバスによるマイクロプロセッサの異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4123250A JPH05324410A (ja) | 1992-05-15 | 1992-05-15 | アドレスバスによるマイクロプロセッサの異常検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05324410A true JPH05324410A (ja) | 1993-12-07 |
Family
ID=14855925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4123250A Pending JPH05324410A (ja) | 1992-05-15 | 1992-05-15 | アドレスバスによるマイクロプロセッサの異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05324410A (ja) |
-
1992
- 1992-05-15 JP JP4123250A patent/JPH05324410A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05324410A (ja) | アドレスバスによるマイクロプロセッサの異常検出回路 | |
| JP3214079B2 (ja) | Ｃｐｕの異常検出装置 | |
| JP2754899B2 (ja) | デバック装置のリターンアドレス監視回路 | |
| JP2871429B2 (ja) | 暴走監視機能を有するプロセッサ | |
| JPH0244436A (ja) | 情報処理監視システム | |
| JPH05298199A (ja) | 入出力制御装置 | |
| JPS62175834A (ja) | 中央処理装置の暴走検出回路 | |
| JPS5898900A (ja) | マイクロプロセツサ制御システム | |
| JPS6029849A (ja) | プロセツサ異常検出回路誤動作防止方式 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPH0346853B2 (ja) | ||
| JPS63150732A (ja) | プログラム走行監視装置 | |
| JPH0251742A (ja) | プログラム暴走防止方式 | |
| JPS62231343A (ja) | プログラム異常命令防止装置 | |
| JPH0290238A (ja) | 高負荷検証方式 | |
| JPH1055290A (ja) | エミュレータによるプログラムの不具合検出方法 | |
| JPS61109152A (ja) | 誤動作検出装置 | |
| JPH04338842A (ja) | エラー検出機能付き情報処理装置 | |
| JPS6324331A (ja) | コンピユ−タの暴走検知装置 | |
| JPS6177939A (ja) | 情報処理システム | |
| JPH0546439A (ja) | 暴走監視装置 | |
| JPH05346876A (ja) | Ｃｐｕ制御装置 | |
| JPH0283650A (ja) | バス応答異常検出回路 | |
| JPH06309184A (ja) | ソフトウェアの異常動作検出方式 | |
| JPS6383839A (ja) | マイクロコンピユ−タの誤動作発生防止装置 |