JPS62175834A - 中央処理装置の暴走検出回路 - Google Patents
中央処理装置の暴走検出回路Info
- Publication number
- JPS62175834A JPS62175834A JP61016941A JP1694186A JPS62175834A JP S62175834 A JPS62175834 A JP S62175834A JP 61016941 A JP61016941 A JP 61016941A JP 1694186 A JP1694186 A JP 1694186A JP S62175834 A JPS62175834 A JP S62175834A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cpu
- processing unit
- contents
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 34
- 238000001514 detection method Methods 0.000 claims description 7
- 230000005856 abnormality Effects 0.000 abstract 3
- 230000002159 abnormal effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は中央処理装置による命令の異常なリードを検
出することによって、その中央処理装置の暴走を検出す
る中央処理装置の暴走検出回路に関する。
出することによって、その中央処理装置の暴走を検出す
る中央処理装置の暴走検出回路に関する。
第２図は例えば特公昭５５−９１０４０号公報く示され
た従来の中央処理装置の暴走防止回路図であり、図にお
いて、１は中央処理装置（以下ＣＰＵという）、２はＣ
ＰＵＩのコマンド線、３は同じくアドレス線、４は同じ
くデータ線、５はＣＰＵＩの命令を格納する命令メモリ
、６は一定時間以上アクセスされないとエラー信号を出
力するウォッチドッグタイマなどの時間監視回路（以下
ＷＤＴという）である。
た従来の中央処理装置の暴走防止回路図であり、図にお
いて、１は中央処理装置（以下ＣＰＵという）、２はＣ
ＰＵＩのコマンド線、３は同じくアドレス線、４は同じ
くデータ線、５はＣＰＵＩの命令を格納する命令メモリ
、６は一定時間以上アクセスされないとエラー信号を出
力するウォッチドッグタイマなどの時間監視回路（以下
ＷＤＴという）である。
次に動作について説明する。
まず、ＣＰＵＩが命令メモリ５から命令をリードし、こ
の命令によってＷＤＴ６をアクセスし、このＷＤＴ６に
一定時間以上、ＣＰＵＩがアクセスしなければ、ＣＰＵ
Ｉが暴走したと判断し、ＷＤＴ６はエラー信号を出力し
、これを表示器などに表示する。
の命令によってＷＤＴ６をアクセスし、このＷＤＴ６に
一定時間以上、ＣＰＵＩがアクセスしなければ、ＣＰＵ
Ｉが暴走したと判断し、ＷＤＴ６はエラー信号を出力し
、これを表示器などに表示する。
従来の中央処理装置の暴走検出回路は以上のように構成
されているので、ＷＤＴ６自身のアクセス待ち時間など
により、ＣＰＵＩが暴走を開始しである時間経過後にエ
ラー信号を出力するため、そのＣＰＵＩの暴走を迅速、
確実に防止できないなどの問題点があった。
されているので、ＷＤＴ６自身のアクセス待ち時間など
により、ＣＰＵＩが暴走を開始しである時間経過後にエ
ラー信号を出力するため、そのＣＰＵＩの暴走を迅速、
確実に防止できないなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＣＰＵＩの暴走原因の１つである異常命令デ
ータのリード時にエラー信号を直ちに出力できる中央処
理装置の暴走検出回路を得ることを目的とする。
たもので、ＣＰＵＩの暴走原因の１つである異常命令デ
ータのリード時にエラー信号を直ちに出力できる中央処
理装置の暴走検出回路を得ることを目的とする。
この発明に係るＣＰＵ暴走検出回路は、ＣＰＵの命令メ
モリ（第１のメモリ）と同じ内容の他のメモリ（第２の
メモリ）を備え、これらの２つのメモリの内容を比較器
で順次比較することにより。
モリ（第１のメモリ）と同じ内容の他のメモリ（第２の
メモリ）を備え、これらの２つのメモリの内容を比較器
で順次比較することにより。
ＣＰＵが異常命令データをリードした時に、上記比較器
よりエラー信号を出力するようにしたものである。
よりエラー信号を出力するようにしたものである。
この発明における比較器は、第１のメモリからＣＰＵが
リードした内容と第２のメモリの内容とを順次比較し、
誤差を生じたとぎエラー信号を出力し、このエラー信号
により上記ＣＰＵに割り込みをかけるなどして、ＣＰＵ
の暴走を迅速に阻止するように作用する。
リードした内容と第２のメモリの内容とを順次比較し、
誤差を生じたとぎエラー信号を出力し、このエラー信号
により上記ＣＰＵに割り込みをかけるなどして、ＣＰＵ
の暴走を迅速に阻止するように作用する。
以下、この発明の一実施例を図について説明する。第１
図において、１はＣＰＵ、２はこのＣＰＵ１のコマンド
線、３はＣＰＵＩのアドレス線、４はＣＰＵ１のデータ
線、５はＣＰＵＩの第１のメモリである命令メモリ用の
リードオンリメモリ（以下、ＲＯＭという）、７はＣＰ
ＵＩの命令メモリ月旦ＯＭ５と同じ内容を格納した第２
のメモリである比較用ＲＯＭ、８はＲＯＭ５と几ＯＭ
７のデータ比較用の比較器、９は比較用ＲＯＭ７のデー
タ線、１０はデータ比較器から出力されるエラー信号の
エラー出力線である。
図において、１はＣＰＵ、２はこのＣＰＵ１のコマンド
線、３はＣＰＵＩのアドレス線、４はＣＰＵ１のデータ
線、５はＣＰＵＩの第１のメモリである命令メモリ用の
リードオンリメモリ（以下、ＲＯＭという）、７はＣＰ
ＵＩの命令メモリ月旦ＯＭ５と同じ内容を格納した第２
のメモリである比較用ＲＯＭ、８はＲＯＭ５と几ＯＭ
７のデータ比較用の比較器、９は比較用ＲＯＭ７のデー
タ線、１０はデータ比較器から出力されるエラー信号の
エラー出力線である。
次に動作について説明する。まず、ＣＰＵＩがＲＯＭ５
から命令をリードすると同時に、ＲＯＭ５と同じ内容の
Ｒ，０Ｍ７からデータが出力される。
から命令をリードすると同時に、ＲＯＭ５と同じ内容の
Ｒ，０Ｍ７からデータが出力される。
これらの２つのデータは比較器８に入力され、ここでそ
の２つのデータなＣＰＵのコマンド線２のコマンド信号
に同期して比較する。
の２つのデータなＣＰＵのコマンド線２のコマンド信号
に同期して比較する。
この比較により、ＣＰＵのデータ線４に得られるＲＯＭ
５からリードしたデータが外乱により異常となった時、
比較器８によりエラーとされ、エラー信号がエラー出力
線１０に出力される。そこで、このエラー信号なＣＰＵ
１の割り込み信号として入力することによって、ＣＰＵ
Ｉが異常データによって暴走する以前に、ＣＰＵＩに異
常データを入力したことを知らせることができる。この
ことによつｆｉ、ＣＰＵＩの暴走防止が可能となる。
５からリードしたデータが外乱により異常となった時、
比較器８によりエラーとされ、エラー信号がエラー出力
線１０に出力される。そこで、このエラー信号なＣＰＵ
１の割り込み信号として入力することによって、ＣＰＵ
Ｉが異常データによって暴走する以前に、ＣＰＵＩに異
常データを入力したことを知らせることができる。この
ことによつｆｉ、ＣＰＵＩの暴走防止が可能となる。
なお、上記実施例では第１のメモリおよび第２のメモリ
に、Ｒ，ＯＭを使用しているが、ランダムアクセスメモ
リなどの他のメモリでもよい。
に、Ｒ，ＯＭを使用しているが、ランダムアクセスメモ
リなどの他のメモリでもよい。
以上のように、この発明によれば、ＣＰＵがリードした
第１のメモリの内容と第２のメモリの内容とを比較器に
おいて互いに比較し、これらの各内容に誤差があるとき
、エラー信号を出力するように構成したので、暴走原因
である異常命令データのリードを迅速かつ正確に検出で
き、これをもって上記ＣＰＵに割り込みを行うことがで
き、ＣＰＵ等の外乱による信頼性低下を防止できるもの
が得られる効果がある。
第１のメモリの内容と第２のメモリの内容とを比較器に
おいて互いに比較し、これらの各内容に誤差があるとき
、エラー信号を出力するように構成したので、暴走原因
である異常命令データのリードを迅速かつ正確に検出で
き、これをもって上記ＣＰＵに割り込みを行うことがで
き、ＣＰＵ等の外乱による信頼性低下を防止できるもの
が得られる効果がある。
第１図はこの発明の一実施例による中央処理装置の暴走
検出回路図、第２図は従来の中央処理装置の暴走検出回
路図である。 ｌは中央処理装置、５は第１のメモリ、７は第２のメモ
リ、８は比較器。 なお１図中、同一符号は同一、または相当部分を示す。
検出回路図、第２図は従来の中央処理装置の暴走検出回
路図である。 ｌは中央処理装置、５は第１のメモリ、７は第２のメモ
リ、８は比較器。 なお１図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 中央処理装置がリードする命令を格納している第１のメ
モリと、この第１のメモリと同じ内容の命令を格納して
いる第２のメモリと、上記第１のメモリから上記中央処
理装置がリードした命令と上記第２のメモリに格納した
命令とを比較し、各命令の内容が不一致となつたときエ
ラー信号を出力する比較器とを備えた中央処理装置の暴
走検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016941A JPS62175834A (ja) | 1986-01-30 | 1986-01-30 | 中央処理装置の暴走検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016941A JPS62175834A (ja) | 1986-01-30 | 1986-01-30 | 中央処理装置の暴走検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62175834A true JPS62175834A (ja) | 1987-08-01 |
Family
ID=11930152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61016941A Pending JPS62175834A (ja) | 1986-01-30 | 1986-01-30 | 中央処理装置の暴走検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62175834A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007000073A (ja) * | 2005-06-23 | 2007-01-11 | Kubota Corp | 収穫機 |
| JP2007000074A (ja) * | 2005-06-23 | 2007-01-11 | Kubota Corp | 収穫機の照明構造 |
| JP2010259442A (ja) * | 2010-07-16 | 2010-11-18 | Kubota Corp | 収穫機 |
-
1986
- 1986-01-30 JP JP61016941A patent/JPS62175834A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007000073A (ja) * | 2005-06-23 | 2007-01-11 | Kubota Corp | 収穫機 |
| JP2007000074A (ja) * | 2005-06-23 | 2007-01-11 | Kubota Corp | 収穫機の照明構造 |
| JP2010259442A (ja) * | 2010-07-16 | 2010-11-18 | Kubota Corp | 収穫機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6280733A (ja) | 情報処理装置 | |
| JPS62175834A (ja) | 中央処理装置の暴走検出回路 | |
| JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| JPS62127944A (ja) | 情報処理装置 | |
| JPH0797335B2 (ja) | コンピユータの暴走検知装置 | |
| JPH0199144A (ja) | Ｒｏｍデータ保証方式 | |
| JPH036618A (ja) | スタックポインタの異常検出回路 | |
| JPH07230432A (ja) | 計算装置 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
| JPH0251742A (ja) | プログラム暴走防止方式 | |
| JP2003050750A (ja) | マイクロコンピュータ | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPH01169642A (ja) | 暴走検出回路 | |
| JPS63150732A (ja) | プログラム走行監視装置 | |
| JPS62217335A (ja) | Ｃｐｕ暴走監視回路 | |
| JPH0371236A (ja) | エラー検出システム | |
| JPH05274284A (ja) | プロセッサ間通信の確認装置 | |
| JPS62280936A (ja) | 暴走検出方法 | |
| JPH01187640A (ja) | 未設定領域検出方式 | |
| JPH07191866A (ja) | 演算実行エラー検出方式 | |
| JPH0580692B2 (ja) | ||
| JPH03282738A (ja) | 情報処理装置 | |
| JPS6344252A (ja) | 電子計算機の異常動作監視装置 |