JPS5936786B2 - 計質機制御の故障検出装置 - Google Patents
計質機制御の故障検出装置Info
- Publication number
- JPS5936786B2 JPS5936786B2 JP52082523A JP8252377A JPS5936786B2 JP S5936786 B2 JPS5936786 B2 JP S5936786B2 JP 52082523 A JP52082523 A JP 52082523A JP 8252377 A JP8252377 A JP 8252377A JP S5936786 B2 JPS5936786 B2 JP S5936786B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- detection device
- wdt
- elevator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は計算機制御の故障検出装置に関するものである
。
。
近年マイクロコンピュータを中心とした小形で安価なデ
ジタル計算機をエレベータ制御の中心に設置するように
なつできた。
ジタル計算機をエレベータ制御の中心に設置するように
なつできた。
この様な装置では各種交通データ、たとえば乗・場呼び
、かご呼び荷重、かご位置等をインターフェース回路を
介して、ディジタル計算機のＲＡＭ（ランダムアクセス
メモリ）内に読み込み、ディジタル計算機内部で各種の
情報処理を行なつた後エレベータ制御用出力（方向指令
、減速指令等）をインターフェース回路を介して出力す
る。
、かご呼び荷重、かご位置等をインターフェース回路を
介して、ディジタル計算機のＲＡＭ（ランダムアクセス
メモリ）内に読み込み、ディジタル計算機内部で各種の
情報処理を行なつた後エレベータ制御用出力（方向指令
、減速指令等）をインターフェース回路を介して出力す
る。
エレベータの運行を制御する信号が直接又は間接にデジ
タル計算機より出力されるため、装置の信頼性と同時に
エレベータの運行処理プログラムの信頼性が要求される
。従来メモリ素子等の異常に起因するエレベータ運行処
理プログラムの異常の検知は、いわゆるウォッチドッグ
タイマによりなされている。
タル計算機より出力されるため、装置の信頼性と同時に
エレベータの運行処理プログラムの信頼性が要求される
。従来メモリ素子等の異常に起因するエレベータ運行処
理プログラムの異常の検知は、いわゆるウォッチドッグ
タイマによりなされている。
エレベータ制御プログラムは通常エンドレスのループで
作られており、エンドレスのループ内の１力所（通常は
最初又は最後）でソフト的に出力レジスタを通してパル
スを出力する。
作られており、エンドレスのループ内の１力所（通常は
最初又は最後）でソフト的に出力レジスタを通してパル
スを出力する。
このソフトパルス出力によりデジタル計算機外部で自動
的にカウントアップしているカウンタにリセットをかけ
ることによりカウンタの最終出力に直結している異常検
出用リレー等の励磁を防いでいる。もし、メモリ素子や
エレベータ制御素子に異常があつた場合は、ソフトパル
スの出力間隔が長くなつたり、ソフトパルスが出力が停
止するため上記カウンタにリセットがかからずカウンタ
の最終出力に直結の異常検出用リレーが励磁されること
になる。従つて上記の掠な異常検出方法では、メモリ素
子その他に故障があつても、カウンタのリセット回路に
パルスが出力されていれば、システムの異常を検知する
ことができない。本発明は上記の点に鑑みてなされたも
ので、エレベータなどの制御プログラムの複数箇所にソ
フト的なパルス出力により動作する異常検出部を複数個
設けることによつてシステムの異常を確実に検知すると
同時に異常箇所を正確に把握し、これによつでその後の
バックアップ動作を確実に行なわせる計算機制御の故障
検出装置を提供するものである。
的にカウントアップしているカウンタにリセットをかけ
ることによりカウンタの最終出力に直結している異常検
出用リレー等の励磁を防いでいる。もし、メモリ素子や
エレベータ制御素子に異常があつた場合は、ソフトパル
スの出力間隔が長くなつたり、ソフトパルスが出力が停
止するため上記カウンタにリセットがかからずカウンタ
の最終出力に直結の異常検出用リレーが励磁されること
になる。従つて上記の掠な異常検出方法では、メモリ素
子その他に故障があつても、カウンタのリセット回路に
パルスが出力されていれば、システムの異常を検知する
ことができない。本発明は上記の点に鑑みてなされたも
ので、エレベータなどの制御プログラムの複数箇所にソ
フト的なパルス出力により動作する異常検出部を複数個
設けることによつてシステムの異常を確実に検知すると
同時に異常箇所を正確に把握し、これによつでその後の
バックアップ動作を確実に行なわせる計算機制御の故障
検出装置を提供するものである。
以下に本発明の実施例を第１図〜第３図により説明する
。
。
第１図は異常検知用ウォッチドッグタイマの一般的な構
成を示している。
成を示している。
第１図はクロックパルス発振回路１、カウンター回路２
、コンピュータの出力レジスタ３、出力回路４よりなつ
ている。
、コンピュータの出力レジスタ３、出力回路４よりなつ
ている。
クロックパルス発振回路１は基本的な非安定マルチブレ
ータ回路であつてＩＮ２の出力端にはＲ１とＣ１の定数
で定まる定周期の発振出力が出される。カウンタ回路２
はたとえば市販のクリア機能を備えた１４ステージリプ
ルキャリーカウンタであつてＣＫ入力端にクロツクが２
１４（＝１６３８４）個人力される毎にワンシヨツトパ
ルスが出力されるもしカウンタのＣＬ端子にワンシヨツ
トパルスが印加されるとカウンタの内容はりセツトされ
る。４で示される出力回路はカウンタ出力の増幅および
保持回路であつてカウンタ出力ＱはＣＯＮＶを通してト
ランジスタＱ１をスイツチングし、ＳＣＲが０Ｎするた
めリレーＷＤＴが励磁され、ＲＧ−ＷＤＴ（Ｃ）−Ｄ３
−ＳＷ−ＷＤＴ（ａ）−Ｎの回路でりセツト用のスイツ
チＳＷが開となるまで自己保持される。
ータ回路であつてＩＮ２の出力端にはＲ１とＣ１の定数
で定まる定周期の発振出力が出される。カウンタ回路２
はたとえば市販のクリア機能を備えた１４ステージリプ
ルキャリーカウンタであつてＣＫ入力端にクロツクが２
１４（＝１６３８４）個人力される毎にワンシヨツトパ
ルスが出力されるもしカウンタのＣＬ端子にワンシヨツ
トパルスが印加されるとカウンタの内容はりセツトされ
る。４で示される出力回路はカウンタ出力の増幅および
保持回路であつてカウンタ出力ＱはＣＯＮＶを通してト
ランジスタＱ１をスイツチングし、ＳＣＲが０Ｎするた
めリレーＷＤＴが励磁され、ＲＧ−ＷＤＴ（Ｃ）−Ｄ３
−ＳＷ−ＷＤＴ（ａ）−Ｎの回路でりセツト用のスイツ
チＳＷが開となるまで自己保持される。
第２図Ａ，ｂはエレベータのデジタルコンピユータ制御
に本発明を実施した場合のフロー図の一例、第３図は本
発明における故障検出回路の１例であつて３組のウオツ
チドツグタイマＷＤＴ−１，ＷＤＴ−２，ＷＤＴ−３に
よりエレベータ制御の異常箇所を個別に検出することが
できる。
に本発明を実施した場合のフロー図の一例、第３図は本
発明における故障検出回路の１例であつて３組のウオツ
チドツグタイマＷＤＴ−１，ＷＤＴ−２，ＷＤＴ−３に
よりエレベータ制御の異常箇所を個別に検出することが
できる。
第３図においてＵおよびＤは図示しないエレベータの方
向選択用リレーの接点であつで、それぞれアツプ方向お
よびダウン方向に方向選択されている間閉路している。
向選択用リレーの接点であつで、それぞれアツプ方向お
よびダウン方向に方向選択されている間閉路している。
ＷＤＴ−１，ＷＤＴ−２およびＷＤＴ−３はそれぞれ第
２図Ａ，ｂの制御フローの図示の点に挿入されたウオツ
チドツグタイマ、ＣＡＬは、呼び検索部の故障検出リレ
ーＴＸはスタート部の故障検出リレーである。今たとえ
ば第２図ａにおける呼びの検索部１０に異常があつたと
するとその出力１１および１２は共にＡＯ・となり、ウ
オツチドツグタイマＷＤＴ−１，ＷＤＴ−２のカウンタ
部分にリセツト信号が加わらぬため上述のようにして第
３図におけるＷＤＴ−１およびＷＤＴ−２が共に閉路し
て故障モード判別リレーＣＡＬを動作させる。またエレ
ベータが方向選択されリレー接点Ｕ又はＤが閉路してい
るにもかかわらずドア回路等の故障で、スタート準備が
一定時間以上完了しなけれはスタート指令出力１３が６
４０・・となりＷＤＴ−３用のワンシヨツトリセツトパ
ルス信号が出力されないため第３図の回路において接点
ＷＤＴ−３が閉じ、第２の故障モード判別リレーＴＸが
励磁される。ＣＡＬが励磁された場合は呼びの検索が不
可能かまたは不確定となるため、ＣＡＬの接点信号によ
りエレベータを例えば各階停止運転に切換える。
２図Ａ，ｂの制御フローの図示の点に挿入されたウオツ
チドツグタイマ、ＣＡＬは、呼び検索部の故障検出リレ
ーＴＸはスタート部の故障検出リレーである。今たとえ
ば第２図ａにおける呼びの検索部１０に異常があつたと
するとその出力１１および１２は共にＡＯ・となり、ウ
オツチドツグタイマＷＤＴ−１，ＷＤＴ−２のカウンタ
部分にリセツト信号が加わらぬため上述のようにして第
３図におけるＷＤＴ−１およびＷＤＴ−２が共に閉路し
て故障モード判別リレーＣＡＬを動作させる。またエレ
ベータが方向選択されリレー接点Ｕ又はＤが閉路してい
るにもかかわらずドア回路等の故障で、スタート準備が
一定時間以上完了しなけれはスタート指令出力１３が６
４０・・となりＷＤＴ−３用のワンシヨツトリセツトパ
ルス信号が出力されないため第３図の回路において接点
ＷＤＴ−３が閉じ、第２の故障モード判別リレーＴＸが
励磁される。ＣＡＬが励磁された場合は呼びの検索が不
可能かまたは不確定となるため、ＣＡＬの接点信号によ
りエレベータを例えば各階停止運転に切換える。
このようにしてエレベータを登録されている呼びに対し
て最小限に応答させることが可能となる。また、ＴＸが
励磁された場合は、エレベータが方向選択しているにも
かかわらずスタート準備が完了しでいないことを示し、
これは重故障であるのでＴＸの信号接点で管理人室等に
警報表示を行なわせる。これにより、故障エレベータの
修復のための処置をとることが可能となる。以上説明し
たように本発明によれば、デジタル計算機で制御される
エレベータなどの制御プログラムルーチン内に複数箇所
のソフトパルスを出力するルーチンとそのソフトパルス
によりカウントをりセツトする回路を連動することによ
り、異常箇所を正確・確実に検知することができ、これ
によつてバツクアツプ動作を個別に行なえる効果的な計
算機制御の故障検出装置を得ることができる。
て最小限に応答させることが可能となる。また、ＴＸが
励磁された場合は、エレベータが方向選択しているにも
かかわらずスタート準備が完了しでいないことを示し、
これは重故障であるのでＴＸの信号接点で管理人室等に
警報表示を行なわせる。これにより、故障エレベータの
修復のための処置をとることが可能となる。以上説明し
たように本発明によれば、デジタル計算機で制御される
エレベータなどの制御プログラムルーチン内に複数箇所
のソフトパルスを出力するルーチンとそのソフトパルス
によりカウントをりセツトする回路を連動することによ
り、異常箇所を正確・確実に検知することができ、これ
によつてバツクアツプ動作を個別に行なえる効果的な計
算機制御の故障検出装置を得ることができる。
第１図はデイジタル計算機の故障を検知するウオツチド
ツグタイマの一般的構成を示す回路図、第２図Ａ，ｂは
エレベータの計算機制御に本発明を適用した場合のフロ
ーチヤート、第３図は本発明における故障モード判別用
論理回路の一例を示す図である。 １・−・・・・クロツクパルス発振回路、２・・・・・
・カウンタ回路、３・・・・・・出力レジスタ、４・・
・・・・出力回路、ＷＤＴ−１〜ＷＤＴ−３・・・・・
・ウオツチドツグタイマ動作接点、ＣＡＬ，ＴＸ・・・
・・・故障モード判別リレー。
ツグタイマの一般的構成を示す回路図、第２図Ａ，ｂは
エレベータの計算機制御に本発明を適用した場合のフロ
ーチヤート、第３図は本発明における故障モード判別用
論理回路の一例を示す図である。 １・−・・・・クロツクパルス発振回路、２・・・・・
・カウンタ回路、３・・・・・・出力レジスタ、４・・
・・・・出力回路、ＷＤＴ−１〜ＷＤＴ−３・・・・・
・ウオツチドツグタイマ動作接点、ＣＡＬ，ＴＸ・・・
・・・故障モード判別リレー。
Claims (1)
- １ 計算機制御の制御ルーチンの中間出力によつて動作
する複数のウォッチドッグタイマと、この複数のウォッ
チドッグタイマの出力信号を演算して故障モードを判別
する論理回路と、この論理回路の出力信号によつて警報
信号を発生する警報回路とを備えたことを特徴とする計
算機制御の故障検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52082523A JPS5936786B2 (ja) | 1977-07-12 | 1977-07-12 | 計質機制御の故障検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52082523A JPS5936786B2 (ja) | 1977-07-12 | 1977-07-12 | 計質機制御の故障検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5418250A JPS5418250A (en) | 1979-02-10 |
| JPS5936786B2 true JPS5936786B2 (ja) | 1984-09-05 |
Family
ID=13776879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52082523A Expired JPS5936786B2 (ja) | 1977-07-12 | 1977-07-12 | 計質機制御の故障検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936786B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56172112U (ja) * | 1980-05-22 | 1981-12-19 | ||
| US4414623A (en) * | 1980-10-01 | 1983-11-08 | Motorola, Inc. | Dual deadman timer circuit |
| JPH01175305U (ja) * | 1988-05-31 | 1989-12-13 |
-
1977
- 1977-07-12 JP JP52082523A patent/JPS5936786B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5418250A (en) | 1979-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2041581A (en) | Elevator control system | |
| JPS5936786B2 (ja) | 計質機制御の故障検出装置 | |
| JP2001318807A (ja) | タスク切り替え制御方法及び装置 | |
| JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
| JP2647128B2 (ja) | デジタル保護リレー装置およびその自動点検方法 | |
| JPS6313559Y2 (ja) | ||
| JPH01134637A (ja) | 情報処理システムのストール監視方式 | |
| JPS58146907A (ja) | タイミング装置の診断方法 | |
| JP2605440B2 (ja) | データ処理装置 | |
| JP2682373B2 (ja) | エレベータの制御装置 | |
| JPH04283840A (ja) | 情報処理装置の診断方法 | |
| JPS5827538B2 (ja) | 相互監視方式 | |
| JPH0346853B2 (ja) | ||
| KR0125945B1 (ko) | 중앙처리장치의 동작 상태 감시장치 및 그 방법 | |
| JPH0244436A (ja) | 情報処理監視システム | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JPS61226845A (ja) | ウオツチドツグタイマ | |
| JPH11184518A (ja) | 生産装置の故障監視システム | |
| JPS6323598B2 (ja) | ||
| SU881678A1 (ru) | Устройство дл контрол терминалов | |
| JPS626262B2 (ja) | ||
| JPS6248860B2 (ja) | ||
| JPS5838813B2 (ja) | 論理装置 | |
| JPS5827559B2 (ja) | コウツウシンゴウセイギヨソウチノ イジヨウカンシカイロ | |
| JPS61150027A (ja) | シリアルプリンタのタイマ−回路診断方式 |