JPS6248860B2 - - Google Patents
Info
- Publication number
- JPS6248860B2 JPS6248860B2 JP56119331A JP11933181A JPS6248860B2 JP S6248860 B2 JPS6248860 B2 JP S6248860B2 JP 56119331 A JP56119331 A JP 56119331A JP 11933181 A JP11933181 A JP 11933181A JP S6248860 B2 JPS6248860 B2 JP S6248860B2
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- processing unit
- circuit
- abnormality
- monitoring timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012544 monitoring process Methods 0.000 claims description 23
- 230000005856 abnormality Effects 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 20
- 230000009977 dual effect Effects 0.000 claims description 8
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロプログラム制御の２台の中
央処理装置がデユアルモードにて処理を行なうデ
ータ処理システムにおける緊急動作制御装置に関
する。
央処理装置がデユアルモードにて処理を行なうデ
ータ処理システムにおける緊急動作制御装置に関
する。
従来、緊急動作制御は、デユアルモードにて動
作中の２台の中央処理装置にハードウエア上の異
常又はソフトウエア上の異常が発生した場合、通
常、異常検出回路がこの異常を検知して緊急動作
制御回路へ知らせ、緊急動作制御回路は、２台の
中央処理装置のいずれを作動するかを決定し、緊
急動作制御回路の起動毎に反転するステータスビ
ツトに応じて系の再構成を行なう方式となつてい
る。
作中の２台の中央処理装置にハードウエア上の異
常又はソフトウエア上の異常が発生した場合、通
常、異常検出回路がこの異常を検知して緊急動作
制御回路へ知らせ、緊急動作制御回路は、２台の
中央処理装置のいずれを作動するかを決定し、緊
急動作制御回路の起動毎に反転するステータスビ
ツトに応じて系の再構成を行なう方式となつてい
る。
即ち、この従来の方式は、先ず２台の中央処理
装置を停止させ、その後、前記ステータスビツト
により決定される側の中央処理装置を作動させ
て、必要な時には入出力装置からプログラムの再
ロードを指示する。この時、入出力装置に異常が
あり、プログラムの再ロードが不可能な場合に
も、再び系の再構成を行なう必要性があることか
ら、緊急動作制御装置に監視タイマーを設けて、
設定時間を越えた時には再び緊急動作制御装置を
起動する。この設定時間値は、入出力装置の種類
により異るが、カートリツジ磁気記憶装置の場合
は最大巻戻し時間を考慮して１〜２分程度にする
ことがある。ところが、中央処理装置の一方が電
源断又はクロツク断の様にマイクロプログラムが
動作し得ない場合に、ステータスビツトの値によ
り緊急動作制御装置が該中央処理装置へ作動指示
を出した時には、前記監視タイマーの設定値であ
る１〜２分間はシステムダウンと同様の状態とな
る。その後、再び緊急動作制御装置を起動するこ
とによりステータスビツトが反転し、もう一方の
中央処理装置の作動を指示して、システムが正常
に動作をする。
装置を停止させ、その後、前記ステータスビツト
により決定される側の中央処理装置を作動させ
て、必要な時には入出力装置からプログラムの再
ロードを指示する。この時、入出力装置に異常が
あり、プログラムの再ロードが不可能な場合に
も、再び系の再構成を行なう必要性があることか
ら、緊急動作制御装置に監視タイマーを設けて、
設定時間を越えた時には再び緊急動作制御装置を
起動する。この設定時間値は、入出力装置の種類
により異るが、カートリツジ磁気記憶装置の場合
は最大巻戻し時間を考慮して１〜２分程度にする
ことがある。ところが、中央処理装置の一方が電
源断又はクロツク断の様にマイクロプログラムが
動作し得ない場合に、ステータスビツトの値によ
り緊急動作制御装置が該中央処理装置へ作動指示
を出した時には、前記監視タイマーの設定値であ
る１〜２分間はシステムダウンと同様の状態とな
る。その後、再び緊急動作制御装置を起動するこ
とによりステータスビツトが反転し、もう一方の
中央処理装置の作動を指示して、システムが正常
に動作をする。
以上示した様に従来の方法では、デユアルモー
ドで動作するデータ処理システムに於て、片方の
中央処理装置が電源断又はフロツク断時に、監視
タイマー設定時間の間、オンラインの処理動作が
停止するという欠点があつた。
ドで動作するデータ処理システムに於て、片方の
中央処理装置が電源断又はフロツク断時に、監視
タイマー設定時間の間、オンラインの処理動作が
停止するという欠点があつた。
本発明は、斯かる点に鑑みてなされたもので、
その目的は、電源断又はクロツク断の様に中央処
理装置のマイクロプログラムが作動し得ない場合
に、緊急動作制御装置内の正常完了監視タイマー
の設定値を短かい値に変更することにより、上記
欠点を解決し、オンライン動作の停止時間を極力
短かくなるようにした緊急動作制御装置を提供す
ることにある。
その目的は、電源断又はクロツク断の様に中央処
理装置のマイクロプログラムが作動し得ない場合
に、緊急動作制御装置内の正常完了監視タイマー
の設定値を短かい値に変更することにより、上記
欠点を解決し、オンライン動作の停止時間を極力
短かくなるようにした緊急動作制御装置を提供す
ることにある。
即ち、本発明は、マイクロプログラム制御によ
る２台の中央処理装置がデユアルモードにて処理
を行なうデータ処理システムにおいて、上記中央
処理装置の異常を検出する異常検出回路と、異常
検出時に上記２台の中央処理装置のいずれを作動
するか決定すると共に異常を検出する毎に該決定
を反転するステータスビツト回路と、上記中央処
理装置を一旦停止させた後、上記ステータスビツ
トに対応した中央処理装置の作動を指示する回路
と、指示後の動作を監視して予め設定された時間
内に正常終了をしない場合には再び系の再構成を
起動する監視タイマーと、中央処理装置のマイク
ロプログラムが動作し得ない状態を検知する不動
作検出回路とを備え、且つ、上記監視タイマー
は、上記不動作検出回路の出力により設定値を変
更できるよう構成されて成るものである。
る２台の中央処理装置がデユアルモードにて処理
を行なうデータ処理システムにおいて、上記中央
処理装置の異常を検出する異常検出回路と、異常
検出時に上記２台の中央処理装置のいずれを作動
するか決定すると共に異常を検出する毎に該決定
を反転するステータスビツト回路と、上記中央処
理装置を一旦停止させた後、上記ステータスビツ
トに対応した中央処理装置の作動を指示する回路
と、指示後の動作を監視して予め設定された時間
内に正常終了をしない場合には再び系の再構成を
起動する監視タイマーと、中央処理装置のマイク
ロプログラムが動作し得ない状態を検知する不動
作検出回路とを備え、且つ、上記監視タイマー
は、上記不動作検出回路の出力により設定値を変
更できるよう構成されて成るものである。
以下、本発明を図面に示す実施例に基づいて説
明する。
明する。
第１図は本発明の一実施例を示すブロツク図で
ある。図において、本発明緊急動作制御装置１
は、２台の中央処理装置２０，２１がデユアルモ
ードで動作するデータ処理システムに１装置適用
したものである。
ある。図において、本発明緊急動作制御装置１
は、２台の中央処理装置２０，２１がデユアルモ
ードで動作するデータ処理システムに１装置適用
したものである。
緊急動作制御装置１は、中央処理装置２０の異
常検出回路３０及び中央処理装置２１の異常検出
回路３１と、該異常検出回路３０，３１の出力に
より起動されて上記中央処理装置２０，２１に作
動指示を出す指示回路５と、いずれの中央処理装
置２０，２１に指示を出すかを決定するステータ
スビツト回路４と、正常終了を監視する監視タイ
マー６と、中央処理装置２０，２１の電源断クロ
ツク断等によるマイクロプログラムの動作不能状
態を検出する不動作検出回路７０，７１とを備え
て構成される。
常検出回路３０及び中央処理装置２１の異常検出
回路３１と、該異常検出回路３０，３１の出力に
より起動されて上記中央処理装置２０，２１に作
動指示を出す指示回路５と、いずれの中央処理装
置２０，２１に指示を出すかを決定するステータ
スビツト回路４と、正常終了を監視する監視タイ
マー６と、中央処理装置２０，２１の電源断クロ
ツク断等によるマイクロプログラムの動作不能状
態を検出する不動作検出回路７０，７１とを備え
て構成される。
指示回路５は、入力側にオアゲート５２を有
し、該オアゲート５２には、異常検出回路３０，
３１及び監視タイマー６の出力が接続されて、こ
れらの出力により起動されて中央処理装置２０，
２１に作動指示を出す。又、この指示回路５は、
出力側に２組のアンドゲート５０，５１を有し、
これらのアンドゲート５０，５１には、作動指示
出力と共にステータスビツト回路４の出力が互に
異なる符号で入力され、該ステータスビツト回路
４の決定に対応して、いずれか一方のアンドゲー
ト５０又は５１を開き、対応する中央処理装置２
０又は２１に作動指示を送出する。
し、該オアゲート５２には、異常検出回路３０，
３１及び監視タイマー６の出力が接続されて、こ
れらの出力により起動されて中央処理装置２０，
２１に作動指示を出す。又、この指示回路５は、
出力側に２組のアンドゲート５０，５１を有し、
これらのアンドゲート５０，５１には、作動指示
出力と共にステータスビツト回路４の出力が互に
異なる符号で入力され、該ステータスビツト回路
４の決定に対応して、いずれか一方のアンドゲー
ト５０又は５１を開き、対応する中央処理装置２
０又は２１に作動指示を送出する。
ステータスビツト回路４は、その出力側に反転
回路４２を有し、この反転回路４２の前後から出
力を取出して、上記アンドゲート５０，５１及び
後述するアンドゲート６０，６１に中央処理装置
決定信号を送出する。そして、このステータスビ
ツト回路４は、上記オアゲート５２の出力にその
入力を接続してあり、異常検出回路３０，３１に
よる異常検出毎に、又、監視タイマー６の出力に
より上記決定を反転する。
回路４２を有し、この反転回路４２の前後から出
力を取出して、上記アンドゲート５０，５１及び
後述するアンドゲート６０，６１に中央処理装置
決定信号を送出する。そして、このステータスビ
ツト回路４は、上記オアゲート５２の出力にその
入力を接続してあり、異常検出回路３０，３１に
よる異常検出毎に、又、監視タイマー６の出力に
より上記決定を反転する。
監視タイマー６は、その出力が上述したオアゲ
ート５２に接続され、上記作動指示後予め設定し
た時間内に正常終了しない場合、その出力により
上記指示回路５を再起動する。又、この監視タイ
マー６は、入力側に２組のアンドゲート６０，６
１と、その出力を接続したオアゲート６２を有す
ると共に、設定時間を短縮又はキヤンセルする設
定変更回路を内蔵している。アンドゲート６０，
６１には、上記ステータスビツト回路４の出力
と、対応する不動作検出回路７０，７１とがそれ
ぞれ接続され、作動指示された中央処理装置２０
又は２１が不動作の場合は、これを上記検出回路
７０又は７１が検出すると、上記設定変更回路が
起動され、予め設定された時間を変更するよう構
成されている。これにより、監視タイマー６の設
定時間を、中央処理装置の不動作に対応して短縮
することができる。
ート５２に接続され、上記作動指示後予め設定し
た時間内に正常終了しない場合、その出力により
上記指示回路５を再起動する。又、この監視タイ
マー６は、入力側に２組のアンドゲート６０，６
１と、その出力を接続したオアゲート６２を有す
ると共に、設定時間を短縮又はキヤンセルする設
定変更回路を内蔵している。アンドゲート６０，
６１には、上記ステータスビツト回路４の出力
と、対応する不動作検出回路７０，７１とがそれ
ぞれ接続され、作動指示された中央処理装置２０
又は２１が不動作の場合は、これを上記検出回路
７０又は７１が検出すると、上記設定変更回路が
起動され、予め設定された時間を変更するよう構
成されている。これにより、監視タイマー６の設
定時間を、中央処理装置の不動作に対応して短縮
することができる。
次に、本発明緊急動作制御装置の動作につい
て、第１図を参照して説明する。
て、第１図を参照して説明する。
まず、デユアルモードで動作しているデータ処
理システムにて、中央処理装置２０の電源が断し
た場合を考える。この時、中央処理装置２０の異
常検出回路３０が何らかの形で異常を検出する
と、指示回路５を起動する。指示回路５は、ステ
ータスビツト４の値に応じた中央処理装置に作動
を指示する。この時点で、ステータスビツトが
“０”即ち中央処理装置２０に対して作動を指示
すると仮定する。指示回路５は、中央処理装置２
０を起動して、必要な時には入出力装置を通して
プログラムロードを指示する。入出力装置として
カートリツジ磁気記憶装置の様にテープ巻き戻し
時間が大きい機器を使用した時には、監視タイマ
ー６の設定値はテープ巻き戻し時間を考慮して１
〜２分に設定される。
理システムにて、中央処理装置２０の電源が断し
た場合を考える。この時、中央処理装置２０の異
常検出回路３０が何らかの形で異常を検出する
と、指示回路５を起動する。指示回路５は、ステ
ータスビツト４の値に応じた中央処理装置に作動
を指示する。この時点で、ステータスビツトが
“０”即ち中央処理装置２０に対して作動を指示
すると仮定する。指示回路５は、中央処理装置２
０を起動して、必要な時には入出力装置を通して
プログラムロードを指示する。入出力装置として
カートリツジ磁気記憶装置の様にテープ巻き戻し
時間が大きい機器を使用した時には、監視タイマ
ー６の設定値はテープ巻き戻し時間を考慮して１
〜２分に設定される。
今、指示回路５が中央処理装置２０へプログラ
ムロードの指示を出すが、中央処理装置２０は電
源断となつているため正常な動作が行なわれない
とすると、対応する不動作検出回路７０がこれを
検知し、監視タイマー６に信号を送出する。監視
タイマー６は、この信号を受けると、内蔵してい
る設定変更回路により設定値を短縮する。この短
かく設定した時間経過すると、監視タイマー６
は、再び緊急動作制御を起動する。ステータスビ
ツト４は、緊急動作の起動毎に反転するため、今
度はステータスビツトは“１”となり、中央処理
装置２１に作動指示を送り、正常にプログラムロ
ード及びプログラムの走行が可能となる。従つ
て、もともとの設定値である１〜２分間待つ必要
はなく、オンライン動作の停止時間を短くするこ
とができる。
ムロードの指示を出すが、中央処理装置２０は電
源断となつているため正常な動作が行なわれない
とすると、対応する不動作検出回路７０がこれを
検知し、監視タイマー６に信号を送出する。監視
タイマー６は、この信号を受けると、内蔵してい
る設定変更回路により設定値を短縮する。この短
かく設定した時間経過すると、監視タイマー６
は、再び緊急動作制御を起動する。ステータスビ
ツト４は、緊急動作の起動毎に反転するため、今
度はステータスビツトは“１”となり、中央処理
装置２１に作動指示を送り、正常にプログラムロ
ード及びプログラムの走行が可能となる。従つ
て、もともとの設定値である１〜２分間待つ必要
はなく、オンライン動作の停止時間を短くするこ
とができる。
尚、本発明では、中央処理装置２０の電源断の
場合を例にとつたが、クロツク断の場合も同様に
監視タイマー６の設定値を変更することが可能で
ある。
場合を例にとつたが、クロツク断の場合も同様に
監視タイマー６の設定値を変更することが可能で
ある。
本発明は以上説明した様に、作動指示を受けた
中央処理装置が電源断、クロツク断の様にマイク
ロプログラムの動作が不可能な場合に、正常終了
監視タイマーの設定値を強制的に短かくすること
により、デユアルモードにて動作中のデータ処理
システムのオンライン動作の停止を極力短時間と
する効果がある。
中央処理装置が電源断、クロツク断の様にマイク
ロプログラムの動作が不可能な場合に、正常終了
監視タイマーの設定値を強制的に短かくすること
により、デユアルモードにて動作中のデータ処理
システムのオンライン動作の停止を極力短時間と
する効果がある。
第１図は本発明緊急動作制御装置の一実施例を
示すブロツク図である。 １……緊急動作制御装置、２０，２１……中央
処理装置、３０，３１……異常検出回路、４……
ステータスビツト、５……指示回路、６……監視
タイマー、７０，７１……不動作検出回路。
示すブロツク図である。 １……緊急動作制御装置、２０，２１……中央
処理装置、３０，３１……異常検出回路、４……
ステータスビツト、５……指示回路、６……監視
タイマー、７０，７１……不動作検出回路。
Claims (1)
- 【特許請求の範囲】 １ マイクロプログラム制御による２台の中央処
理装置がデユアルモードにて処理を行なうデータ
処理システムにおいて、 上記中央処理装置の異常を検出する異常検出回
路と、異常検出時に上記２台の中央処理装置のい
ずれを作動するか決定すると共に異常を検出する
毎に該決定を反転するステータスビツト回路と、
上記中央処理装置を一旦停止させた後、上記ステ
ータスビツトに対応した中央処理装置の作動を指
示する回路と、指示後の動作を監視して予め設定
された時間内に正常終了をしない場合には再び系
の再構成を起動する監視タイマーと、中央処理装
置のマイクロプログラムが動作し得ない状態を検
知する不動作検出回路とを備え、 且つ、上記監視タイマーは、上記不動作検出回
路の出力により設定値を変更できるよう構成され
て成ることを特徴とする緊急動作制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56119331A JPS5822461A (ja) | 1981-07-31 | 1981-07-31 | 緊急動作制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56119331A JPS5822461A (ja) | 1981-07-31 | 1981-07-31 | 緊急動作制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5822461A JPS5822461A (ja) | 1983-02-09 |
| JPS6248860B2 true JPS6248860B2 (ja) | 1987-10-15 |
Family
ID=14758827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56119331A Granted JPS5822461A (ja) | 1981-07-31 | 1981-07-31 | 緊急動作制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5822461A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59187313A (ja) * | 1983-04-08 | 1984-10-24 | Fujitsu Ltd | レ−ザ記録装置 |
| JPH0374046U (ja) * | 1989-11-21 | 1991-07-25 |
-
1981
- 1981-07-31 JP JP56119331A patent/JPS5822461A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5822461A (ja) | 1983-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6248860B2 (ja) | ||
| JPH0218503B2 (ja) | ||
| JPS6363935B2 (ja) | ||
| JP3536293B2 (ja) | 二重化コンピュータ装置 | |
| JPH0723722Y2 (ja) | 車両用故障診断装置 | |
| JPS605366A (ja) | 遠隔電源投入・監視装置 | |
| JPS5941027A (ja) | 計算機システム | |
| JPS6339013A (ja) | 電子計算機 | |
| JP3080849B2 (ja) | 入出力デバイスの電源オン／オフ回路 | |
| JPS6073753A (ja) | マイクロプロセツサの暴走処理方式 | |
| JP3087650B2 (ja) | 自動復電方式 | |
| KR200183293Y1 (ko) | 개인용 컴퓨터 이상발생복구장치 | |
| JPH0244436A (ja) | 情報処理監視システム | |
| JPS6313559Y2 (ja) | ||
| JPH06124148A (ja) | サスペンド／リジューム機能を有するコンピュータ | |
| JP2849780B2 (ja) | 計算機システム | |
| JPH0316656B2 (ja) | ||
| JPS5854402A (ja) | プログラマブル・コントロ−ラ | |
| JPS62254251A (ja) | 不揮発性記憶装置の制御方式 | |
| JPH04305758A (ja) | 情報処理装置 | |
| JPS6367615A (ja) | 自動運転時における電源制御方式 | |
| JPS6116340A (ja) | プロセツサシステムの緊急動作装置 | |
| JPS5818642B2 (ja) | デ−タ処理システムの自動電源切断方式 | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| JPS60264146A (ja) | 通信異常検出復帰装置 |