JPS5822461A - 緊急動作制御装置 - Google Patents
緊急動作制御装置Info
- Publication number
- JPS5822461A JPS5822461A JP56119331A JP11933181A JPS5822461A JP S5822461 A JPS5822461 A JP S5822461A JP 56119331 A JP56119331 A JP 56119331A JP 11933181 A JP11933181 A JP 11933181A JP S5822461 A JPS5822461 A JP S5822461A
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- processing unit
- cpus
- time
- emergency operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、！イクロプ四ｌラム制御の２台の中央処理装
置がデュアルモードにて処理を行なうデータ処理システ
ムにおける緊急動作制御装置に関する。
置がデュアルモードにて処理を行なうデータ処理システ
ムにおける緊急動作制御装置に関する。
従来、緊急動作制御は、デュアルモードにて動作中の２
台の中央処理装置にバー「ウェア上の異常又はソフトウ
ェア上の異常が発生した場合、通常、異常検出ｎｌＩが
この異常を検知して緊急動作制御回路へ知らせ、緊急動
作＊＊回路は、２台Ｏ中央処理装置のいずれを作動する
かを決定し、緊急動作制御回路の起動毎に反転するステ
ータスビット〈応じて系の再構成を行なう方式となって
いる。
台の中央処理装置にバー「ウェア上の異常又はソフトウ
ェア上の異常が発生した場合、通常、異常検出ｎｌＩが
この異常を検知して緊急動作制御回路へ知らせ、緊急動
作＊＊回路は、２台Ｏ中央処理装置のいずれを作動する
かを決定し、緊急動作制御回路の起動毎に反転するステ
ータスビット〈応じて系の再構成を行なう方式となって
いる。
即ち、この従来の方式は、先ず２台の中央処運装置を停
止させ、その後、前記ステータスビットによ）決定畜れ
る伺の中央処理装置を作動させて、必要な時には入出力
装置からプログラムの再ロードを指示する。この時、入
出力装置に異常があり、プロダラムＯ再ロードが不可能
な場合にも、再び系Ｏ再構成を行なう必要性があること
から、緊急動作制御装置Ｋｌｌ視タイマーを設けて、設
定時間を越えた時には再び緊急動作制御装置を起動する
。
止させ、その後、前記ステータスビットによ）決定畜れ
る伺の中央処理装置を作動させて、必要な時には入出力
装置からプログラムの再ロードを指示する。この時、入
出力装置に異常があり、プロダラムＯ再ロードが不可能
な場合にも、再び系Ｏ再構成を行なう必要性があること
から、緊急動作制御装置Ｋｌｌ視タイマーを設けて、設
定時間を越えた時には再び緊急動作制御装置を起動する
。
この＆電時間値は、入出力装置０１ＮＲＫよシ異るが、
カートダツジ磁気記憶装置の場合は最大嗜戻し時間を考
慮して１〜２分程度にすることがある。
カートダツジ磁気記憶装置の場合は最大嗜戻し時間を考
慮して１〜２分程度にすることがある。
とζろが、中央部ｌ装置の一方が電源断又はクロツタＷ
！０ｓＫ−ｆイクロプログラムが動作し得ない場合に、
ステータスビット０ＩＩＩＫより緊急動作制御装置が該
中央処理装置へ作動指示を出した時には、前記監視タイ
マーの設定値である１〜２分間はシステムダウンと同様
の状態となる。その後、再び緊急動作制御装置を起動す
ることによ〉ステータスピッＦが反転し、もう一方の中
央処理装置の作動を指示して、システム−が正常に動作
をする。
！０ｓＫ−ｆイクロプログラムが動作し得ない場合に、
ステータスビット０ＩＩＩＫより緊急動作制御装置が該
中央処理装置へ作動指示を出した時には、前記監視タイ
マーの設定値である１〜２分間はシステムダウンと同様
の状態となる。その後、再び緊急動作制御装置を起動す
ることによ〉ステータスピッＦが反転し、もう一方の中
央処理装置の作動を指示して、システム−が正常に動作
をする。
以上示した様に従来の方法では、デュアルモードで動作
するデータ処理システムに於て、片方の中央処理装置が
電源断又＃ｉフロック断時に１監視タイマー設定時間の
間、オンラインの処理動作が停止するという欠点があつ
九。
するデータ処理システムに於て、片方の中央処理装置が
電源断又＃ｉフロック断時に１監視タイマー設定時間の
間、オンラインの処理動作が停止するという欠点があつ
九。
本発明は、斯かる点に鑑みてなされたもので、その目的
は、電源断又はり四ツク断０１１に中央処理装置のマイ
クロプログラムが動作し得ない場合に、緊急動作制御装
置内の正常完了監視タイマーの設定値を短かい値Ｋｌ更
することにより、上記欠点を解決し、オンライン動作の
停止時間を極力短かくなるようＫした緊急動作制御装置
を提供するととＫある。
は、電源断又はり四ツク断０１１に中央処理装置のマイ
クロプログラムが動作し得ない場合に、緊急動作制御装
置内の正常完了監視タイマーの設定値を短かい値Ｋｌ更
することにより、上記欠点を解決し、オンライン動作の
停止時間を極力短かくなるようＫした緊急動作制御装置
を提供するととＫある。
即ち、氷見＠は、！イク四プａグラム制御による２台の
中央処理装置がデュアルモードＫ テ処１ｍを行なうデ
ータ処理システムＫかいて、上記中央８１ｍ１１１置の
異常を検出する異常検出回路と、異常検出時に上記２台
の中央処理装置のいずれを作動するか決定すると共に異
常を検出する毎に該決定を反転するステータスビット回
路と、上記中央処理装置を一１停止させた後、上記ステ
ータスビットに対応した中央処！ＩＩ装置の作動を指示
する回路と、指示後の動作を監視して予め設定された時
間内ｅｃｚｔ＊了をしない場合には再び系Ｏ再構成を超
勤する監視タイ！−と、中央処理装置のマイクロプログ
ラムが動作し得ない状態を検知する不動作検出回路とを
備え、且つ、上記監視タイマーは、上記不動作検出回路
の出力により設定値を変更できるよう構ＩＩ＆されて虞
るものである。
中央処理装置がデュアルモードＫ テ処１ｍを行なうデ
ータ処理システムＫかいて、上記中央８１ｍ１１１置の
異常を検出する異常検出回路と、異常検出時に上記２台
の中央処理装置のいずれを作動するか決定すると共に異
常を検出する毎に該決定を反転するステータスビット回
路と、上記中央処理装置を一１停止させた後、上記ステ
ータスビットに対応した中央処！ＩＩ装置の作動を指示
する回路と、指示後の動作を監視して予め設定された時
間内ｅｃｚｔ＊了をしない場合には再び系Ｏ再構成を超
勤する監視タイ！−と、中央処理装置のマイクロプログ
ラムが動作し得ない状態を検知する不動作検出回路とを
備え、且つ、上記監視タイマーは、上記不動作検出回路
の出力により設定値を変更できるよう構ＩＩ＆されて虞
るものである。
以下、本実−を図ＮＫ示す実施例に基づいて説明す為。
鮪１１１は本発明の一実施例を示すプレツク図である１
図において、本発明緊急動作制御装置ｌは、重台の中央
処理装置２０．２１がデュアルモードで動作するデータ
処理システムに１！１置適用したものである。
図において、本発明緊急動作制御装置ｌは、重台の中央
処理装置２０．２１がデュアルモードで動作するデータ
処理システムに１！１置適用したものである。
緊急動作制御装置ｌは、中央処理装置２０の異常検出回
路３０及び中央処理装置２１の異常検出回路３１と、該
異常検出回路３０．３１の出力により起動されて上記中
央処理装置２０．２１に作動指示を出す指示回路５と、
いずれの中央処理装置２０．２１に指示を出すかを決定
するステータスピッ）ＩＩ略４と、正常終了を監視する
監視タイ−ｖ−６と、中央処理装置２０．２１の電源断
クロック断部によるマイクロプログラムの動作不能状態
を検出すゐ不動作検出回路７０．７１とを備えて構成さ
れる。
路３０及び中央処理装置２１の異常検出回路３１と、該
異常検出回路３０．３１の出力により起動されて上記中
央処理装置２０．２１に作動指示を出す指示回路５と、
いずれの中央処理装置２０．２１に指示を出すかを決定
するステータスピッ）ＩＩ略４と、正常終了を監視する
監視タイ−ｖ−６と、中央処理装置２０．２１の電源断
クロック断部によるマイクロプログラムの動作不能状態
を検出すゐ不動作検出回路７０．７１とを備えて構成さ
れる。
指示回路Ｓは、入力側にオアゲート５２を有し該オアゲ
ート５２には、異常検出回路３０．３１及び監視タイマ
ー６の出力が接続されて、これらの出力により起動され
て中央処理装置２０．２１に作動指示を出す、又、この
指示回路５は、出力側に３組のアンドグー）５０．５１
を有し、これらのアントゲ−）５０．５１には、作動指
示出方と共にステータスビット回路４の出力が互に異な
る符号で入力され、皺ステータスビット回路４の決定に
対応して、いずれか一方のアン「グー）５Ｇ又は５１を
開き、対応する中央処理装置２ｏ又は２１に作動指示を
送出する。
ート５２には、異常検出回路３０．３１及び監視タイマ
ー６の出力が接続されて、これらの出力により起動され
て中央処理装置２０．２１に作動指示を出す、又、この
指示回路５は、出力側に３組のアンドグー）５０．５１
を有し、これらのアントゲ−）５０．５１には、作動指
示出方と共にステータスビット回路４の出力が互に異な
る符号で入力され、皺ステータスビット回路４の決定に
対応して、いずれか一方のアン「グー）５Ｇ又は５１を
開き、対応する中央処理装置２ｏ又は２１に作動指示を
送出する。
ステータスビット回路４は、その出力側に反転回路４２
を有し、この反転回路４２０前後から出力を取出して、
上記アントゲ−）５０．５１及び後述するアンＶゲート
６０．６１に中央処理装置決定信号を送出する。そして
、このステータスピッ）回路４は、上記オアゲート５２
の出力にその入力をＩＩ続してあシ、異常検出回路３０
．３１による異常検出毎に、又、監視タイマー６の出力
によ〉上記決定を反翫する。
を有し、この反転回路４２０前後から出力を取出して、
上記アントゲ−）５０．５１及び後述するアンＶゲート
６０．６１に中央処理装置決定信号を送出する。そして
、このステータスピッ）回路４は、上記オアゲート５２
の出力にその入力をＩＩ続してあシ、異常検出回路３０
．３１による異常検出毎に、又、監視タイマー６の出力
によ〉上記決定を反翫する。
微視タイ−ｆ−６は、その出力が上述したオアゲ−）５
２に接続され、上記作動指示出方め設定し九時間内に正
常終了し１に一場合、その出力によ）上記指示回路器を
再起動する。又、この監視タイ！−６は、入力側に２組
のアンドグー）６０．６１と、その出力を接続したオア
ゲート６２を有すると共に１設定時間を短−又はキャン
セルする設定変更回路を内蔵している。アンドグー）６
０．６１には、上記ステータスビット回路４の出方と、
対応する不動作検出回路７０．７１とがそれぞれ接続さ
れ、作動指示された中央処理装置２ｏ又は２１が不動作
の場合に１これを上記検出回路７ｏ又は７１が検出する
と、上記設定変更回路が起動され、予め設定された時間
を変更するよう構成されている。これＫよシ、監視タイ
マー６の設定時間を、中央処理装置の不動作に対応して
短縮することができる。
２に接続され、上記作動指示出方め設定し九時間内に正
常終了し１に一場合、その出力によ）上記指示回路器を
再起動する。又、この監視タイ！−６は、入力側に２組
のアンドグー）６０．６１と、その出力を接続したオア
ゲート６２を有すると共に１設定時間を短−又はキャン
セルする設定変更回路を内蔵している。アンドグー）６
０．６１には、上記ステータスビット回路４の出方と、
対応する不動作検出回路７０．７１とがそれぞれ接続さ
れ、作動指示された中央処理装置２ｏ又は２１が不動作
の場合に１これを上記検出回路７ｏ又は７１が検出する
と、上記設定変更回路が起動され、予め設定された時間
を変更するよう構成されている。これＫよシ、監視タイ
マー６の設定時間を、中央処理装置の不動作に対応して
短縮することができる。
次に、本発明緊急動作制御装置の動作について、鎮ＩＩ
Ｉを参照して説−する。
Ｉを参照して説−する。
まず、デエアルモーＶで動作しているブール＠履システ
ムにて、中央処理装置２０の電源が断し丸場合を考える
。この時、中央処理装置２０の異常検出回路３０が何ら
かの形で異常を検出すると、指示■ＩＩｓを超勤する。
ムにて、中央処理装置２０の電源が断し丸場合を考える
。この時、中央処理装置２０の異常検出回路３０が何ら
かの形で異常を検出すると、指示■ＩＩｓを超勤する。
ＩＭ示回路Ｓは、ステータスピッ） ４ ｔ）＠に応じ
た中央処理装置に作動を指示する。ζ０時点で、ステー
タスビットが″０１即ち中央処理装置２０に対して作動
を指示すると仮電する。指示回路５は、中央処理装置２
０ｔ−超勤して、必ａｔ時には入出力装置を通してプロ
グツム四−ドを指示する。入出力装置としてカートリッ
ジ磁気記憶装置ｏ＊ｐｃテーグ４１１き戻し時間が大き
い機器を使用した時には、監視タイマー６の設定値はチ
ーブＩＩＩき戻し時間を考慮して１〜２分に設定される
。
た中央処理装置に作動を指示する。ζ０時点で、ステー
タスビットが″０１即ち中央処理装置２０に対して作動
を指示すると仮電する。指示回路５は、中央処理装置２
０ｔ−超勤して、必ａｔ時には入出力装置を通してプロ
グツム四−ドを指示する。入出力装置としてカートリッ
ジ磁気記憶装置ｏ＊ｐｃテーグ４１１き戻し時間が大き
い機器を使用した時には、監視タイマー６の設定値はチ
ーブＩＩＩき戻し時間を考慮して１〜２分に設定される
。
今、指示回路Ｓが中央処理装置２０ヘプｐグラム窒−ド
の指示を出すが、中央処理装置２０は電源断となってい
るため正常な動作が行なわれないとすると、対応する不
動作検出回路７０がこれを検知し、監視タイマー６に信
号を送出する。監視タイマー６は、仁Ｏ信号を受けると
、内蔵している設定変更回路によ）設定値を短縮する。
の指示を出すが、中央処理装置２０は電源断となってい
るため正常な動作が行なわれないとすると、対応する不
動作検出回路７０がこれを検知し、監視タイマー６に信
号を送出する。監視タイマー６は、仁Ｏ信号を受けると
、内蔵している設定変更回路によ）設定値を短縮する。
この値かく設定した時間経過すると、監視タイ！−６は
、再び原電動作制御を起動する。ステータスビット４は
、緊急動作の起動毎に反転するため、今度はステータス
ビットは″ｌ”とな）、中央処理装置２１に作動指示を
送〉、正常にプログラムロー「及びプログラムの走行が
可能となる。従って、もともとの設定値であ、６１〜２
分間待つ必＊ｔｉなく、オンツイン動作の停止時間を短
くすることができる。
、再び原電動作制御を起動する。ステータスビット４は
、緊急動作の起動毎に反転するため、今度はステータス
ビットは″ｌ”とな）、中央処理装置２１に作動指示を
送〉、正常にプログラムロー「及びプログラムの走行が
可能となる。従って、もともとの設定値であ、６１〜２
分間待つ必＊ｔｉなく、オンツイン動作の停止時間を短
くすることができる。
尚、本説明で社、中央処理装置２ｏの電源ｌ１ｆＯ場会
を例にとり良が、クロック断の場合も同様に監視タイマ
ー６０設定値を変更することが可能である。
を例にとり良が、クロック断の場合も同様に監視タイマ
ー６０設定値を変更することが可能である。
本発明は以上説明し九様に、作動指示を受けた中央処理
装置が電源断、クロック断の様に！イクｐプログラムの
動作が不可能な場合に、正常終了監視タイ！−の設定値
を強制的に短かくすることＫよシ、デ具アルモードにて
動作中のデーＩ処履システムのオンライン動作Ｏ停止を
極力短時間とする効果がある。
装置が電源断、クロック断の様に！イクｐプログラムの
動作が不可能な場合に、正常終了監視タイ！−の設定値
を強制的に短かくすることＫよシ、デ具アルモードにて
動作中のデーＩ処履システムのオンライン動作Ｏ停止を
極力短時間とする効果がある。
落ｉｍｌは本発明緊急動作Ｉｌｌ書装置の一実施例を示
すプ四ツク園である。 ｌ・−緊急動作Ｗ＊装置 ２０．２１・・・中央処３１
１羨置３０．３１−・・異常検出回踏 ４−ステータ
スビットＳ・−指示回路 ６・一監視タイ１−
７０．７１−・不動作検出回路 出原人−日本電気株式会社
すプ四ツク園である。 ｌ・−緊急動作Ｗ＊装置 ２０．２１・・・中央処３１
１羨置３０．３１−・・異常検出回踏 ４−ステータ
スビットＳ・−指示回路 ６・一監視タイ１−
７０．７１−・不動作検出回路 出原人−日本電気株式会社
Claims (1)
- 【特許請求の範囲】 ！イクープーグラム１１１ｍ１Ｋよる２台の中央処理装
置がデ為アルモ−）″にて処理を行なうデーＩ処聰シス
テムにシいて、 上記中央処理装置の異常を検出する異常検出回路と、異
常検出時に上記２台の中央処理装置のいずれを作動する
か決定すると共に異常を検出する１１ＫＩＩ決電をｙＬ
＠するステータスビット關１１、上記中央処理装置を一
１停止させた後、上記ステー／スピットに対応し友中央
処理装置の作動を指示すｈａ路と、指示後の動作を監視
して予め設定１れた時間内に正常終了をしない場合には
再び系Ｏ再構属を起動する監視タイマーと、中央処理装
置の！イク四プ■グラムが動作し得ない状１を検知する
不動作検出回路とを備え、 且つ、上記微視タイｉ−は、上記不動作検出回路の出力
により設定値を変更できるよう構成されて成ることを特
徴とする緊急動作制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56119331A JPS5822461A (ja) | 1981-07-31 | 1981-07-31 | 緊急動作制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56119331A JPS5822461A (ja) | 1981-07-31 | 1981-07-31 | 緊急動作制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5822461A true JPS5822461A (ja) | 1983-02-09 |
| JPS6248860B2 JPS6248860B2 (ja) | 1987-10-15 |
Family
ID=14758827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56119331A Granted JPS5822461A (ja) | 1981-07-31 | 1981-07-31 | 緊急動作制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5822461A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59187313A (ja) * | 1983-04-08 | 1984-10-24 | Fujitsu Ltd | レ−ザ記録装置 |
| JPH0374046U (ja) * | 1989-11-21 | 1991-07-25 |
-
1981
- 1981-07-31 JP JP56119331A patent/JPS5822461A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59187313A (ja) * | 1983-04-08 | 1984-10-24 | Fujitsu Ltd | レ−ザ記録装置 |
| JPH0374046U (ja) * | 1989-11-21 | 1991-07-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6248860B2 (ja) | 1987-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4162526A (en) | Failsafe primary power control apparatus for systems using computer controlled power sequencing | |
| CN105389525A (zh) | 刀片服务器的管理方法和系统 | |
| JPS5822461A (ja) | 緊急動作制御装置 | |
| CN105657232A (zh) | 摄像机默认设置的恢复方法及装置 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPS6316314A (ja) | 無停電電源装置のインタ−フエイス装置 | |
| JP2003067220A (ja) | コンピュータシステム | |
| JPS5941027A (ja) | 計算機システム | |
| JP4068277B2 (ja) | ハードウェアシステム | |
| JPS62281781A (ja) | 故障情報モニタリング方法 | |
| JPS63118848A (ja) | マイクロコンピユ−タ異常時の復帰回路 | |
| CN116884468A (zh) | 一种存储设备的备电功能的测试方法、装置以及介质 | |
| JPS58195968A (ja) | 再実行制御方式 | |
| JPH04168501A (ja) | リアルタイムコントローラの障害処理方法と試験方法 | |
| JPH04102075A (ja) | 電源投入・切断試験装置 | |
| JPS6151222A (ja) | 電源制御方式 | |
| JPH08203191A (ja) | 磁気ディスク装置の電源制御回路 | |
| JPS6318445A (ja) | マイクロコンピユ−タ開発支援装置 | |
| CN118069205A (zh) | 可编程逻辑器件版本的回退方法、装置、设备及存储介质 | |
| JPS6039964A (ja) | 緊急制御回路の試験方式 | |
| EP1216443B1 (en) | A computer device with a safety function | |
| CN114860493A (zh) | 一种用于智能货柜核心板的监控电路 | |
| JPS60690B2 (ja) | 電源制御方式 | |
| JPH0263248A (ja) | タスクプログラムの無限ループ障害検出方式 | |
| JPH08161203A (ja) | ウォッチドッグ用ｉｃの故障診断システム |