JPH0263248A - タスクプログラムの無限ループ障害検出方式 - Google Patents
タスクプログラムの無限ループ障害検出方式Info
- Publication number
- JPH0263248A JPH0263248A JP21419488A JP21419488A JPH0263248A JP H0263248 A JPH0263248 A JP H0263248A JP 21419488 A JP21419488 A JP 21419488A JP 21419488 A JP21419488 A JP 21419488A JP H0263248 A JPH0263248 A JP H0263248A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- infinite loop
- flip
- task program
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 10
- 238000012544 monitoring process Methods 0.000 claims description 14
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、タスクプログラムの無限ループ障害検出方式
に関し、特に電子交換機におけるタスクプログラムの無
限ループ障害検出方式に関する。
に関し、特に電子交換機におけるタスクプログラムの無
限ループ障害検出方式に関する。
電子交換機には、割り込み可能状態で処理するタスクプ
ログラムと割り込み禁止状態で処理する非タスクプログ
ラムとで構成されるプログラムで動作する蓄積プログラ
ム方式の電子交換機がある。
ログラムと割り込み禁止状態で処理する非タスクプログ
ラムとで構成されるプログラムで動作する蓄積プログラ
ム方式の電子交換機がある。
このような電子交換機において、割り込み可能なタスク
プログラムの無限ループ障害検出方式は、ソフトウェア
でタスクプログラムの無限ループ障害を監視して検出し
ている。
プログラムの無限ループ障害検出方式は、ソフトウェア
でタスクプログラムの無限ループ障害を監視して検出し
ている。
上述した従来のタスクプログラムの無限ループ障害検出
方式は、ソフトウェアでタスクプログラムの無限ループ
障害を監視する方法を採用しており、ソフトウェアに対
する負担がその分増加し、障害の検出も完全でないとい
う欠点がある。
方式は、ソフトウェアでタスクプログラムの無限ループ
障害を監視する方法を採用しており、ソフトウェアに対
する負担がその分増加し、障害の検出も完全でないとい
う欠点がある。
本発明の目的は、このような欠点を除去し、ソフトウェ
アに代わる手段により無限ループ障害の検出ができるタ
スクプログラムの無限ループ障害検出方式を提供するこ
とにある。
アに代わる手段により無限ループ障害の検出ができるタ
スクプログラムの無限ループ障害検出方式を提供するこ
とにある。
本発明は、割り込み可能状態で処理するタスクプログラ
ムと割り込み禁止状態で処理する非タスクプログラムで
構成されるプログラムで動作し、１つ以上の中央制御装
置を備える蓄積プログラム方式の電子交換機のタスクプ
ログラムの無限ループ障害を検出するタスクプログラム
の無限ループ障害検出方式において、 前記タスクプログラムの無限ループ障害を監視し、障害
が発生すると障害情報を出力する監視手段と、 前記監視手段からの障害情報が入力されると、無限ルー
プ障害の検出を知らせる第１の出力手段と、 前記監視手段からの障害情報が入力されると、前記中央
制御装置に割り込み信号を出力する第２の出力手段と、 中央制御装置が２重化されている場合、前記監視手段か
らの障害情報が入力されると、これらの中央制御装置を
切り替える情報を出力する第３の出力手段とを有するこ
とを特徴としている。
ムと割り込み禁止状態で処理する非タスクプログラムで
構成されるプログラムで動作し、１つ以上の中央制御装
置を備える蓄積プログラム方式の電子交換機のタスクプ
ログラムの無限ループ障害を検出するタスクプログラム
の無限ループ障害検出方式において、 前記タスクプログラムの無限ループ障害を監視し、障害
が発生すると障害情報を出力する監視手段と、 前記監視手段からの障害情報が入力されると、無限ルー
プ障害の検出を知らせる第１の出力手段と、 前記監視手段からの障害情報が入力されると、前記中央
制御装置に割り込み信号を出力する第２の出力手段と、 中央制御装置が２重化されている場合、前記監視手段か
らの障害情報が入力されると、これらの中央制御装置を
切り替える情報を出力する第３の出力手段とを有するこ
とを特徴としている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例を示す回路図である。本実
施例は、割り込み可能状態で処理するタスクプログラム
と割り込み禁止状態で処理する非タスクプログラムで構
成されるプログラムで動作する蓄積プログラム方式の電
子交換機に適用されている。さらに、この電子交換機の
中央制御装置（ＣＰ Ｕ）が２重化されており、障害発
生の検出時に系が切り替えられる。このような電子交換
機に適用されている、本実施例であるタスクプログラム
の無限ループ障害検出方式は、カウンタ１と、フリップ
フロップ２〜５と、オアゲート６と、アンドゲート７．
９と、インバータ８とで構成される。
施例は、割り込み可能状態で処理するタスクプログラム
と割り込み禁止状態で処理する非タスクプログラムで構
成されるプログラムで動作する蓄積プログラム方式の電
子交換機に適用されている。さらに、この電子交換機の
中央制御装置（ＣＰ Ｕ）が２重化されており、障害発
生の検出時に系が切り替えられる。このような電子交換
機に適用されている、本実施例であるタスクプログラム
の無限ループ障害検出方式は、カウンタ１と、フリップ
フロップ２〜５と、オアゲート６と、アンドゲート７．
９と、インバータ８とで構成される。
このようなタスクプログラムの無限ループ障害検出方式
において、オアゲート６は、論理和の演算をするゲート
である。オアゲート６の一方の入力端子はカウンタ１の
端子Ｑ３と接続されており、他方の入力端子はクロック
パルスａを入力としている。出力端子は、カウンタＩの
端子ＣＰと接続されている。
において、オアゲート６は、論理和の演算をするゲート
である。オアゲート６の一方の入力端子はカウンタ１の
端子Ｑ３と接続されており、他方の入力端子はクロック
パルスａを入力としている。出力端子は、カウンタＩの
端子ＣＰと接続されている。
アンドゲート７は、論理積の演算をするゲートである。
アンドゲート７の一方の入力端子はカウンタリセット信
号すを入力としており、他方の入力端子はパワーオン信
号（Ｐ’ＯＮ）の否定信号（ＰＯＮ）を入力としている
。出力端子は、カウンタ１のリセット（ＲＥＳＥＴ）端
子と接続されている。
号すを入力としており、他方の入力端子はパワーオン信
号（Ｐ’ＯＮ）の否定信号（ＰＯＮ）を入力としている
。出力端子は、カウンタ１のリセット（ＲＥＳＥＴ）端
子と接続されている。
カウンタ１は、割り込み可能なタスクプログラムの無限
ループ障害を監視するカウンタである。
ループ障害を監視するカウンタである。
そして、カウンタリセット信号が、端子ＣＰに入力され
るクロックパルスの周期に係る所定時間内に、リセット
端子（ＲＥＳＥＴ）に入力されない場合、カウンタｌは
、オーバーフロー（ＯＶ Ｅ ＲＦＬＯＷ）となり、端
子Ｑ、から“Ｈ（ハイ）レヘルの障害信号ｅを出力する
。この場合、タスクプログラムに無限ループが発生した
とみなされる。また、カウンタ１は、出力端子Ｑ。〜Ｑ
２から他系に信号を出力する。
るクロックパルスの周期に係る所定時間内に、リセット
端子（ＲＥＳＥＴ）に入力されない場合、カウンタｌは
、オーバーフロー（ＯＶ Ｅ ＲＦＬＯＷ）となり、端
子Ｑ、から“Ｈ（ハイ）レヘルの障害信号ｅを出力する
。この場合、タスクプログラムに無限ループが発生した
とみなされる。また、カウンタ１は、出力端子Ｑ。〜Ｑ
２から他系に信号を出力する。
フリップフロップ４は、割り込み信号ｄの送出の制御お
よび切替制御をする。フリップフロップ４の入力端子り
は＋５ボルトの電圧を入力としており、入力端子Ｃはカ
ウンタリセット信号すを入力としている。入力端子Ｓは
接地されており、入力端子Ｒはパワーオン信号（ＰＯＮ
）を人力としている。
よび切替制御をする。フリップフロップ４の入力端子り
は＋５ボルトの電圧を入力としており、入力端子Ｃはカ
ウンタリセット信号すを入力としている。入力端子Ｓは
接地されており、入力端子Ｒはパワーオン信号（ＰＯＮ
）を人力としている。
アンドゲート９は、論理積の演算をするゲートである。
アンドゲート９の一方の入力端子はカウンタ１の出力端
子Ｑ、と接続されており、他方の入力端子はフリップフ
ロップ４の出力端子Ｑと接続されている。出力端子は、
フリップフロップ５の入力端子Ｔと接続されている。
子Ｑ、と接続されており、他方の入力端子はフリップフ
ロップ４の出力端子Ｑと接続されている。出力端子は、
フリップフロップ５の入力端子Ｔと接続されている。
フリップフロップ５は、２重化されているＣＰＵの一方
を動作させる信号（ＡＣＴＯ）と他方を動作させる信号
（ＡＣＴＩ）とを切り替える。このようなＡＣＴ信号を
切り替えると、２重化されているＣＰＵが切り替えられ
る。フリップフロップ５の入力端子Ｓは一方のＣＰＵで
あるＣＰＵ＃０のセレクト信号を入力とし、入力端子、
Ｒは他方のＣＰＵであるＣＰＬＪ＃１のセレクト信号を
入力としている。入力端子Ｔは、アンドゲート９の出力
端子と接続されている。
を動作させる信号（ＡＣＴＯ）と他方を動作させる信号
（ＡＣＴＩ）とを切り替える。このようなＡＣＴ信号を
切り替えると、２重化されているＣＰＵが切り替えられ
る。フリップフロップ５の入力端子Ｓは一方のＣＰＵで
あるＣＰＵ＃０のセレクト信号を入力とし、入力端子、
Ｒは他方のＣＰＵであるＣＰＬＪ＃１のセレクト信号を
入力としている。入力端子Ｔは、アンドゲート９の出力
端子と接続されている。
フリップフロップ２と３は、カウンタ１の出力端子Ｑ、
から出力される障害信号ｅを記憶する。
から出力される障害信号ｅを記憶する。
フリップフロップ２の入力端子りは＋５ボルトの電圧を
入力としており、入力端子Ｃはカウンタ１の出力端子Ｑ
３と接続されている。フリップフロップ２の入力端子Ｓ
は接地されており、入力端子Ｒは消去信号Ｃを入力とし
ている。フリップフロップ３の入力端子Ｓはフリップフ
ロップ２の出力端子Ｑと接続されており、入力端子Ｒは
パワーオン信号（ＰＯＮ）を入力としている。フリップ
フロップ３の入力端子りは接地されており、入力端子Ｃ
はインバータ８を介して消去信号Ｃを入力としている。
入力としており、入力端子Ｃはカウンタ１の出力端子Ｑ
３と接続されている。フリップフロップ２の入力端子Ｓ
は接地されており、入力端子Ｒは消去信号Ｃを入力とし
ている。フリップフロップ３の入力端子Ｓはフリップフ
ロップ２の出力端子Ｑと接続されており、入力端子Ｒは
パワーオン信号（ＰＯＮ）を入力としている。フリップ
フロップ３の入力端子りは接地されており、入力端子Ｃ
はインバータ８を介して消去信号Ｃを入力としている。
次に、本実施例の動作について説明する。
パワーオン時、パワーオン信号（ＰＯＮ）は″Ｈ″レベ
ルとなり、その否定信号（ＰＯＮ）は“Ｌ（ロー）”レ
ベルとなる。否定信号（ＰＯＮ）は、アンドゲート７を
介してカウンタ１のリセット（ＲＥＳＥＴ）端子に入力
され、カウンタ１をリセットする。このとき、カウンタ
ｌの出力端子Ｑ３は、“Ｌ”レベルとなる。また、“Ｈ
”レベルのパワーオン信号（ＰＯＮ）は、フリップフロ
ップ３と４の入力端子Ｒに入力される。これにより、フ
リップフロップ３と４の出力端子Ｑから、“Ｌ”レベル
の信号が出力される。特に、フリップフロ・７プ４の出
力端子Ｑからの、“Ｌ”レベルの信号は、アンドゲート
９の他方の入力端子に入力されるので、タスクプログラ
ム無限ループ監視カウンタ１の出力端子Ｑ、力＜ ａ
ＨＩＩレベルになっても、割り込み信号が出力されず、
またＡＣＴ信号の切替用フリップフロップ５にも影響を
与えないため、系の切り替えは実行されない。
ルとなり、その否定信号（ＰＯＮ）は“Ｌ（ロー）”レ
ベルとなる。否定信号（ＰＯＮ）は、アンドゲート７を
介してカウンタ１のリセット（ＲＥＳＥＴ）端子に入力
され、カウンタ１をリセットする。このとき、カウンタ
ｌの出力端子Ｑ３は、“Ｌ”レベルとなる。また、“Ｈ
”レベルのパワーオン信号（ＰＯＮ）は、フリップフロ
ップ３と４の入力端子Ｒに入力される。これにより、フ
リップフロップ３と４の出力端子Ｑから、“Ｌ”レベル
の信号が出力される。特に、フリップフロ・７プ４の出
力端子Ｑからの、“Ｌ”レベルの信号は、アンドゲート
９の他方の入力端子に入力されるので、タスクプログラ
ム無限ループ監視カウンタ１の出力端子Ｑ、力＜ ａ
ＨＩＩレベルになっても、割り込み信号が出力されず、
またＡＣＴ信号の切替用フリップフロップ５にも影響を
与えないため、系の切り替えは実行されない。
定常状態のとき、前述したようにカウンタ１の出力端子
Ｑ３からの信号は、“Ｌ（ロー）”レベルとなっている
。この信号はオアゲート６の一方の入力端子に入力され
ており、オアゲート６は他方の入力端子に入力されるク
ロックパルスａを通過させる。このクロックパルスａは
、カウンタ１の入力端子ＣＰに人力されてカウントされ
る。また定常状態のとき、パワーオンリセット信号（Ｐ
ＯＮ）はＬ”レベルとなっており、この信号の否定信号
（ＰＯＮ）は１Ｈ”レベルとなっている。
Ｑ３からの信号は、“Ｌ（ロー）”レベルとなっている
。この信号はオアゲート６の一方の入力端子に入力され
ており、オアゲート６は他方の入力端子に入力されるク
ロックパルスａを通過させる。このクロックパルスａは
、カウンタ１の入力端子ＣＰに人力されてカウントされ
る。また定常状態のとき、パワーオンリセット信号（Ｐ
ＯＮ）はＬ”レベルとなっており、この信号の否定信号
（ＰＯＮ）は１Ｈ”レベルとなっている。
この否定信号（ＰＯＮ）はアンドゲート７の他方の入力
端子に入力されるので、アンドゲート７の一方の入力端
子に入力されるカウンタリセット信号すはアンドゲート
７を通過して、カウンタＩのリセット（ＲＥＳＥＴ）端
子に入力される。このカウンタリセット信号すにより、
カウンタ１はリセットされる。同時に、カウンタリセッ
ト信号すは、フリップフロップ４の入力端子Ｃに入力さ
れる。これにより、フリップフロップ４は、出力端子Ｑ
から“Ｈ”レベルの信号を出力する。
端子に入力されるので、アンドゲート７の一方の入力端
子に入力されるカウンタリセット信号すはアンドゲート
７を通過して、カウンタＩのリセット（ＲＥＳＥＴ）端
子に入力される。このカウンタリセット信号すにより、
カウンタ１はリセットされる。同時に、カウンタリセッ
ト信号すは、フリップフロップ４の入力端子Ｃに入力さ
れる。これにより、フリップフロップ４は、出力端子Ｑ
から“Ｈ”レベルの信号を出力する。
ところで、カウンタリセット信号すを所定時間内（クロ
ックパルスａの周期による）に入力しないと、タスクプ
ログラム無限ループ監視カウンタｌの出力Ｑ３が″Ｈ″
レベルとなり、オアゲート６からのクロックパルスのカ
ウントをストップし、タスクプログラム無限ループ発生
とみなす。このような″Ｈ″レベルの障害信号ｅは、フ
リップフロップ２の入力端子Ｃに入力されて、フリップ
フロップ２，３に記憶される。すなわち、フリップフロ
ップ２は、この信号ｅにより、出力端子Ｑから、“Ｈ”
レベルの信号をフリップフロップ３の入力端子Ｓに出力
する。フリップフロップ３は、この信号により、“Ｈ”
レベルの信号すなわち無限ループアラームを、出力端子
Ｑから出力する。
ックパルスａの周期による）に入力しないと、タスクプ
ログラム無限ループ監視カウンタｌの出力Ｑ３が″Ｈ″
レベルとなり、オアゲート６からのクロックパルスのカ
ウントをストップし、タスクプログラム無限ループ発生
とみなす。このような″Ｈ″レベルの障害信号ｅは、フ
リップフロップ２の入力端子Ｃに入力されて、フリップ
フロップ２，３に記憶される。すなわち、フリップフロ
ップ２は、この信号ｅにより、出力端子Ｑから、“Ｈ”
レベルの信号をフリップフロップ３の入力端子Ｓに出力
する。フリップフロップ３は、この信号により、“Ｈ”
レベルの信号すなわち無限ループアラームを、出力端子
Ｑから出力する。
このタスクプログラム無限ループ発生の情報は、中央制
御装置がその情報を読み出した後、入力される信号Ｃに
より消去される。
御装置がその情報を読み出した後、入力される信号Ｃに
より消去される。
カウンタｌの出力端子Ｑ３から出力される、“Ｈ”レベ
ルの障害信号ｅは、アンドゲート９の一方の入力端子に
入力される。前述したように、アンドゲート９の他方の
入力端子には、フリップフロップ４から“Ｈ”レベルの
信号が入力されているので、この信号ｅは、アンドゲー
ト９を通過し、同時にフリップフロップ５を反転させる
。すなわち、監視カウンタｌの出力端子Ｑ３が“Ｈ″レ
ベルなった場合、ＣＰＵへの割り込み信号の出力とＡＣ
Ｔ信号の切り替えを許可する。
ルの障害信号ｅは、アンドゲート９の一方の入力端子に
入力される。前述したように、アンドゲート９の他方の
入力端子には、フリップフロップ４から“Ｈ”レベルの
信号が入力されているので、この信号ｅは、アンドゲー
ト９を通過し、同時にフリップフロップ５を反転させる
。すなわち、監視カウンタｌの出力端子Ｑ３が“Ｈ″レ
ベルなった場合、ＣＰＵへの割り込み信号の出力とＡＣ
Ｔ信号の切り替えを許可する。
このようにして本実施例によれば、タスクプログラム無
限ループ障害を監視し、障害の検出時に中央制御装置に
割り込み信号を送出し、中央制御装置が２重化されたシ
ステムにおいては障害発生検出時に系の切り替えを行う
とともに、中央制御装置に割り込み信号を送出できる。
限ループ障害を監視し、障害の検出時に中央制御装置に
割り込み信号を送出し、中央制御装置が２重化されたシ
ステムにおいては障害発生検出時に系の切り替えを行う
とともに、中央制御装置に割り込み信号を送出できる。
以上説明したように本発明により、ソフトウェアに代わ
り、電子交換機の割り込み可能なタスクプログラムの無
限ループ障害を検出できる効果がある。また、本発明に
より、電子交換機の信頼性をより高めることができる。
り、電子交換機の割り込み可能なタスクプログラムの無
限ループ障害を検出できる効果がある。また、本発明に
より、電子交換機の信頼性をより高めることができる。
第１図は、本発明の一実施例を示す回路図である。
■ ・ ・
２〜５
６ ・ ・
７．９
８ ・ ・
カウンタ
フリップフロップ
オアゲート
アンドゲート
インバータ
Claims (1)
- （１）割り込み可能状態で処理するタスクプログラムと
割り込み禁止状態で処理する非タスクプログラムで構成
されるプログラムで動作し、１つ以上の中央制御装置を
備える蓄積プログラム方式の電子交換機のタスクプログ
ラムの無限ループ障害を検出するタスクプログラムの無
限ループ障害検出方式において、 前記タスクプログラムの無限ループ障害を監視し、障害
が発生すると障害情報を出力する監視手段と、 前記監視手段からの障害情報が入力されると、無限ルー
プ障害の検出を知らせる第１の出力手段と、 前記監視手段からの障害情報が入力されると、前記中央
制御装置に割り込み信号を出力する第２の出力手段と、 中央制御装置が２重化されている場合、前記監視手段か
らの障害情報が入力されると、これらの中央制御装置を
切り替える情報を出力する第３の出力手段とを有するこ
とを特徴とするタスクプログラムの無限ループ障害検出
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21419488A JPH0263248A (ja) | 1988-08-29 | 1988-08-29 | タスクプログラムの無限ループ障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21419488A JPH0263248A (ja) | 1988-08-29 | 1988-08-29 | タスクプログラムの無限ループ障害検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263248A true JPH0263248A (ja) | 1990-03-02 |
Family
ID=16651794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21419488A Pending JPH0263248A (ja) | 1988-08-29 | 1988-08-29 | タスクプログラムの無限ループ障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263248A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455623B1 (ko) * | 2001-12-27 | 2004-11-06 | 엘지전자 주식회사 | 멀티태스킹 운영체계에서 무한 루프 타스크 처리 방법 |
-
1988
- 1988-08-29 JP JP21419488A patent/JPH0263248A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455623B1 (ko) * | 2001-12-27 | 2004-11-06 | 엘지전자 주식회사 | 멀티태스킹 운영체계에서 무한 루프 타스크 처리 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2603805Y2 (ja) | 複数の機能要素を有するシステムのための監視回路 | |
| JPH0263248A (ja) | タスクプログラムの無限ループ障害検出方式 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPS6213119A (ja) | 非接触近接スイツチ | |
| JPS6230442B2 (ja) | ||
| JPH10207586A (ja) | コンピュータの電源オフ制御方式 | |
| JPS6290068A (ja) | 予備系監視方式 | |
| RU1797122C (ru) | Устройство дл перезапуска и контрол электропитани микроЭВМ | |
| JPH0272436A (ja) | マイクロコンピュータの冗長システム | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| KR100394736B1 (ko) | 이중화 시스템에서 보드 선택 및 에러 복구장치 및 방법 | |
| JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
| SU881753A1 (ru) | Устройство дл контрол процессора | |
| JPH0253803B2 (ja) | ||
| JPS62106564A (ja) | 情報処理システムの現用／予備切り替え制御方式 | |
| JP2526516B2 (ja) | 障害監視方式 | |
| JP3042034B2 (ja) | 障害処理方式 | |
| SU1721608A1 (ru) | Устройство дл индикации отказов в трехканальной вычислительной системе | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JPS63282535A (ja) | シグナルプロセツサ | |
| JPS6059552A (ja) | 電源回路 | |
| JPH02266839A (ja) | 瞬時電圧低下補償装置 | |
| JPS6138500B2 (ja) | ||
| JPH03145249A (ja) | 二重化システムの監視制御方式 | |
| JPH09212201A (ja) | 生産設備用制御回路 |