SU1721608A1

SU1721608A1 - Устройство дл индикации отказов в трехканальной вычислительной системе

Info

Publication number: SU1721608A1
Application number: SU894634196A
Authority: SU
Inventors: Владимир Антонович Ткаченко; Григорий Николаевич Тимонькин; Вячеслав Сергеевич Харченко; Сергей Николаевич Ткаченко; Дмитрий Владимирович Дмитров; Сергей Семенович Мощицкий; Василий Павлович Охматенко
Original assignee: Московское приборостроительное конструкторское бюро "Восход"
Priority date: 1989-01-09
Filing date: 1989-01-09
Publication date: 1992-03-23

Abstract

Изобретение относитс jj информационной технике и может быть7использовано в резервированных системах дл контрол их функционировани , а также дл выдачи сигналов состо ни системы. Цель изобретени - повышение достоверности индикации отказов второго и третьего каналов резервированной системы. Устройство содержит три ключа, два элемента И, два мажоритарных элемента и элемент 2И-ЗИЛИ и позвол ет повысить достоверность выдачи информационных сигналов состо ни резервированной системы за счет защиты от отказов логических элементов самого устройства и повышени достоверности выдачи наиболее ответственных сигналов. 1 ил.

Description

Изобретение относитс к высоконадежной информационной технике и может быть использовано в резервированных системах дл контрол их функционировани ,а также дл выдачи сигналов состо ни системы.

При применении управл ющих и вычислительных резервированных систем очень важно знать состо ние системы в процессе работы. Оператор, зна состо ние системы, может воврем прин ть решение на ее замену или замену ее блоков, так как в виду отказа она не может дальше выполн ть функции управлени , либо прин ть другие меры, обеспечивающие безаварийную работу управл емого объекта. Так, например , оператор за пультом АЭС может остановить реактор в случае, если он имеет достоверную информацию о том, что система , управл юща работой реактора, отказала . В св зи с этим возникает задача необходимости выдачи оператору достоверной информации о состо нии резервированной системы. В случае выдачи ложного сигнала отказа можно понести большие материальные потери.

Известно устройство дл индикации, содержащее чейки пам ти, выполненные на тиристорах, индикаторные лампы, ограничительные элементы, выполненные на резисторах , ключ, выполненный на транзисторе, фотодиод и разделительный элемент, выполненный на конденсаторе 1.

Недостатком этого устройства вл етс низка достоверность выдачи информационных сигналов.

Наиболее близким по технической сущности и достигаемому положительному эффекту к предлагаемому вл етс устройство

VJ

ю

«-а

О

о

00

дл индикации отказов в трехканальной вычислительной системе, содержащее три ключа и два элемента И 2.

Недостатком известного устройства вл етс низка достоверность индикации отказов второго и третьего каналов резервированной системы.

Целью изобретени вл етс повышение достоверности индикации отказов второго и третьего каналов резервированной системы за счет повышени достоверности выдачи наиболее соответственных сигналов .

Устройство контролирует и индицирует состо ни трехкратно резервированной уп- равл ющей или вычислительной системы. При отказе одного канала системы выдаетс сигнал Снижение надежности (СН), при отказе второго канала - сигнал Отсутствие резерва (ОР), при отказе третьего, канала формируетс сигнал Отказ (ОТК), причем сигнал ОР может быть сформирован только при наличии сигнала СН, т.е. если в результате отказа каких-либо элементов устройства или элементов контрол каналов формируетс ложный сигнал ОР, то он поступает на выход, так как не был сформирован сигнал СН. Аналогично формируетс и сигнал ОТК. Он может быть сформирован только при наличии сигналов СН и ОР.

На фиг.1 приведена функциональна схема устройства; на фиг.2 - структурна схема трехканальной резервированной системы .

Устройство индикации отказов в трех- канальной резервированной системе содержит первый-третий транзисторы 1-3, первое-третье реле 4 -6, первый-третий диоды 7-9, первый-третий резисторы 10-12, первый-третий элементы И-НЕ 13-15 с открытым коллектором, коммутатор 16, первый 17 и второй 18 мажоритарные элементы , второй 19 и первый 20 элементы И, а также первую 21 -23, вторую 24-26, третью 27-29 и четвертую 30-32 группы информа- ционных входов, вторую 33 и первую 34 шины питани , выход 35 СН, выход 36 ОР, выход 37 ОТК и ключи 38-40.

Устройство работает следующим образом .

Три резервируемых вычислительных блока (фиг.2), которые совместно со вспомогательным оборудованием образуют три канала , посто нно обмениваютс между собой контрольной информацией. Эта ин- формаци представл ет собой вектор состо ни соответствующего процессора.

При возникновении любой неисправности в одном из каналов два исправных канала, получив информацию от соседних

каналов, определ ют несовпадение информации и формируют сигналы СН на своих выходах. Формирование сигнала СН в отказавшем канале определ етс характером возникшего отказа, т.е. сигнал СН может быть сформирован либо нет.

Таким образом, устройство получает не менее двух сигналов СН и формирует сигнал на соответствующем выходе, информирующий о снижении надежности системы.

Канал, в котором произошло несравнение информации с информацией, полученной от двух других каналов, переходит в режим тестового контрол с помощью имеющихс программных и аппаратных средств. Если тестовый контроль подтверждает наличие неисправности в канале либо тестова программа вообще не реализуетс , то программные либо аппаратные средства контрол канала формируют сигнал отказа канала, т.е. в регистр состо ни канала ; , разр д ОТК записываетс нулевой сигнал.

Если тестовый контроль дает положительный результат, т.е. канал исправен, то сигнал отказа не формируетс , а при очередном сравнении информации все три канала определ ют ее совпадение и снимают сигналы СН (т.е. в работе одного из каналов произошел сбой).

При по влении отказа в одном из двух оставшихс каналов произойдет несравнение информации, выдаваемой этими каналами . В этом случае оба канала переход т в режим тестового контрол . В исправном канале тестовый контроль показывает норму, а в неисправном канале результат тестового контрол отрицателен либо тест не пройдет. В обоих случа х в неисправном канале формируетс сигнал отказа (записываетс ноль в разр д ОТК регистра состо ни канала).

Исправный канал (последний из трех) только при несовпадении информации, поступающей из всех каналов, и при норме тестового контрол данного канала получает доступ и устанавливает в ноль разр ды ОР регистров состо ни всех трех каналов. Эти сигналы поступают на входы элемента 17 устройства и на выходе 36 по вл етс сигнал ОР системы.

Формирование сигнала ОР в трех каналах , а затем последующа их мажоритарна обработка на элементе 17 имеют целью парировать отказы регистров состо ний.

При отказе двух каналов оставшийс исправным канал периодически самопровер етс путем запуска тест-программы. При ее непрохождении формируетс сигнал отказа , который записываетс в регистр состо ни этого канала.

При наличии трех сигналов отказа устройство формирует сигнал отказа системы на выходе 37.

Кроме того, каждый канал контролируетс на зависание автономной схемой контрол , котора формирует соответствующий сигнал. Его по вление эквивалентно сигналу отказа канала.

Схемы формировани сигналов СН, ОР, ОТК можно выполнить как аппаратным, так и программным путем, причем надежность этих схем должна быть намного выше, чем надежность самих каналов, поэтому по отношению к каналам веро тностью их отказа можно пренебречь.

При запуске тест-контрол в случае отказа канала предполагаетс , что отказ будет зафиксирован. Необнаружение отказа тест- контролем говорит только о низком качестве теста, и такой тест нельз примен ть в предлагаемой резервированной системе.

Рассмотрим функционирование устройства индикации отказов в трехканальной резервированной системе (фиг.1).

Дл того, чтобы в системе можно было контролировать отказы каналов, св занные с пропаданием питани , сигналы СН, ОР, ОТК, Зависание формируютс как нулевые . Если на соответствующих выходах каналов присутствуют единичные сигналы, это означает, что отказов каналов нет. Поэтому в начальный момент времени на всех входах 21-32 устройства присутствуют единичные сигналы. На вход 33 подаетс напр жение , необходимое дл питани индикаторных элементов. На вход 34 подаетс напр жение, необходимое дл нормальной работы реле 4-6 и транзисторов 1-3.

При формировании каналами сигналов СН либо при пропадании питани одного из каналов по вл етс нулевой сигнал на выходе элемента И 20. Этот сигнал инвертируетс на элементе И 13 с открытым коллектором и поступает на базу транзистора 1. Последний переходит в режим насыщени , ток, протекающий через него, возрастает, в результате чего срабатывает реле 4 и поступает сигнал с шины 33 логического уровн на выход 35 в качестве сигнала СН.

В случае, когда на выходах хот бы двух каналов формируетс сигнал ОР или два процессора зациклились и на соответствующие входы 27-29 поступают сигналы о результатах проверкицикличности работы Зависание, формируютс нулевые сигналы на выходе мажоритарного элемента 17 или мажоритарного элемента 18. Следовательно , по вл етс нулевой сигнал и на выходе элемента И 19, который вызывает единичный сигнал на выходе элемента И-НЕ 14 с открытым коллектором/Далее аналогично описанному срабатывает ключ, который замыкает реле 5. По вл етс сигнал ОР на выходе 36 устройства.

Если все три процессора отказали или выдают сигнал Зависание, то по вл етс нулевой сигнал на выходе коммутатора 16.

Далее аналогично описанному по вл етс сигнал на выходе 37 Отказ.

Схема устройства обеспечивает защиту от поступлени ложных сигналов. Так, например , в случае, если по в тс два ложных

сигнала Зависание, сигнал ОР на выход 36 не проходит, поскольку не было сигнала СН. Сигнал Отказ также может быть сформирован только при наличии сигналов СН и ОР. Таким же образом устройство контролирует мажоритарные элементы 17 и 18, коммутатор 16 и элемент И 19. В случае их отказа и по влени на их выходах ложных нулевых сигналов или в случае пропадани питани на одном из этих элементов сигналы ОР и ОТК на соответствующие входы 36 и 37 не проход т. Таким образом, устройство позвол ет обеспечить защиту от ложных сигналов СН, ОР, ОТК, а также защиту от отказа логических элементов самого устройства .

Claims

Формула изобретени

Устройство дл индикации отказов в

трехканальной вычислительной системе, содержащее три ключа, два элемента И, о т- личающеес тем, что, с целью повышени достоверности индикации отказов второго и третьего каналов резервированной

системы, в устройство введены два мажоритарных элемента и элемент 2И-ЗИЛИ, информационный вход первого ключа подключен к шине логического уровн , а выход - к информационному входу второго

ключа, выход которого подключен к информационному входу третьего ключа, выход которого вл етс выходом о полном отказе резервированной системы, выход второго ключа вл етс выходом устройства об отсутствии резерва в резервированной системе , выход первого ключа вл етс выходом устройства о снижении надежности резервированной системы, три входа первого элемента И подключены к первым трем входам

устройства дл подключени сигналов о первом отказе каналов, а выход первого элемента И - к управл ющему входу первого ключа, три входа первого мажоритарного элемента подключены к четвертому-шестому входам устройства дл подключени сигналов о втором отказе каналов, три входа второго мажоритарного элемента св заны с седьмым-дев тым входами устройства дл подключени сигналов о результатах проверки цикличности работы каждого канала, выходы мажоритарных элементов св заны с соответствующими входами второго элемента И, выход которого подключен к управл ющему входу второго ключа, первые два входа элемента 2И-ЗИЛИ подключены соответственно к седьмому и дес тому вхо0

дам устройства, вторые два входа элемента 2И-ЗИЛИ подключены соответственно к восьмому и одиннадцатому входам устройствам , третьи два входа элемента 2И-ЗИЛИ подключены соответственно к дев тому и двенадцатому входам устройства, причем десйтый-двенадцатый входы служат дл подключени сигналов результата тест-контрол всех каналов, а выход элемента 2И- ЗИЛИ соединен с управл ющим входом третьего ключа.

Фиг. Z