SU615483A1 - Вычислительна система - Google Patents

Description

(54) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА

,. 1 Известны вычислительные- систе1.1Ы, содержацие блоки запоминающих устройств , процессоров и устройств обме на, св занные межлу собой через коммутаторы , В этих системах возможно изменение путей передачи информации между блоками путем реконфигурации с помощью коммутаторон. В известных системах отсутствует .возможность автоматической перестройки структуры при возникновении неисправностей. Это снижает надежность работы. Наибол«-е близкой к изобретению по технической сущности  вл етс  вычислительна  система,содержаща  К запоминающих устройств,М процессоров, |ч| устройств обмена, ко мутатор пам  коммутатор процессоров, коммутатор системы, L устройств контрол , блок распределени  и блок управлени , при чем выходы К запоминающих устройств соединены с соответствующими входами группы входов коммутатора пам ти выходы которого соединены с соответствующими входами М процессоров, выходы которых подключены к соответствующим входам группы входов коммутатора процессоров, выходы которьк подключены ко входам соответствующих К устройств обмена, выходы которых соединены с группой входов коммутатора системы, выход которого подключен ко входу блока распределени , группа входов которого соединена с выходами устройств контрол , управ-г л ю.щий выход коммутатора системы соединен со входом блока управлени , выход которого подключен к управл ющим входам коммутатора пам ти, коммутатора процессоров и .коммутатора системы 2|.Эта известна  система характеризуетс  потерей работоспособности при отказе.управл ющего процессора, несмотр  на то, что в системе есть исправные процессоры. Отказ наступает потому, что в системе отсутствует возможность автоматической реконфигурации, о.беспечивающей отключение отказавшего процессора и. назначение вместо него управл ющим одного из исправных. Все это снижает надежность работы системы, й,ель изобретени  -. повышение надежности . В описываемой системе это достигаетс  тем, что в нее введен блок переключени  состо ний, содержащий регистр состо иий, группу элементов И и группу элементов ИЛИ, Кроме того, группа выходов блока распределени  соедииеиа с группой входов регистра состо ний, вход которого соединен со входом блока управлени , выход регистра состо ний подклюнен к контрольному входу коммутатора системы. У .группы выходов рбгистра состо ний каждый и i + 1 выходы соединены, соответственно, с первым и вторым входами соответствующего элемента И группы, при этом третьи/ входы всех элементов И группы подключены к выходу блока управлени , входы каждого элемента ИЛИ группы соединены с выходами соответствующих элементов И группы, а выходы группы элементов ИЛИ подключены к группе входов блока управлени .

На чертеже представлена блок-схем описываемой вычислительной системы.

Она содержит К запоминающих устройств 1 св занных через коммутатор пам ти 2 с АЛ процессорами 3, которые , в свою очередь, св заны через коммутатор процессоров 4 с V устройствами обмена 5, Выходы устройств обмена подключены к коммутатору 6 системы. Система содержит L устройст контрол  7, блок распределени  8, блок управлени  9, а также блок переключени  состо ний 10, в состав которого вход т регистр состо ний 11, группа элементов И 12. и группа элементов ИЛИ 13. Выход коммутатора 6 г.одк.к.ючек ко входу блока распределент 8, остальные входы которого подключены к выходам устройств контрол  7. Управл ющий выход коммутатора соединен со входом блока управлени  Выход блока управлени  подключен к управл ющим входам коммутатора пам ти 2, коммутатора процессоров 4 и коммутатора 6. Группа выходов блока распределени  8 сдединена с группой . входов регистра состо ний 11, вход которого объединен, со входом блока управлени  9. Выход регистра состо ний 11 подключен к контрольному входу коммутатора 6. У группы выходов регистра состо ний 11 каждый i выходы соединены, соответственно, с первым и вторым входами соответст- ующего элемента И 12 группы. Третьи входы всех элементов И 12 под ключены к выходу блока управлени  9, а выходы элементов И 12. группы соединены со- входами соответствующего элемента ИЛИ 13 группы. Вы :оД1д элементов ИЛИ подключены к группе входов блока управлени  9.

При возникновении отказа в кайомлйбо из устройств вычислительной системы сигнал с соответствующего устройства контрол  поступает на вход блока распределени  8. Этот .блок запрещает прохождение сигналов с тех устройств контрол , которые неисправны сами или уже известно, что контролируемые ими устройства неисправны и отключены соответствующим коммутатором , с этой целью управл к ций процессор через коммутатор 6 записывает соответствующий код запрета в блок распределени  8. Сигналы устройства контрол , разрешенные к обработке, фиксируютс  в регистре состо ний 11 и через комбинационные схемы И и ИЛИ поступают на входы блока управлени  9, который измен ет код управлени  соответствукадим коммутатором.

0

Кажда  группа схем И, объединенных схемой ИЛИ, управл ет только одним выходом блока управлени  9.

Дл  того, чтобы при возникновении отказа учесть предыдущее состо ние

5 всех коммутаторов,сигналы с выхода, блока управлени  завод тс , на третьи входы всех схем И 12.

Кроме схемного автоматического изменени  .кода управлени  коммутато0 рами, в системе возможна программна  реконфигураци . При программной реконфигурации регистр состо ний опрашиваетс  процессорами, которые в зависимости от его содержимого выраба5 тывают коды запрета дл  блока распределени  и коды дл  блока управлени . Управл ющий процессор, например J посылает эти коды, соотве.тственно , в блок распределени  8 и в блок управлени  9 через коммутатор процессоров 4, устройства обмена 5 и коммутатор 6. По этой же св зи может быть записан код и в регистр состо ний 11. Так, например, после Обработки содержимого регистра со5 сто ний управл ющих процессор посылает в него нулевой код. Код на выходе блока управлени  в каждый момент времени однозначно определ ет конфигурацию вычислительной системы и тем carvibiM обеспечиваетс  назначение управл ющего процессора, т.е. процессора, имеющего доступ к регистру состо ний, блоку распределени  и блоку управлени .

Смена управл ющего процессора при возникновении в нем отказа, зафиксированного устройствами контрол , производитс  автоматически коммутатором процессоров в соответствии с поступающим на него из блока управлени  кодом. Например, при отказе J .-г.о процессора подключаетс  J +1-й процессор . В том случае, если 3 +1-й процессор неисправен,наличие св зи выхода блока управлени  со входами схем И обеспечит подключениеJ +2-го процессора и т .д.

Переключение запоминающих устройств 1 и устройств обмена 5 производитс  аналогично.

Claims (2)

1. Формула изобретени 

   Вычислительна  система, содержаща  Ч запоминающих устройств,М проlieccopOB , М устройств обмена, комму татор пам ти, коммутатор процессоров коммутатор системы, L устройств кон трол , блок распределени  и блок управлени , причем выходы Ц запоминающих устройств соединены с соответствующими входами группы входов коммутатора пам ти, выходы которого сое динены с соответствующими входами М процессоров, выходы которых подключе ны к соответствующим входам группы входов коммутатора процессоров, выхо ды которого подключены ко входам соответствующих N устройств обмена, выходы которых соединены с группой входов коммутатора системы, выход которого подключен ко входу блока распределени , группа входов которого соединена с выходами устройств контрол , управл ющий выход KOMf syTaтора системы соединен со входом блока управлени , выход которого подклю чен к управл ющим входам коммутатора пам ти, коммутатора процессоров и коммутатора системы, о т л и чающа с   тем, что, с целью повышени  надежности, в нее введен блок переключени  состо ний, содержащий регистр состо ний, группу эле3 ментов И и группу элементов ИЛИ, причем группа выходов блока распределени  соединена с группой входов регистра состо ний, вход которого соединен со входом блока управлени , выход регистра состо ний подключен к контрольному входу коммутатора системы, каждый -I и i +1 выходы группы выходов регистра состо ний соединены , соответственно, с первым и вторым входами соответствующего элемента И группы, третьи входы всех элементов И группы подключены к выходу блока управлени , входы каждого элемента ИЛИ группы соединены с выходами соответствующих элементов И группы , а выходы группы элементов ИЛИ подключены к группе входов блока управлени  . Источники информации, прин тые во внимание при экспертизе: 1.Дроздов Е.А. и П тибратов А.П. Основы построени  и функционировани  вычислительных систем. М., Энерги , 1973, с.139, 140.
2. 2.Организаци  машины SERP. Экспресс-и 11 ,юрмаци , сери  ЭВТ f 22, 1973.