JP2647128B2 - デジタル保護リレー装置およびその自動点検方法 - Google Patents
デジタル保護リレー装置およびその自動点検方法Info
- Publication number
- JP2647128B2 JP2647128B2 JP63083149A JP8314988A JP2647128B2 JP 2647128 B2 JP2647128 B2 JP 2647128B2 JP 63083149 A JP63083149 A JP 63083149A JP 8314988 A JP8314988 A JP 8314988A JP 2647128 B2 JP2647128 B2 JP 2647128B2
- Authority
- JP
- Japan
- Prior art keywords
- relay
- automatic inspection
- fail
- inspection
- safe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、主検出リレーとフェイルセーフリレーによ
り構成されるデジタル保護リレー装置およびその自動点
検方法に関する。
り構成されるデジタル保護リレー装置およびその自動点
検方法に関する。
（従来の技術） 電力系統では保護リレー装置が万一不具合動作をした
場合、その影響が大きく、最悪の場合系統崩壊にもつな
がりかねないため、なによりも動作信頼度の向上が重要
である。
場合、その影響が大きく、最悪の場合系統崩壊にもつな
がりかねないため、なによりも動作信頼度の向上が重要
である。
保護リレー装置の不良はその影響と対策面から見て分
類すると 動作すべきときに動作しない不良（誤不動作不良） 動作してはいけないときに動作する不良（誤動作不
良） とに分けられるので、アナログ保護リレー装置では、誤
不動作側の不良を発見することを主目的とした自動点検
機能と、誤動作側の不良発見を目的とした常時監視機能
を具備するのが一般的である。そして、これらの両機能
を総称して自動監視機能と呼んでいる。
類すると 動作すべきときに動作しない不良（誤不動作不良） 動作してはいけないときに動作する不良（誤動作不
良） とに分けられるので、アナログ保護リレー装置では、誤
不動作側の不良を発見することを主目的とした自動点検
機能と、誤動作側の不良発見を目的とした常時監視機能
を具備するのが一般的である。そして、これらの両機能
を総称して自動監視機能と呼んでいる。
第３図にアナログ保護リレー装置の構成例を示す。
第３図の自動監視回路21は前述の主検出リレー23又は
同出力接点24およびフェイルセーフリレー25又は同出力
接点26の誤動作不良を発見する常時監視機能と自動点検
時にトリップロック用常閉接点22を開路し、主検出リレ
ー23およびフェイルセーフリレー25に点検入力印加とそ
の結果の確認を行う自動点検の機能を持っている。
同出力接点24およびフェイルセーフリレー25又は同出力
接点26の誤動作不良を発見する常時監視機能と自動点検
時にトリップロック用常閉接点22を開路し、主検出リレ
ー23およびフェイルセーフリレー25に点検入力印加とそ
の結果の確認を行う自動点検の機能を持っている。
この自動点検は、各リレー要素ごとに入力を時系列的
に印加して、その動作、復帰を確認する方法がとられて
いた。これはアナログ保護リレー装置の場合、リレーの
ハードウェアユニットが各要素，各目的ごとに独立に構
成されていたためである。また自動監視回路は主検出リ
レーおよびフェイルセーフリレーとは別置のハードウェ
アで構成され、自動監視専用のハード量は、保護リレー
装置全体の25〜30％を占めていた。
に印加して、その動作、復帰を確認する方法がとられて
いた。これはアナログ保護リレー装置の場合、リレーの
ハードウェアユニットが各要素，各目的ごとに独立に構
成されていたためである。また自動監視回路は主検出リ
レーおよびフェイルセーフリレーとは別置のハードウェ
アで構成され、自動監視専用のハード量は、保護リレー
装置全体の25〜30％を占めていた。
デジタル保護リレー装置の場合も、信頼度向上をはか
るための基本策は、アナログ形で採用されてきた方策と
同じであるが、リレー演算処理部がマイクロプロセッサ
（以下（CPUという）を中心に構成されているので、そ
の演算処理機能を活用することにより、リレー装置を構
成する大部分のハードウェアブロックの健否を自己診断
技術によってチェックすることが可能である。
るための基本策は、アナログ形で採用されてきた方策と
同じであるが、リレー演算処理部がマイクロプロセッサ
（以下（CPUという）を中心に構成されているので、そ
の演算処理機能を活用することにより、リレー装置を構
成する大部分のハードウェアブロックの健否を自己診断
技術によってチェックすることが可能である。
即ち、デジタル保護リレー装置ではアナログ保護リレ
ー装置で採られてきた自動監視機能と同じ目的を持った
機能を自己診断手法を主体に達成している。
ー装置で採られてきた自動監視機能と同じ目的を持った
機能を自己診断手法を主体に達成している。
この診断機能の個々の手法のうち、リレー機能を中断
せずに行うものを常時監視，リレー機能を中断しトリッ
プロックした上で行うものを自動点検と呼んでいる。
せずに行うものを常時監視，リレー機能を中断しトリッ
プロックした上で行うものを自動点検と呼んでいる。
デジタル保護リレー装置では前述のように大部分の装
置不良は自己診断技術の活用による常時監視で検出でき
る。このためリレー機能を中断してしか実施できない自
動点検の適用は通常、アナログ入力回路部に点検電流を
印加し、内部に演算処理機能をもつことから、データの
最小分解能の精度でのハードウェアブロックの点検と、
引外し回路用接点のような常時開路している回路につい
て演算処理CPUより強制動作出力を発し、最終段接点情
報をCPU部へ取込み点検を行う方法がとられている。
置不良は自己診断技術の活用による常時監視で検出でき
る。このためリレー機能を中断してしか実施できない自
動点検の適用は通常、アナログ入力回路部に点検電流を
印加し、内部に演算処理機能をもつことから、データの
最小分解能の精度でのハードウェアブロックの点検と、
引外し回路用接点のような常時開路している回路につい
て演算処理CPUより強制動作出力を発し、最終段接点情
報をCPU部へ取込み点検を行う方法がとられている。
この診断を実行するには診断のための制御や判定処理
を行うハードウェアを別置する方式と、リレー演算処理
部であるマイクロプロセッサの演算処理能力を活用する
方法があるが、前述のごとく、デジタル保護リレー装置
の特徴を生かして、別置ハードを付加しない方式がとら
れている。
を行うハードウェアを別置する方式と、リレー演算処理
部であるマイクロプロセッサの演算処理能力を活用する
方法があるが、前述のごとく、デジタル保護リレー装置
の特徴を生かして、別置ハードを付加しない方式がとら
れている。
デジタル保護リレー装置の構成は、アナログ保護リレ
ー装置と同様に主検出リレーとは別のハードウェアで構
成したフェイルセーフリレーを備え、１個の部品不良で
は誤動作に至らないようにしている基本構成は同じであ
るが、前述の如く自動監視回路、特に自動点検機能を主
検出リレーにもたせる構成が多い。
ー装置と同様に主検出リレーとは別のハードウェアで構
成したフェイルセーフリレーを備え、１個の部品不良で
は誤動作に至らないようにしている基本構成は同じであ
るが、前述の如く自動監視回路、特に自動点検機能を主
検出リレーにもたせる構成が多い。
第４図に従来のデジタル保護リレー装置の構成例を示
す。主検出リレー１と別ハードウェアで構成したフェイ
ルセーフリレー２より構成される。主検出リレー１はリ
レー演算処理および自動点検処理を行うCPU3とその結果
を出力する出力回路４により構成され、リレー演算処理
結果による出力又は、自動点検時の強制動作出力とによ
り最終段出力リレー接点８を開路させる。また自動点検
時はトリップロック用常閉接点７を閉路し主検出リレー
の自動点検処理を行うと共にフェイルセーフリレー２に
点検指令Ｖを印加する機能を持つ。
す。主検出リレー１と別ハードウェアで構成したフェイ
ルセーフリレー２より構成される。主検出リレー１はリ
レー演算処理および自動点検処理を行うCPU3とその結果
を出力する出力回路４により構成され、リレー演算処理
結果による出力又は、自動点検時の強制動作出力とによ
り最終段出力リレー接点８を開路させる。また自動点検
時はトリップロック用常閉接点７を閉路し主検出リレー
の自動点検処理を行うと共にフェイルセーフリレー２に
点検指令Ｖを印加する機能を持つ。
フェイルセーフリレー２は、主にリレー演算処理を行
うCPU5とその結果を出力する出力回路６により構成さ
れ、リレー演算処理結果による出力又は上記点検指令Ｖ
による自動点検時の強制動作出力とにより最終段出力リ
レー接点９を閉路させる。
うCPU5とその結果を出力する出力回路６により構成さ
れ、リレー演算処理結果による出力又は上記点検指令Ｖ
による自動点検時の強制動作出力とにより最終段出力リ
レー接点９を閉路させる。
（発明が解決しようとする課題） 上述の構成を持つデジタル保護リレー装置は、主検出
リレーとフェイルセーフリレーで夫々独立したハードウ
ェアにより構成されているが、前述の如く自動点検の制
御通じての主検出リレーとフェイルセーフリレーとの結
合がある。
リレーとフェイルセーフリレーで夫々独立したハードウ
ェアにより構成されているが、前述の如く自動点検の制
御通じての主検出リレーとフェイルセーフリレーとの結
合がある。
これは、第４図において主検出リレー１のCPU3の演算
機能に不良（例えばCPU暴走）が発生すると、CPU3は所
定プログラムにしたがった動作ができず、出力回路４に
不定の出力を発し、フェイルセーフリレー２にも不定に
点検指令Ｖを印加することがある。このCPU暴走によりC
PU3が出力回路４にトリップロック用接点に出力せず、
最終段出力リレー８に出力を発して、フェイルセーフリ
レー２に点検指令Ｖを印加すると同CPU5は点検指令と判
断し、出力回路６に強制動作出力を発する。この出力に
より最終段出力リレー９が閉路することになる。これは
トリップロック用接点７閉路，最終段出力リレー８およ
び９閉路となりデジタル保護リレー装置の不具合動作
（誤しゃ断又は誤投入）となり、この影響は大きく、最
悪の場合電力系統崩壊にもつながる。
機能に不良（例えばCPU暴走）が発生すると、CPU3は所
定プログラムにしたがった動作ができず、出力回路４に
不定の出力を発し、フェイルセーフリレー２にも不定に
点検指令Ｖを印加することがある。このCPU暴走によりC
PU3が出力回路４にトリップロック用接点に出力せず、
最終段出力リレー８に出力を発して、フェイルセーフリ
レー２に点検指令Ｖを印加すると同CPU5は点検指令と判
断し、出力回路６に強制動作出力を発する。この出力に
より最終段出力リレー９が閉路することになる。これは
トリップロック用接点７閉路，最終段出力リレー８およ
び９閉路となりデジタル保護リレー装置の不具合動作
（誤しゃ断又は誤投入）となり、この影響は大きく、最
悪の場合電力系統崩壊にもつながる。
よって本発明は、上記問題を解決することを目的とし
てなされるものであり、デジタル保護リレー装置の特徴
を生かした上で主検出リレーの演算機能不良により不定
の出力を発した場合にも、リレー装置の誤動作を防止し
うるデジタル保護リレー装置およびその自動点検方法を
提供することを目的とする。
てなされるものであり、デジタル保護リレー装置の特徴
を生かした上で主検出リレーの演算機能不良により不定
の出力を発した場合にも、リレー装置の誤動作を防止し
うるデジタル保護リレー装置およびその自動点検方法を
提供することを目的とする。
主検出リレーとフェイルセーフリレーとを備え、主検
出リレーとフェイルセーフリレーの少なくともいずれか
一方に、自動点検時にトリップ回路をロックして他方の
リレーに自動点検指令を発し自動点検処理を実行する自
動点検処理部を設けたデジタル保護リレー装置におい
て、自動点検指令を受ける被点検リレー側に、自動点検
指令を受けて被点検リレー自身でも前記トリップ回路を
ロックするトリップロック手段を備える。また、自動点
検指令を受ける被接点リレー側に、自動点検指令により
当該被点検リレーの最終段出力リレーの点検を実施する
点検処理手段と、この点検処理手段の点検の終了を確認
し前記トリップロック手段による前記トリップ回路のロ
ックを解除するトリップロック解除手段とを備える。
出リレーとフェイルセーフリレーの少なくともいずれか
一方に、自動点検時にトリップ回路をロックして他方の
リレーに自動点検指令を発し自動点検処理を実行する自
動点検処理部を設けたデジタル保護リレー装置におい
て、自動点検指令を受ける被点検リレー側に、自動点検
指令を受けて被点検リレー自身でも前記トリップ回路を
ロックするトリップロック手段を備える。また、自動点
検指令を受ける被接点リレー側に、自動点検指令により
当該被点検リレーの最終段出力リレーの点検を実施する
点検処理手段と、この点検処理手段の点検の終了を確認
し前記トリップロック手段による前記トリップ回路のロ
ックを解除するトリップロック解除手段とを備える。
（作用） 本発明では、フェイルセーフリレーに点検指令が印加
された場合、フェイルセーフリレー自身でもトリップ回
路をロックすることで自動点検指令による最終段出力リ
レーの動作とトリップロックの時間協調をフェイルセー
フリレー側でもとる。
された場合、フェイルセーフリレー自身でもトリップ回
路をロックすることで自動点検指令による最終段出力リ
レーの動作とトリップロックの時間協調をフェイルセー
フリレー側でもとる。
（実施例） 本発明の一実施例を第１図のデジタル保護リレー装置
の構成図を用いて説明する。第１図において第４図と同
様の装置，部品には同一符号を付けている。
の構成図を用いて説明する。第１図において第４図と同
様の装置，部品には同一符号を付けている。
デジタル保護リレー装置は、主検出リレー１と別ハー
ドウェアからなるフェイルセーフリレー２より構成され
る。主検出リレー１はリレー演算処理および自動点検処
理を行うCPU3と、その結果を出力する出力回路４により
構成され、その出力は最終段出力リレー接点８を閉路す
る。また自動点検時は論理和ゲート（以下ORゲートとい
う）10の一方を介してトリップロック用常閉接点７を開
路し、主検出リレーの自動点検処理を行うと共に、フェ
イルセーフリレー２に点検指令Ｖを印加する。ここで、
点検指令Ｖを印加する側の主検出リレー１が点検リレー
となり、この点検指令Ｖが印加される側のフェイルセー
フリレー２が被点検リレーとなる。
ドウェアからなるフェイルセーフリレー２より構成され
る。主検出リレー１はリレー演算処理および自動点検処
理を行うCPU3と、その結果を出力する出力回路４により
構成され、その出力は最終段出力リレー接点８を閉路す
る。また自動点検時は論理和ゲート（以下ORゲートとい
う）10の一方を介してトリップロック用常閉接点７を開
路し、主検出リレーの自動点検処理を行うと共に、フェ
イルセーフリレー２に点検指令Ｖを印加する。ここで、
点検指令Ｖを印加する側の主検出リレー１が点検リレー
となり、この点検指令Ｖが印加される側のフェイルセー
フリレー２が被点検リレーとなる。
フェイルセーフリレー２は主にリレー演算処理を行う
CPU5とその結果を出力する出力回路６により構成され、
その出力は最終段出力リレー接点９を閉路する。CPU5
は、（トリップロック手段により）点検指令Ｖが印加さ
れた場合に出力回路６の出力によりORゲート10の一方を
介して、トリップロック用常閉接点７を開路してから、
（点検処理手段により）自動点検指令による強制動作出
力を最終段出力リレー接点９に発し、（トリップロック
解除手段により）最終段出力リレー接点９が開路してか
ら、トリップロック用常閉接点を閉路するように構成す
る。
CPU5とその結果を出力する出力回路６により構成され、
その出力は最終段出力リレー接点９を閉路する。CPU5
は、（トリップロック手段により）点検指令Ｖが印加さ
れた場合に出力回路６の出力によりORゲート10の一方を
介して、トリップロック用常閉接点７を開路してから、
（点検処理手段により）自動点検指令による強制動作出
力を最終段出力リレー接点９に発し、（トリップロック
解除手段により）最終段出力リレー接点９が開路してか
ら、トリップロック用常閉接点を閉路するように構成す
る。
以上の構成での主検出リレーの演算機能が不良（例え
ばCPU暴走）の場合の作用を説明する。
ばCPU暴走）の場合の作用を説明する。
主検出リレー１のCPU3が暴走し出力回路４にトリップ
ロック用接点７への出力をせず、最終段出力リレー接点
８に出力を発してフェイルセーフリレー２に点検指令Ｖ
を印加した場合には、フェイルセーフリレー２は出力回
路６に指令を与えORゲートと10の一方の入力を介してト
リップロック用常閉接点７を開路する。その後に最終段
出力リレー接点９を閉路する。
ロック用接点７への出力をせず、最終段出力リレー接点
８に出力を発してフェイルセーフリレー２に点検指令Ｖ
を印加した場合には、フェイルセーフリレー２は出力回
路６に指令を与えORゲートと10の一方の入力を介してト
リップロック用常閉接点７を開路する。その後に最終段
出力リレー接点９を閉路する。
主検出リレー１の最終段出力リレー接点８はCPU暴走
により閉路し、フェイルセーフリレー２の最終段出力リ
レー接点９も主検出リレー１のCPU暴走による点検指令
Ｖにより閉路するが、この時にはトリップロック用常閉
接点７が開路しているのでデジタル保護リレー装置が不
具合動作の指令を出すことはない。
により閉路し、フェイルセーフリレー２の最終段出力リ
レー接点９も主検出リレー１のCPU暴走による点検指令
Ｖにより閉路するが、この時にはトリップロック用常閉
接点７が開路しているのでデジタル保護リレー装置が不
具合動作の指令を出すことはない。
また、上記の状態から主検出リレー１のCPU3の暴走モ
ードが変化し、点検指令Ｖが復帰した場合にはフェイル
セーフリレー２の最終段出力リレー接点９が開路し、そ
の後にトリップロック用接点７を閉路するよう構成して
いるので、不具合動作指令を出すことはない。
ードが変化し、点検指令Ｖが復帰した場合にはフェイル
セーフリレー２の最終段出力リレー接点９が開路し、そ
の後にトリップロック用接点７を閉路するよう構成して
いるので、不具合動作指令を出すことはない。
他の応用例を第２図に示す。第１図におけるCPU5に点
検指令Ｖが印加された場合に出力回路６の出力によりOR
ゲート10の一方を介してトリップロック用常閉接点７を
開路する代りに、本応用例ではフェイルセーフリレー独
立にトリップロック用常閉接点11を設けて点検時のトリ
ップ回路のロックを行うことにより容易に実施できる。
検指令Ｖが印加された場合に出力回路６の出力によりOR
ゲート10の一方を介してトリップロック用常閉接点７を
開路する代りに、本応用例ではフェイルセーフリレー独
立にトリップロック用常閉接点11を設けて点検時のトリ
ップ回路のロックを行うことにより容易に実施できる。
また、以上の実施例では出力として接点構成を例とし
て説明したが、静止形出力（例えばサイリスタ）の場合
でも同様である。
て説明したが、静止形出力（例えばサイリスタ）の場合
でも同様である。
前述内容の主検出リレーとフェイルセーフリレーの自
動点検指令及び点検制御処理を入れ換えても全く同じ機
能を達成することができる。
動点検指令及び点検制御処理を入れ換えても全く同じ機
能を達成することができる。
本発明によれば、フェイルセーフリレーに点検指令が
印加された場合に、フェイルセーフ自身でもトリップ回
路をロックすることで自動点検指令による最終段出力リ
レーの動作とトリップロックの時間協調をフェイルセー
フリレー側でもとれる構成となっているので、主検出リ
レーの演算機能不良により不定にフェイルセーフリレー
に点検指令が印加された場合にも確実にトリップ回路の
ロックができる。
印加された場合に、フェイルセーフ自身でもトリップ回
路をロックすることで自動点検指令による最終段出力リ
レーの動作とトリップロックの時間協調をフェイルセー
フリレー側でもとれる構成となっているので、主検出リ
レーの演算機能不良により不定にフェイルセーフリレー
に点検指令が印加された場合にも確実にトリップ回路の
ロックができる。
第１図は本発明のデジタル保護リレー装置の構成図、第
２図は本発明の応用例のデジタル保護リレー装置の構成
図、第３図はアナログ保護リレー装置の構成図、第４図
は従来のデジタル保護リレー装置の構成図である。 1,23…主検出リレー 2,25…フェイルセーフリレー 3,5…CPU、4,6…出力回路 7,11,22…トリップロック用接点 8,9,24,26…最終段出力リレー接点 10…ORゲート、21…自動監視回路
２図は本発明の応用例のデジタル保護リレー装置の構成
図、第３図はアナログ保護リレー装置の構成図、第４図
は従来のデジタル保護リレー装置の構成図である。 1,23…主検出リレー 2,25…フェイルセーフリレー 3,5…CPU、4,6…出力回路 7,11,22…トリップロック用接点 8,9,24,26…最終段出力リレー接点 10…ORゲート、21…自動監視回路
Claims (3)
- 【請求項１】主検出リレーとフェイルセーフリレーとを
備え、前記主検出リレーとフェイルセーフリレーの少な
くともいずれか一方に、自動点検時にトリップ回路をロ
ックして他方のリレーに自動点検指令を発し自動点検処
理を実行する自動点検処理部を設けたデジタル保護リレ
ー装置において、前記自動点検指令を受ける被点検リレ
ー側に、前記自動点検指令を受けて被点検リレー自身で
も前記トリップ回路をロックするトリップロック手段を
備えることを特徴とするデジタル保護リレー装置。 - 【請求項２】主検出リレーとフェイルセーフリレーとを
備え、前記主検出リレーとフェイルセーフリレーの少な
くともいずれか一方に、自動点検時にトリップ回路をロ
ックして他方のリレーに自動点検指令を発し自動点検処
理を実行する自動点検処理部を設けたデジタル保護リレ
ー装置において、前記自動点検指令を受ける被点検リレ
ー側に、前記自動点検指令を受けて被点検リレー自身で
も前記トリップ回路をロックするトリップロック手段
と、前記自動点検指令により当該被点検リレーの最終段
出力リレーの点検を実施する点検処理手段と、この点検
処理手段の点検の終了を確認し前記トリップロック手段
による前記トリップ回路のロックを解除するトリップロ
ック解除手段とを備えることを特徴とするデジタル保護
リレー装置。 - 【請求項３】主検出リレーとフェイルセーフリレーとを
備えたデジタル保護リレー装置の自動点検方法におい
て、自動点検時、自動点検処理を実行する側の前記主検
出リレーとフェイルセーフリレーのいずれか一方の点検
リレーはトリップ回路をロックしてから他方の被点検リ
レーに自動点検指令を発し、前記自動点検指令を受けた
側の被点検リレーは被点検リレー自身でも前記トリップ
回路をロックすることを特徴とするデジタル保護リレー
装置の自動点検方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63083149A JP2647128B2 (ja) | 1988-04-06 | 1988-04-06 | デジタル保護リレー装置およびその自動点検方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63083149A JP2647128B2 (ja) | 1988-04-06 | 1988-04-06 | デジタル保護リレー装置およびその自動点検方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01259715A JPH01259715A (ja) | 1989-10-17 |
| JP2647128B2 true JP2647128B2 (ja) | 1997-08-27 |
Family
ID=13794169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63083149A Expired - Lifetime JP2647128B2 (ja) | 1988-04-06 | 1988-04-06 | デジタル保護リレー装置およびその自動点検方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2647128B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2763162B2 (ja) * | 1989-11-13 | 1998-06-11 | 株式会社東芝 | ディジタル保護継電装置 |
| JP2555708Y2 (ja) * | 1991-07-29 | 1997-11-26 | 日新電機株式会社 | ディジタル継電装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658721A (en) * | 1979-10-17 | 1981-05-21 | Hitachi Ltd | Automatic insepcting system for digital protection relay unit |
| JPS56120612U (ja) * | 1980-02-18 | 1981-09-14 | ||
| JPS5829321A (ja) * | 1981-08-14 | 1983-02-21 | 富士電機株式会社 | デジタル保護継電装置の自動点検方式 |
| JPS60239681A (ja) * | 1984-05-15 | 1985-11-28 | Mitsubishi Electric Corp | しや断器トリツプ回路の点検装置 |
-
1988
- 1988-04-06 JP JP63083149A patent/JP2647128B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01259715A (ja) | 1989-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511982A (en) | Numerical control device | |
| CN113572576B (zh) | 采样数据校验方法、装置、继电保护装置和存储介质 | |
| JP2647128B2 (ja) | デジタル保護リレー装置およびその自動点検方法 | |
| JPS5833579B2 (ja) | 情報処理装置 | |
| JP2763146B2 (ja) | ディジタル保護リレー装置 | |
| JP2743562B2 (ja) | 障害処理方式 | |
| JPS5936786B2 (ja) | 計質機制御の故障検出装置 | |
| JP2511659B2 (ja) | 情報処理装置 | |
| JPS6233813B2 (ja) | ||
| JP2763162B2 (ja) | ディジタル保護継電装置 | |
| JPH02111218A (ja) | ディジタル保護リレー装置 | |
| SU881678A1 (ru) | Устройство дл контрол терминалов | |
| JPS5827538B2 (ja) | 相互監視方式 | |
| JPS594043B2 (ja) | インタフエ−ス障害処理方式 | |
| JPH02294744A (ja) | 論理装置診断処理装置 | |
| JPS60254333A (ja) | デ−タ処理装置 | |
| JPS63242118A (ja) | 保護継電器の自動点検装置 | |
| JPS5854698B2 (ja) | 障害検出方式 | |
| JPH0667921A (ja) | 障害処理機能を有する情報処理装置 | |
| JPS60254332A (ja) | デ−タ処理装置 | |
| JPH0363731A (ja) | システム障害処理方式 | |
| JPS5896353A (ja) | 情報処理装置の誤動作検出装置 | |
| JPH05298139A (ja) | 情報処理装置の診断回路 | |
| JPS59119455A (ja) | マイクロプロセツサの障害検出方式 | |
| JPS6230464B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |