JP2511659B2 - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JP2511659B2
JP2511659B2 JP61222430A JP22243086A JP2511659B2 JP 2511659 B2 JP2511659 B2 JP 2511659B2 JP 61222430 A JP61222430 A JP 61222430A JP 22243086 A JP22243086 A JP 22243086A JP 2511659 B2 JP2511659 B2 JP 2511659B2
Authority
JP
Japan
Prior art keywords
status signal
output
signal
function
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61222430A
Other languages
English (en)
Other versions
JPS6376024A (ja
Inventor
裕士 神阪
敬人 野田
良市 西町
秀夫 代田
安信 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61222430A priority Critical patent/JP2511659B2/ja
Publication of JPS6376024A publication Critical patent/JPS6376024A/ja
Application granted granted Critical
Publication of JP2511659B2 publication Critical patent/JP2511659B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】
〔概要〕 情報処理装置では、誤動作や障害発生を監視する手順
と障害検出時は実行処理を停止させる対障害系割込を有
しており暴走やデータ破壊を防止している。 一方、障害検出でなく、切り分け追跡の段階ではエラ
ーを発生させつつ異常部を追跡する手法が有力だが、こ
うした場合いちいち停止されては制約が多い。 本発明は、対障害系の割込の発行をマスクする手段と
マスクする特定条件を設定することにより、特定条件下
では停止させない様にしたものである。 〔産業上の利用分野〕 本発明は情報処理装置又はシステムに係り、特にシス
テム又は装置に障害有りと想定された場合の要因や部位
を切り分け追跡する作業を容易化すべく用意した付加機
能に関する。 〔従来の技術〕 障害発生時に無条件割込をかけ実行中のプログラムを
停止させることは、(イ)障害の発生の検出と、(ロ)
それに伴う暴走やデータ破壊の防止を目的として、情報
処理システムでは通常用意されている。 なお上記の場合、停止直前の状態は状態としては保存
されているので、何が異常であったかは状態から論理的
には追跡可能ではあるが、実際には状態情報だけで障害
要因や部位を追跡解明することは手間がかかるし難し
い。 従って、こうして障害が検出された場合の追跡解明と
しては、この状態から直接には行なわず、システムの停
止時点の状態を確認し、仕掛中のジョブを途中終了させ
る等の保存処理を行なった上で、本格的な追跡解明はダ
ミーの追跡解明用のデータやジョブを用意し、必要あら
ば試験機等の補助デバイスも使って色々の段階から色々
の命令や入力信号を、組合わせやタイミングを選択しな
がら加えてエラーの発生を再現させ、再現条件が分かる
と、これを繰り返し実行させながら、装置内外の各部信
号をロジックトレーサやシンクロ等でモニタ追跡して、
状態だけでなく動作のタイミングや波形情報と併せて異
常要因の部位を追跡する。 しかし、この段階の作業に入ると、こうしたプロセッ
サによって制御されている装置では、制御主体でもあり
診断対象でもあるプロセッサに割込がかかると機能とし
ては全体が停止してしまい、以後の継続が切れてしま
い、またいちいち停止されてはタイミングや波形を追い
にくいことになる。 例えば、第2図の様な障害検出と停止手段を持ってい
る従来の情報処理装置を想定してみる。なお、図中のMC
Kはシステム構成装置またはデバイス等からの異常を報
告するマシンチェック信号、3はアンド回路でクロック
サプレス用のゲートであり、4のクロックソースとなる
発振器の発生するクロック信号CLをゲートして制御対象
であるレジスタやメモリ等より成る5−1〜5−nを動
作させるクロック信号線6に供給するクロック信号を作
っている。また2−2はインバータ、なお、マシンチェ
ック信号MCKは正常時を
〔0〕と仮定する。 図より明らかな如く、この構成でマシンチェック信号
が上がらない状態
〔0〕であればインバータ2−2によ
りアンド回路3の条件入力の方が〔1〕であるのでクロ
ックは供給されており、情報処理装置による処理は実行
され、マシンチェック信号が何らかの障害検知により
〔1〕となれば、インバータ2−2の出力が
〔0〕とな
るのでクロックは供給されず停止する。 なお、第3図は機能状態信号発生手段であり、正常機
能状態信号のほか、非正常機能状態信号としてのマシン
チェック信号MCKの作成回路の例であり、各部からの信
号をオア回路3−1で集めてオア出力として第2図のイ
ンバータ2−2の入力端に供給する正常機能状態信号及
び非正常機能状態信号であるマシンチェック信号を作成
しており、オア回路3−1の入力側信号は各部の異常監
視手段から供給される。 図の例では、例えば3−2はパリテイ付のレジスタ
で、3−3はパリテイチェック回路、3−4はECCチェ
ックビット付のレジスタで、3−5はECCチェック回路
を示し、10,11や12,13は情報処理装置のデータバスを示
す。 従って、この例では処理中の特定レジスタ中の情報に
パリテイ異常や修正不能のビット化けが発生したとき異
常状態〔1〕となり、異常を検出して出力としてのマシ
ンチェック信号〔1〕を作成することになる。なお、オ
ア回路3−1の入力ソースはこれに限らず、システムの
各部に必要に応じて用意した異常監視用の検出手段から
の異常出力〔1〕によりマシンチェック信号(MCK)を
作成する。 そして、こうした手段を持つシステム装置は異常検出
により、その検出直後の状態を保存して、こうしたレジ
スタを含めてクロック停止による全て停止することにな
る。 〔発明が解決しようとする問題点〕 既述の如く、この状態は結果として生じた状態しか分
からず、その状態にいたる要因が何であるかは推定する
しかない。信号線間のリークや、信号間のクロストーク
(スパイクノイズ等)が要因であったり、動作波形の割
れや、応答時間のばらつきに伴うタイミングの異常と言
った動作中の直接直後の情報が欠けていることが致命的
であり、こうした情報は動作状態下でしか収集出来な
い。 従って、動作状態下で障害を再現させつつ追跡調査す
る必要がある。例えば、第4図はリーク又はショートの
例であり、*Aを付したPの位置がその個所で、この場
合ショートとする。又4−8がレジスタであるとする。
こうした場合、条件設定入力によりレジスタ4−8に格
納されるデータに異常をきたすのはPの場合でショート
しているゲート4−1と4−2の出力信号が同じでない
場合であり、入力データの構成によって結果として正し
かったり、正しくないデータになったりするが、その要
因は結果だけでは追いにくいし、何度も条件入力の方の
組合わせを変えてテストしなければ分かりにくい。 また、第5図と第6図はIの場所でのクロストークの
場合の例であり、ゲート5−2の出力が異常になるのは
ゲート5−1と5−2間の通過信号と粉らわしいタイミ
ングで、ゲート5−3と5−4間に信号が通過する場合
にしか発生しない異常であるので、競合タイミングの時
以外の通常は発生しないし、結果からでは直接的には要
因までは検出出来ない。 また、第7図は動作乱れの例で、メモリ7−3とその
アドレスレジスタ7−1間の回路網7−2、又はメモリ
7−3とその読出し/書込み用のデータレジスタ7−5
の間の回路網7−4のいずれかに動作応答の乱れ、例え
ば遅れ等の動作異常の要因があるとすると、例えば第8
図に示す如くシステムクロックの間隔Dのインターバル
中でアドレスレジスタ7−1がアドレス選択する時間A
と、メモリ7−3がデータアクセスする時間Bと、アク
セスされたデータがデータレジスタ7−5に到る時間C
の和が上記Dのインターバルより長くなったりほぼ同時
であったりする場合に異常な結果となり、マシンチェッ
ク信号の発行条件が成立するが、この場合等は結果から
要因がわからないのは勿論だが、動作状態下の試験でも
マシンチェックにより停止されたのでは結果が途中で停
止してしまい動的にも観測が出来ない。 〔問題点を解決するための手段〕 本発明はかかる動的な要因でしか分からず、また停止
されては収集不能又は極めて困難なデータの収集を容易
化する手段を情報処理に付加することを目的とするもの
であり、上記目的は本発明により常時発生している通常
モード状態信号を特定モード設定の際特定モード状態信
号に変換するモード状態信号発生手段1、内部回路の機
能状態を監視し、機能状態に対応して正常機能状態信号
又は非正常機能状態信号のいづれかを発生する機能状態
信号発生手段、モード状態信号発生手段からの出力と、
機能状態信号発生手段からの出力とが入力され、通常モ
ード状態信号と非正常機能状態信号との入力の場合2値
中の1値を出力し、通常モード状態信号と正常機能状態
信号との入力の場合のほか、特定モード状態信号と非正
常機能状態信号との入力の場合には2値中の他値を発生
する選択手段2及びクロックと選択手段2からの出力が
入力され、選択手段からの出力が2値中の他値の場合ク
ロックが出力されるクロック制御手段3を備えることを
特徴とする情報処理装置によって達成される。 なおモード状態信号発生手段は通常モード状態では通
常モード状態信号としての〔1〕を常時発生し、特定モ
ード状態では特定モード状態信号としての
〔0〕を発生
し、これは例えば操作者によって設定できるものであっ
て、選択手段では非正常機能状態信号〔1〕であって
も、特定モード状態信号
〔0〕となっていればナンド
〔1〕で非正常機能状態信号をマスクし、通常モード状
態信号〔1〕と非正常機能状態信号〔1〕とのナンド
〔0〕で非正常機能状態信号の機能を発揮させるもので
あればよい。 〔作用〕 上記の結果、モード状態信号発生手段は通常時は通常
モード状態に設定してシステム稼働させることにより、
実行中のジョブのデータを保護しつつ異常の発生を監視
出来、障害追跡作業時には特定モードに設定することに
より、いちいちシステム停止させずに動的なデータが収
集可能となるため、今でも収集出来た動的データの収集
が容易化するのみならず、今まで収集出来なかったタイ
ミング系のデータの一部(異常発生後のタイミングの
分)の収集が新しく可能となる。 〔実施例〕 第1図は本発明の一実施例の回路図であり、図中の1
がモード状態信号発生手段、2が選択手段、3がクロッ
ク制御手段である。MCKは非正常機能状態信号であり、
各所に用意された個々の機能部の状態を監視し、正常な
らば正常機能状態信号を発生し、異常あらば検出して非
正常機能状態信号を発生するのが機能状態信号発生手段
であり、これは第3図に従来例が対応し、また停止させ
られる方のデバイス5の内容、例えば5−1乃至5−n
がメモリやレジスタであって良いことも、従来例の第2
図と共通である。 第2図と比較すると、通常は通常モード状態であるの
を特定モード状態に設定し、特定モード状態信号に変換
するモード状態信号発生手段1と、このモード状態信号
発生手段1の設定論理状態により、非正常機能状態信号
であるマシンチェック信号MCKを通過させるか、非正常
機能状態信号の通過を阻止する選択手段例えばナンド回
路(2の中味)とが追加された点にある。 実施のため具体構成例として、本実施例ではモード状
態信号発生手段1は内部構成として、操作者が設定操作
できるスイッチSWと、Eボルトのバイアス電源スイッチ
端との間に接続された抵抗Rで構成される。そして通常
モード状態を示す論理条件〔1〕(スイッチOFFでEVの
方)と特定モード状態を示す論理条件
〔0〕(スイッチ
ONでOVの方)のいずれかをスイッチSWにより設定出来
る。なお、これはFF等のセット/リセット可能なメモリ
でもよい。 また選択手段2は機能状態信号発生手段よりの信号と
モード状態信号発生手段よりの信号とが入力されるナン
ドゲートであり、入力がいづれも〔1〕の時、即ち非正
常機能状態信号としての〔1〕と通常モード状態信号と
しての〔1〕が与えられたとき出力は
〔0〕となり、こ
の出力
〔0〕はクロック制御手段としてアンドゲート
(3)に与えられると、クロックCLの供給は停止され、
それに対応する回路での処理動作は停止される。 しかし、この例でモード状態信号発生手段1のスイッ
チONで特定モード状態信号
〔0〕を出力しておけばナン
ドの出力は〔1〕以外にはならないので、アンド回路の
所でクロックの共振器がブロックされることはない。つ
まり特定モード状態信号の場合は、マシンチェックの要
因となる非正常機能状態信号が出力されても選択手段と
してのナンドゲート2の出力は〔1〕となってクロック
制御手段からクロックの供給は継続される。 かかる本発明によりプロセッサ主体の装置の如く、自
身が制御主体であり、かつ被診断対象の中にも含まれる
装置での診断追跡のためには大きな効用を発揮する。 なお、この診断追跡の作業時の、誤ったことにより生
じたデータの誤りは診断用のデータとして誤ったこと自
体に意味がある。 〔効果〕 上記の如く、本発明によれば極めて簡単なハード付加
だけで障害発生検出後の障害追跡診断を行なうための動
的な動作波形や、宅データを求める作業が容易化され
る、または可能化されると言う特徴ある効果をもたら
す。
【図面の簡単な説明】 第1図は本発明の原理図を兼ねる一実施例の説明図、 第2図は従来例の説明図、 第3図は一又は第2図の捕捉図でマシンチェック信号と
しての非正常機能状態信号の作成回路、 第4図以下第8図は障害要因の補足説明図を示す。 図中、1はモード状態信号発生手段、2は選択手段を示
し、3はクロック制御手段、4はクロック源、5は停止
させられる対象を示す。 なお、CLはクロック信号、MCKはマシンチェック信号と
しての非正常機能状態信号を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西町 良市 川崎市中原区上小田中1015番地 富士通 株式会社内 (72)発明者 代田 秀夫 川崎市中原区上小田中1015番地 富士通 株式会社内 (72)発明者 松浦 安信 川崎市中原区上小田中1015番地 富士通 株式会社内 (56)参考文献 特開 昭57−206970(JP,A) 実公 昭61−11802(JP,Y1) インターフェース11〔3〕(昭60− 3)CQ出版P241−242

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】常時発生している通常モード状態信号を特
    定モード設定の際特定モード状態信号に変換するモード
    状態信号発生手段1、 内部回路の機能状態を監視し、機能状態に対応して正常
    機能状態信号又は非正常機能状態信号のいづれかを発生
    する機能状態信号発生手段、 モード状態信号発生手段からの出力と、機能状態信号発
    生手段からの出力とが入力され、通常モード状態信号と
    非正常機能状態信号との入力の場合2値中の1値を出力
    し、通常モード状態信号と正常機能状態信号との入力の
    場合のほか、特定モード状態信号と非正常機能状態信号
    との入力の場合には2値中の他値を発生する選択手段2
    及び クロックと選択手段2からの出力が入力され、選択手段
    からの出力が2値中の他値の場合クロックが出力される
    クロック制御手段3を備えることを特徴とする情報処理
    装置。
JP61222430A 1986-09-19 1986-09-19 情報処理装置 Expired - Lifetime JP2511659B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61222430A JP2511659B2 (ja) 1986-09-19 1986-09-19 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61222430A JP2511659B2 (ja) 1986-09-19 1986-09-19 情報処理装置

Publications (2)

Publication Number Publication Date
JPS6376024A JPS6376024A (ja) 1988-04-06
JP2511659B2 true JP2511659B2 (ja) 1996-07-03

Family

ID=16782272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61222430A Expired - Lifetime JP2511659B2 (ja) 1986-09-19 1986-09-19 情報処理装置

Country Status (1)

Country Link
JP (1) JP2511659B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6111802U (ja) * 1984-06-25 1986-01-23 福男 渡部 片持梁の継手

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
インターフェース11〔3〕(昭60−3)CQ出版P241−242

Also Published As

Publication number Publication date
JPS6376024A (ja) 1988-04-06

Similar Documents

Publication Publication Date Title
JPS5851292B2 (ja) 診断/デバツク計算システム
US3988579A (en) System for testing a data processing unit
JP2511659B2 (ja) 情報処理装置
JP2647128B2 (ja) デジタル保護リレー装置およびその自動点検方法
JP2806603B2 (ja) 故障報告回路
JPS5816487B2 (ja) コンピユ−タシステムにおける多重選択検出装置
SU586457A1 (ru) Устройство дл восстановлени информации цифровых вычислительных машин
JPS61103251A (ja) マイクロプロセサシステムデバツグ装置
CN116489001A (zh) 交换机故障诊断及恢复方法、装置、交换机及存储介质
JPH0535455B2 (ja)
JPS59206951A (ja) 制御記憶誤り検出回路の診断方式
JPS592585Y2 (ja) デ−タ処理装置
JPH03184133A (ja) データ処理装置における擬似障害発生機構
JPS63298538A (ja) 障害デ−タトレ−スカ−ド
JPH0212538A (ja) 自動メモリダンプ方式
JPS59121451A (ja) 情報処理装置
JPS5920052A (ja) マイクロコンピユ−タシステムの割込み制御回路
JPS62297765A (ja) デジタル出力回路用故障診断回路
JPS6027958A (ja) Ras回路
JPH05335951A (ja) D/a変換装置
JPS6045869A (ja) コモンパス診断装置
JPS5917465B2 (ja) チエツク装置
JPS63174141A (ja) 情報処理装置の試験診断方式
JPS62221043A (ja) 論理装置の監視回路
JPH0439103B2 (ja)