JP2806603B2

JP2806603B2 - 故障報告回路

Info

Publication number: JP2806603B2
Application number: JP2170651A
Authority: JP
Inventors: 茂則竹川
Original assignee: 甲府日本電気株式会社
Priority date: 1990-06-28
Filing date: 1990-06-28
Publication date: 1998-09-30
Anticipated expiration: 2013-09-30
Also published as: JPH0458335A

Description

【発明の詳細な説明】技術分野本発明は故障報告回路に関し、特にデータ処理装置に
おけるハードウェアの被検出故障を故障診断装置へ報告
するための故障報告回路に関する。

従来技術従来のこの種の故障報告回路のブロック図を第12図に
示す。例えば、３個の故障検出回路1,2,3が設けられて
おり、これ等各故障検出信号101〜103は夫々対応する抑
止回路40,50,60を介して対応する故障フラグ回路70,80,
90へ夫々供給される。

これ等故障フラグ回路は対応する故障検出信号をセッ
トするものであり、各フラグのセット出力はオア回路10
を介して図示せぬ故障診断回路へ報告信号104として導
出される。この信号104は同時に抑止回路40,50,60へ入
力され、各故障検出信号が対応故障フラグ回路70,80,90
へ以降セットされるのを抑止するようになっている。

第13図は抑止回路40の例を示す回路図であり、故障報
告信号104のインバータ41による反転信号と故障検出信
号101とを２入力とするアンドゲート42とからなる。

よって、本回路40は報告信号104が“0"のとき（故障
を報告しないとき）、故障検出信号101をそのまま故障
フラグ回路７へ出力し、“1"のとき（故障が報告された
とき）、故障検出信号101を抑止する。他の抑止回路50,
60も同一構成である。

第14図は故障フラグ回路70の具体例を示す回路図であ
り、故障フラグ用F/F 72と、このF/F 72の出力と抑止回
路40の出力とを２入力とするオアゲート71とからなり、
このオアゲート71の出力によりF/F 72のセットがなされ
る。

よって、抑止回路40の出力が“1"のとき（故障を示す
とき）、F/F 72に“1"がセットされ、スキャン動作等に
よりリセットされるまでセット状態となり、故障フラグ
が立つことになる。他の故障フラグ回路80,90も同一構
成である。

第12図の構成において、故障フラグ回路70,80,90の各
F/F 72は装置の立上げ時にスキャンモードによって“0"
がセットされ、故障が発生していない状態となってい
る。よって、オア回路10の出力は“0"となり、抑止回路
40,50,60の各アンドゲート42は全て開状態となってい
る。

この状態で、検出回路１が故障を検出すると、故障検
出信号101が“1"となり、抑止回路40を介して故障フラ
グ回路70へ“1"が供給される。よって、F/F 72は“1"が
セットされると同時にオア回路10の出力が“1"となっ
て、故障報告が行われる。

“1"の報告信号104は抑止回路40,50,60へ入力されて
いるので、これに応答して各アンドゲート42は全て閉状
態となり、以降の故障検出信号101,102,103は全て抑止
され、故障フラグ回路へは供給されないようになってい
る。これは最初に故障した部分を特定するために必要な
機能である。

近時、素子の処理速度の高速化による１マシンクロッ
クサイクルでの処理の複雑化及び素子の極小化による１
モジュール内の論理設計量の大容量化等に起因して、論
理設計の誤りが発生し易くなっている。

そのために、第12図に示した構造では、論理設計誤り
による擬似故障によって対応するF/Fに“1"がセットさ
れた場合、それ以後は真の故障や他の論理設計誤り等に
より他のF/Fのセットが行われず、問題部分の解析が困
難となり、解析処理に時間がかかるという欠点がある。

発明の目的本発明の目的は、擬似故障が発生しても他の真の故障
の発生箇所の解析を容易とした故障報告回路を提供する
ことである。

発明の構成本発明によれば、複数の故障検出手段と、これら故障
検出手段に夫々対応して設けられ対応故障検出手段の故
障検出信号をセットする複数の故障フラグ手段と、これ
ら故障フラグ手段の出力のうち少なくとも１つがセット
されているとき故障信号を発生するオア手段と、前記故
障検出手段に夫々対応して設けられ、前記オア手段から
の故障信号の発生に応答して対応故障検出手段からの故
障検出信号の対応故障フラグ手段へのセットを抑止する
複数の抑止手段とを含む故障検出回路であって、前記故
障検出手段による故障検出信号の対応故障フラグ手段へ
のセットの抑止を禁止するか否かを指示する抑止禁止手
段と、前記故障検出回路に夫々対応して設けられ、前記
抑止禁止手段により抑止が禁止されているとき対応故障
検出手段からの故障検出信号を対応故障フラグ手段へ夫
々バイパスして供給する複数のバイパス手段とを含むこ
とを特徴とする故障報告回路が得られる。

実施例以下、図面を用いて本発明の実施例について詳細に説
明する。

第１図は本発明の第１の実施例のブロック図であり、
第12図と同等部分は同一符号により示している。本例で
は、第12図の従来構成に対して、故障検出回路１〜３に
夫々対応するバイパス回路12〜14と、これ等バイパス回
路12〜14に対して対応故障検出信号101〜103のバイパス
の有無を指示する抑止禁止フラグ11とを付加したもので
ある。

抑止禁止フラグ11はスキャン動作によってのみセッ
ト、リセットが可能なフラグであり、“1"がセットされ
ているとき、各バイパス回路12〜14に対して抑止禁止信
号を出力する。

この抑止禁止信号により、各バイパス回路12〜14は対
応する故障検出信号101〜103をバイパスして対応故障フ
ラグ回路７〜９へ夫々供給する。故障フラグ回路７は第
２図に示す構成であり、F/F 72の出力と、抑止回路４の
出力と、バイパス回路12の出力とを３入力とするオアゲ
ート73を有し、このオアゲート73の出力によりF/F 72の
セットがなされる。他の故障フラグ回路8,9も同一構成
である。

ここで、抑止禁止フラグ11が“0"にセットされていれ
ば、各バイパス回路12〜14は全て“0"を出力しており、
よってこの場合は第12図の従来例と同一の動作を行う。

一方、抑止禁止フラグ11が“1"にセットされると、各
バイパス回路12〜14に対して“1"の抑止禁止信号が出力
されることになるので、各バイパス回路12〜14は対応す
る故障検出信号101〜103を対応故障フラグ回路へバイパ
スするよう動作する。

この状態における第１図の動作を述べる。装置立上げ
時にスキャン動作により、故障フラグ回路７〜９の全て
のF/F 72には“0"がセットされ、抑止禁止フラグ11には
“1"がセットされる。

よって、抑止回路４〜６は対応故障検出信号101〜103
を対応故障フラグ回路７〜９へ夫々出力する。このと
き、検出回路１が故障を検出すると、故障検出信号101
が“1"になる。

よって、対応故障フラグ回路71のF/F 72に“1"がセッ
トされ、これに応答してオア回路10から故障報告信号10
4が“1"となって報告される。同時にこの信号104の“1"
により各抑止回路４〜６のアンドゲート42（第13図参
照）が閉となり、抑止状態となる。

しかしながら、各バイパス回路13,14は抑止禁止フラ
グ11の“1"により対応故障検出信号102,103を対応故障
フラグ回路8,9へ夫々バイパスして供給するようになっ
ているので、他の故障検出回路2,3による後続の故障検
出信号は対応故障フラグ回路8,9に夫々セット可能とな
るのである。

そこで、これ等故障フラグ回路７〜９の内容をスキャ
ンモードで読出すことにより、故障箇所の解析が可能と
なる。

第３図は本発明の第２の実施例を示すブロック図であ
り、第12図及び第１図と同等部分は同一符号により示し
ている。第１図と異なる部分について説明するに、第１
図の抑止禁止フラグ11の代りに故障報告抑止フラグ15を
設け、このフラグ出力によりバイパス回路12〜14の制御
を行っている。

更に、オア回路10の報告信号104を故障報告抑止回路1
6を介して図示せぬ故障診断回路へ導出するようにし、
この故障報告の可否を故障報告抑止フラグ15のフラグに
より制御している。

よって、故障報告抑止回路16は図示する如く故障報告
抑止フラグ15のフラグ出力を入力とするインバータ161
と、このインバータ出力と故障報告信号104とを２入力
とするアンドゲート162とからなる。

故障報告抑止フラグ15はスキャン動作によってのみセ
ット、リセットが可能なフラグであり、“1"のとき故障
報告抑止指示を故障診断回路16へなすと共に、バイパス
回路12〜14に対して対応故障検出信号101〜103のバイパ
ス指示をなすものである。

故障報告抑止フラグ15が“0"であれば、第１図の場合
と同様にバイパス回路12〜14は全て“0"を出力してお
り、よってこの場合は、第12図の従来例と同一の動作を
なす。このとき、故障報告抑止回路16は故障報告信号10
4の抑止を行わないので、この信号104はそのまま故障診
断回路へ導出されることになる。

故障報告抑止フラグ15が“1"の場合について述べる。
この場合、故障報告抑止回路16のゲート162は閉状態に
あるから、オア回路10の故障報告信号104は報告されず
抑止される。これは論理設計誤り等で故障フラグ回路の
うち例えば回路７がセットされたとき、故障診断回路に
対して擬似故障を報告しないために役立つことになる。

この故障フラグ回路７のセットに応答してオア回路10
から報告信号104が出力されるが、この信号104により各
抑止回路４〜６が対応故障検出信号101〜103を抑止す
る。しかし、故障報告抑止フラグ15が“1"であるので、
バイパス回路5,6はバイパス状態にあり、よって次に生
じた真の故障による故障検出信号102,103をバイパス
し、対応故障フラグ回路8,9へ供給する。

よって、このときも、故障フラグ回路７〜９の内容を
スキャンアウトすれば良いことになる。

第４図は本発明の第３の実施例を示すブロック図であ
り、前述した各図と同等部分は同一符号により示してい
る。本例では、第12図の従来例に対して、故障報告抑止
フラグ15と、このフラグ15の状態に応じてオア回路10の
出力である故障報告信号104を故障診断回路へ報告する
か抑止するか制御する故障報告抑止回路16とを設けたも
のである。そして、この回路16の報告出力により各抑止
回路４〜６の抑止を制御するようにしている。

故障報告抑止フラグ15が“0"にセットされていると
き、第３図の例と同様に故障報告抑止回路16はオア回路
10からの故障報告信号104をそのまま導出して故障診断
回路へ報告する。

従って、このとき例えば検出回路１から故障検出信号
101が出力されると、抑止回路４を経て故障フラグ回路7
0に“1"がセットされる。よって、オア回路10及び故障
報告抑止回路16を介して“1"の故障報告が導出される。

それと同時に、抑止回路４〜６は抑止状態となり、以
後の故障検出信号101〜103の発生を対応故障フラグ回路
70,80,90へ供給しなくなり、従来構成の動作と同一とな
る。

しかしながら、故障報告抑止フラグ15が“1"にセット
されているとき、故障報告抑止回路16により故障の報告
は抑止される。よって、論理設計誤り等で擬似故障が発
生した場合等に有効となる。

このとき、抑止回路４〜６は抑止状態になることはな
いので、故障検出信号101〜103は必ず対応故障フラグ回
路70,80,90へ夫々供給されセット可能となり、よって故
障箇所の解析が故障フラグ回路70,80,90のスキャンアウ
トにより容易となるのである。

第５図は本発明の第４の実施例を示すブロック図であ
り、前述した各図と同等部分は同一符号により示してい
る。本例では、第４図の例における故障報告抑止回路16
を各故障フラグ回路70,80,90に夫々対応して設け、これ
等報告抑止回路16A,16B,16Cにより対応故障フラグ回路7
0,80,90のフラグ出力をオア回路10へ導出するか否かが
制御される。

そして、オア回路10の出力104により各抑止回路４〜
６の抑止制御が行われることは第１図の例と同様であ
る。

故障報告抑止フラグ15が“0"の場合には、各報告抑止
回路16A,16B,16Cは抑止状態ではないので、第12図の従
来例と同様である。

“1"の場合には抑止状態にあるので、故障診断回路へ
の故障報告はなされず、同時に各抑止回路４〜６は抑止
状態にならない。従って、第４図の実施例と同等の作用
効果を有することになる。

第６図は本発明の第５の実施例を示すブロック図であ
り、前述した各図と同等部分は同一符号により示してい
る。本例では、第12図の従来例に対し、各抑止回路18〜
20のどの回路の抑止指示をなすかを指示する故障抑止指
示回路17を付加したものである。

第７図は故障抑止指示回路17の具体例を示す図であ
り、レジスタ700は故障検出回路１〜３のどの故障検出
を抑止するかを示すレジスタであり、検出抑止すべき回
路に対応した検出回路番号を装置立上げ時にスキャンイ
ンによりセットされる。

デコーダ701はレジスタ700の内容をデコードして検出
回路に対応した検出抑止回路18〜20に抑止信号110〜112
を出力する。

第８図はこのレジスタ700の内容とデコーダ701の出力
線110〜112との関係を示す図である。これ等出力線が
“0"の場合は非抑止であり、“1"の場合が抑止を示す。

各抑止回路18の例が第９図に示されており、他の回路
19,20も同一構成である。デコーダ701の出力110を入力
とするインバータ181と、報告信号104を入力とするイン
バータ182と、これ等インバータ181,182の各出力と故障
検出信号101とを３入力とするアンドゲート183とからな
る。

故障抑止指示回路17のレジスタ700に値「０」がセッ
トされているとき、デコーダ701の全出力110〜112は全
て“0"であり、よって全ての抑止回路18〜20は非抑止状
態となっている。従って、この場合は、第12図の従来例
と同一の動作をなす。

レジスタ700に値「１」がセットされているとき、デ
コーダ701の出力110のみが“1"となり、よって抑止回路
18のみが抑止状態となって他の回路19,20は非抑止状態
になる。

従って、検出回路１からの故障検出信号101は抑止回
路18にて抑止され、故障フラグ回路70へは供給されない
ことになる。よって、この場合には、論理設計ミスが有
り検出回路１が擬似故障を検出することが予め判ってい
るようなときに有効となる。

他の抑止回路19,20の抑止の場合も同様である。

尚、第５図に示した本発明の第４の実施例において
も、故障報告抑止フラグ15を、第６図に示した故障抑止
指示回路17と同一構成にして、各デコーダ出力110〜112
を報告抑止回路16A,16B,16Cに夫々入力すれば、第６図
の第５の実施例と同等の作用効果が生じる。

第10図は上記した第１〜第５の実施例の故障報告回路
をシステム的に適用した応用例を示す図である。故障報
告回路26としては第11図の如く構成されている。この第
11図は第12図の従来例と同等構成となっており、第12図
の故障検出回路１〜３の代りに、本発明による故障報告
回路21〜23（24,25）が用いられている。

故障報告回路21が擬似故障を検出する場合でも、故障
報告回路21は出力を常に抑止することが可能となる。よ
って、故障報告回路22、23の報告する故障は、故障報告
回路26,28を介して故障診断回路へ報告可能となる。

発明の効果叙上の如く、本発明によれば、論理設計等で擬似故障
が発生しても、他の故障検出回路により検出された真の
故障が故障フラグにセットされるので、装置の機能テス
ト等の終了時にこの故障フラグをスキャンアウト等によ
り読出すようにすれば、論理設計の誤りやハードウェア
の故障を発見できるという効果がある。

尚、第２〜第４の実施例では、第１の実施例の効果に
加えて、擬似故障の報告を抑止することができるので、
故障報告回路を第10図の如く階層的に構成した場合、他
の真の故障報告回路の故障の報告を行うことが可能とな
るという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例のブロック図、第２図は
第１図の故障フラグ回路７の具体例を示す図、第３図〜
第６図は本発明の第２〜第５の実施例のブロック図、第
７図は第６図の故障抑止指示回路17の具体例を示す図、
第８図は故障抑止指示回路17におけるデコーダ701の入
出力関係を示す図、第９図は第６図の抑止回路18の具体
例を示す図、第10図及び第11図は本発明の応用例を示す
システム構成図、第12図は従来の故障報告回路のブロッ
ク図、第13図は第12図の抑止回路40の具体例を示す図、
第14図は第12図の故障フラグ回路70の具体例を示す図で
ある。主要部分の符号の説明１〜３……故障検出回路４〜6, ７〜9, 18〜20, 70,80,90……故障フラグ回路 40,50,60……抑止回路 10……オア回路 11……抑止禁止フラグ 12〜14……バイパス回路 15……故障報告抑止フラグ 16……故障報告抑止回路 17……故障抑止指示回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 11/00 - 11/30

Claims

(57)【特許請求の範囲】

【請求項１】複数の故障検出手段と、これら故障検出手
段に夫々対応して設けられ対応故障検出手段の故障検出
信号をセットする複数の故障フラグ手段と、これら故障
フラグ手段の出力のうち少なくとも１つがセットされて
いるとき故障信号を発生するオア手段と、前記故障検出
手段に夫々対応して設けられ、前記オア手段からの故障
信号の発生に応答して対応故障検出手段からの故障検出
信号の対応故障フラグ手段へのセットを抑止する複数の
抑止手段とを含む故障検出回路であって、前記故障検出
手段による故障検出信号の対応故障フラグ手段へのセッ
トの抑止を禁止するか否かを指示する抑止禁止手段と、
前記故障検出回路に夫々対応して設けられ、前記抑止禁
止手段により抑止が禁止されているとき対応故障検出手
段からの故障検出信号を対応故障フラグ手段へ夫々バイ
パスして供給する複数のバイパス手段とを含むことを特
徴とする故障報告回路。
【請求項２】複数の故障検出手段と、これら故障検出手
段に夫々対応して設けられ対応故障検出手段の故障検出
信号をセットする複数の故障フラグ手段と、これら故障
フラグ手段の出力のうち少なくとも１つがセットされて
いるとき故障信号を発生するオア手段と、前記故障検出
手段に夫々対応して設けられ、前記オア手段からの故障
信号の発生に応答して対応故障検出手段からの故障検出
信号の対応故障フラグ手段へのセットを抑止する複数の
抑止手段とを含む故障検出回路であって、故障報告を抑
止するか否かを指示する故障報告抑止指示手段と、前記
故障報告抑止指示手段の指示に応じて前記オア手段の出
力を故障報告信号として外部へ導出する報告手段と、前
記故障検出回路に夫々対応して設けられ、前記故障報告
抑止指示手段により抑止指示されているとき対応故障検
出手段からの故障検出信号を対応故障フラグ手段へ夫々
バイパスして供給する複数のバイパス手段とを含むこと
を特徴とする故障報告回路。
【請求項３】複数の故障検出手段と、これら故障検出手
段に夫々対応して設けられ対応故障検出手段の故障検出
手段をセットする複数の故障フラグ手段と、これら故障
フラグ手段の出力のうち少なくとも１つがセットされて
いるとき故障信号を発生するオア手段と、故障報告を抑
止するか否かを指示する故障報告抑止指示手段と、前記
故障報告抑止指示手段の指示に応じて前記オア手段の出
力を故障報告信号として外部へ導出する報告手段と、前
記故障検出手段に夫々対応して設けられ、前記報告手段
からの故障報告の発生に応答して、前記故障検出手段か
らの故障検出信号の対応故障フラグ手段へのセットを抑
止する複数の抑止手段とを含むことを特徴とする故障報
告回路。
【請求項４】複数の故障検出手段と、これら故障検出手
段に夫々対応して設けられ対応故障検出手段の故障検出
信号をセットする複数の故障フラグ手段と、故障報告を
抑止するか否かを指示する故障報告抑止指示手段と、故
障フラグ手段に夫々対応して設けられ、前記故障報告抑
止指示手段の指示に応じて対応故障フラグ手段の出力を
夫々抑止制御する複数の報告抑止手段と、これら報告抑
止手段の出力のうち少なくとも１つが故障を示すとき故
障信号を発生するオア手段と、前記故障検出手段に夫々
対応して設けられ、前記オア手段からの前記故障信号の
発生に応答して対応故障検出手段からの故障検出信号の
対応故障フラグ手段へのセットを抑止する複数の抑止手
段とを含むことを特徴とする故障報告回路。
【請求項５】複数の故障検出手段と、これら故障検出手
段に夫々対応して設けられ対応故障検出手段の故障検出
信号をセットする複数の故障フラグ手段と、これら故障
フラグ手段の出力のうち少なくとも１つがセットされて
いるとき故障信号を発生するオア手段と、前記故障検出
手段に夫々対応して設けられ、前記オア手段からの故障
信号の発生に応答して対応故障検出手段からの故障検出
信号の対応故障フラグ手段へのセットを抑止する複数の
抑止手段とを含む故障検出回路であって、前記抑止手段
のうち特定の抑止手段に対して常時抑止指示をなす抑止
指示手段を含むことを特徴とする故障検出回路。