JPS62297765A - デジタル出力回路用故障診断回路 - Google Patents
デジタル出力回路用故障診断回路Info
- Publication number
- JPS62297765A JPS62297765A JP61139793A JP13979386A JPS62297765A JP S62297765 A JPS62297765 A JP S62297765A JP 61139793 A JP61139793 A JP 61139793A JP 13979386 A JP13979386 A JP 13979386A JP S62297765 A JPS62297765 A JP S62297765A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- digital signal
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 15
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 238000001914 filtration Methods 0.000 claims description 2
- 238000005070 sampling Methods 0.000 abstract description 5
- 230000002159 abnormal effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
３、発明の詳細な説明
本発明は計算機などから出力されたデジタル信号を増巾
して外部の負荷に与えるデジタル出力回路の故障を診断
するための回路に関する。 なお各図において同一の符号は同一または相当部分を示
す。また論理またはレベル“旧ｇｈ”＋ ’Ｌｏｗ”は
″Ｈ”、Ｌ”とも略記する。
して外部の負荷に与えるデジタル出力回路の故障を診断
するための回路に関する。 なお各図において同一の符号は同一または相当部分を示
す。また論理またはレベル“旧ｇｈ”＋ ’Ｌｏｗ”は
″Ｈ”、Ｌ”とも略記する。
第３図はこの種の故障診断機能を備えたデジタル出力回
路の要部構成図、第４図は第３図の動作を説明するため
のタイムチャートである。次に第４図を参照しつつ第３
図の構成と動作を説明する。 ７は図外の計算機から出力されるデジタル信号（以下便
宜上屋デジタル信号という）であり、該信号７は、抵抗
２を介して、増巾手段としてのトランジスタ３のベース
に入力されている。トランジスタ３の出力信号（以下増
巾デジタル信号という）８は負荷４およびＮＯＴ回路６
に入力され、このＮＯＴ回路６の出力信号はフィードバ
ンク信号９として計算機のデータラインに入力される。 計算機は原デジタル信号７とフィードバック信号９との
各レベルを比較し、両者が同レベルでないときはトラン
ジスタ３が故障であると判別する。 即ちトランジスタ３が正常な場合、第４図の正常部のよ
うに、原デジタル信号７が“Ｈ”レベルとすると、トラ
ンジスタ３はオンしその出力信号としての増巾デジタル
信号８は“Ｌ”レベルとなる。そこでフィードバンク信
号９はＮＯＴ回路６の入力がＬ”レベルとなるので“Ｈ
”レベルとなり、原デジタル信号７と同じレベルの信号
が計算機へ出力される。また原デジタル信号７が“Ｌ”
レベルの場合も、フィードバック信号９が“Ｌ”レベル
に変わって両信号７と９のレベル力等しくなり計算機は
このデジタル出力回路を正常であると見做す。 次に原デジタル信号７が“Ｈ”の状態において、トラン
ジスタ３が故障してオンできない（オフしたままの）異
常状態になったとすると、第４図の異常部のようにトラ
ンジスタ３がオンしないので、増巾デジタル信号８は、
“Ｈ”のままとなる。そこでフィードバック信号９は、
ＮＯＴ回路６の入力が“Ｈ”のままなので“Ｌ”のまま
となって原デジタル信号７０レベルと異なることとなり
計算機はこのデジタル出力回路を異常であると判別する
。 しかしながらこのような異常発生時、原デジタル信号７
が“Ｌ”の場合は、トランジスタ３の出力部の増巾デジ
タル信号はこのトランジスタ３の入力信号レベルに関係
なく “Ｈ”のままであり、従ってフィードバック信号
９も“Ｌ”のままであるため計算機は異常を判別できず
、こののち原デジタル信号７が“Ｈ”に切換った時点で
始めて異常を判別することになる。 このように第３図のデジタル出力回路の故障診断には原
デジタル信号７のレベル変化を必要とするので故障判別
が遅れる可能性がある。つまりこの回路ではオンライン
状態での故障診断が行えないという欠点があった。
路の要部構成図、第４図は第３図の動作を説明するため
のタイムチャートである。次に第４図を参照しつつ第３
図の構成と動作を説明する。 ７は図外の計算機から出力されるデジタル信号（以下便
宜上屋デジタル信号という）であり、該信号７は、抵抗
２を介して、増巾手段としてのトランジスタ３のベース
に入力されている。トランジスタ３の出力信号（以下増
巾デジタル信号という）８は負荷４およびＮＯＴ回路６
に入力され、このＮＯＴ回路６の出力信号はフィードバ
ンク信号９として計算機のデータラインに入力される。 計算機は原デジタル信号７とフィードバック信号９との
各レベルを比較し、両者が同レベルでないときはトラン
ジスタ３が故障であると判別する。 即ちトランジスタ３が正常な場合、第４図の正常部のよ
うに、原デジタル信号７が“Ｈ”レベルとすると、トラ
ンジスタ３はオンしその出力信号としての増巾デジタル
信号８は“Ｌ”レベルとなる。そこでフィードバンク信
号９はＮＯＴ回路６の入力がＬ”レベルとなるので“Ｈ
”レベルとなり、原デジタル信号７と同じレベルの信号
が計算機へ出力される。また原デジタル信号７が“Ｌ”
レベルの場合も、フィードバック信号９が“Ｌ”レベル
に変わって両信号７と９のレベル力等しくなり計算機は
このデジタル出力回路を正常であると見做す。 次に原デジタル信号７が“Ｈ”の状態において、トラン
ジスタ３が故障してオンできない（オフしたままの）異
常状態になったとすると、第４図の異常部のようにトラ
ンジスタ３がオンしないので、増巾デジタル信号８は、
“Ｈ”のままとなる。そこでフィードバック信号９は、
ＮＯＴ回路６の入力が“Ｈ”のままなので“Ｌ”のまま
となって原デジタル信号７０レベルと異なることとなり
計算機はこのデジタル出力回路を異常であると判別する
。 しかしながらこのような異常発生時、原デジタル信号７
が“Ｌ”の場合は、トランジスタ３の出力部の増巾デジ
タル信号はこのトランジスタ３の入力信号レベルに関係
なく “Ｈ”のままであり、従ってフィードバック信号
９も“Ｌ”のままであるため計算機は異常を判別できず
、こののち原デジタル信号７が“Ｈ”に切換った時点で
始めて異常を判別することになる。 このように第３図のデジタル出力回路の故障診断には原
デジタル信号７のレベル変化を必要とするので故障判別
が遅れる可能性がある。つまりこの回路ではオンライン
状態での故障診断が行えないという欠点があった。
本発明は前記の欠点を除去し、原デジタル信号を増巾し
外部負荷に出力するデジタル出力回路の故障をオンライ
ンで診断できる故障診断回路を提供することを目的とす
る。
外部負荷に出力するデジタル出力回路の故障をオンライ
ンで診断できる故障診断回路を提供することを目的とす
る。
本発明の要点はデジタル入力信号としての原デジタル信
号を増巾して負荷に与える増巾手段（トランジスタなど
）、前記増巾手段の入力信号と出力信号とを比較し、前
記増巾手段の故障の有無を判別する手段（ＥＯＲ回路な
ど）、を備えたデジタル出力回路用故障診断回路におい
て、少なくとも前記原デジタル信号の各信号長より短い
所定の周期で診断用パルスを反復出力する手段（パルス
発生回路など）と、 前記原デジタル信号と前記診断用パルスとの排他的オア
条件を求めて得られる重畳信号を前記増巾手段へ入力信
号として与える手段（ＥＯＲ回路など）と、 前記増巾手段の出力信号から前記診断用パルスの成分を
取除いて前記負荷に与える濾波手段（フィルタ回路など
）とを備えるようにした点にある。
号を増巾して負荷に与える増巾手段（トランジスタなど
）、前記増巾手段の入力信号と出力信号とを比較し、前
記増巾手段の故障の有無を判別する手段（ＥＯＲ回路な
ど）、を備えたデジタル出力回路用故障診断回路におい
て、少なくとも前記原デジタル信号の各信号長より短い
所定の周期で診断用パルスを反復出力する手段（パルス
発生回路など）と、 前記原デジタル信号と前記診断用パルスとの排他的オア
条件を求めて得られる重畳信号を前記増巾手段へ入力信
号として与える手段（ＥＯＲ回路など）と、 前記増巾手段の出力信号から前記診断用パルスの成分を
取除いて前記負荷に与える濾波手段（フィルタ回路など
）とを備えるようにした点にある。
以下第１図と第２図に基づいて本発明の詳細な説明する
。第１図は本発明の一実施例としての要部構成を示す回
路図で第３図に対応する。第２図は同じく第１図の動作
を説明するためのタイムチャートである。 第１図において１９は計算機側から与えられる故障診断
用のサンプリングパルス（第２図（８）） 、１０はこ
の場合前記サンプリングパルス１９を１／２に分周し診
断用パルス１７（第２図（２））として出力するパルス
発生回路、１１はＥＯＲ回路で、原デジタル信号７（第
２図（ｌ））と診断用パルス１７とを入力し、両者のＥ
ＯＲ条件を求め、結果として原デジタル信号７のレベル
の“Ｈ″、Ｌ”にかかわらず、この族デジタル信号７中
に前記診断用パルス１７のレベル変化が重畳されて表れ
るような重畳信号１５（第２図（３））を出力しトラン
ジスタ３に与える。 ＮＯＴ回路６は前記重畳信号１５をトランジスタ３を介
し反転増巾して得た増巾デジタル信号８ （第２図（４
））を再反転し、もとの重畳信号１５と同じしベルのフ
ィードバック信号９（第２図（６））を出力するが、 ＥＯＲ回路１２は前記重畳信号１５とフィードバック信
号９とを入力しこの両信号のレベルが異なるとき”Ｈ”
の、両信号レベルが同じ時“Ｌ″の比較信号１６ （第
２図（７））をランチ回路１４に与える。 ランチ回路１４はこの比較信号１６をラッチした診断出
力信号２０（第２図（９））を計算機に与える。 従ってこのＥＯＲ回路１２とラッチ回路１４は第３図に
おける計算機に代わり信号１５と９（ただし第３図では
信号７と９）のレベルの比較動作を高速で実行すること
となる。 １３はフィルタ回路で増巾デジタル信号８から診断用パ
ルス１７の成分を取除き、環デジタル信号７の成分のみ
の濾波デジタル信号１８（第２図（５））として負荷４
に与えるためのものである。従って負荷４は診断用パル
ス１７の影響を受けることはない。 次に第２図を参照しつつ第１図の故障診断動作を説明す
る。今トランジスタ３が正常な場合、第２図の正常部の
ように、ＥＯＲ回路１１を介して環デジタル信号７（同
図（１））の波形に、診断用パルス１７（同図（２））
の波形を、前者７が“Ｌ”レベルのときは、後者１７を
正常の極性で、また前者７が“Ｈ”レベルのときは、後
者１７を逆極性で重畳した形の波形を持つ重畳信号１５
（同図（３））が得られる。 従ってＥＯＲ回路１１により環デジタル信号７の“Ｈ”
ｌ′Ｌ”のレベルと無関係に診断用パルス１７の入力ご
とに重畳信号１５のレベルが変化することになる。 この重畳信号１５はトランジスタ３に入力されてそのコ
レクタから該信号１５を反転した増巾デジタル信号８（
同図（４））が出力される。この増巾デジタル信号８か
ら前記のようにフィルタ回路１３を介し診断用パルス１
７の成分が取除かれ濾波デジタル信号１８（同図（５）
）が負荷４に与えられる。 一方前記増巾デジタル信号８はＮＯＴ回路６を介して反
転され前記重畳信号１５と同じ波形のフィードバンク信
号９ （同図（６））が得られる。この両信号１５と９
はＥＯＲ回路１２で比較されるが、この場合両信号１５
と９の波形は等しいので比較信号１６（同図（７））、
従って診断出力信号２０ （同図（９））はＬ”レベル
のままとなり計算機はこのデジタル出力回路を正常と判
別する。 次にトランジスタ３が故障してオンできない（オフした
ままの）異常状態になったとすると、第２図の異常部Ａ
のように環デジタル信号７が“Ｌ”のとき、診断パルス
１７を加えても、トランジスタ３の出力の増巾デジタル
信号８は“Ｈ”のまま、またこの信号８を反転したフィ
ードバック信号９はＬ”のままとなる。そこでこの異常
状態に入った最初の診断用パルス１７の入力時点で比較
信号１６が“Ｈ”となることによりラッチ回路１４がラ
ッチされ“Ｈ”の診断出力信号２０が出力され計算機は
直ちにこのデジタル出力回路を異常と判別できる。また
図示してないが同じく環デジタル信号７がＬ”のとき、
トランジスタ３がオフできない（オンしたままの）異常
状態、従って増巾デジタル信号８がＬ”のままとなった
場合、フィードバンク信号９は“Ｈ”のままとなるので
、トランジスタ３の故障発生と同時に比較信号１６は”
Ｈ”となり、この時点ののちの最初のサンプリングパル
ス１９によってラッチ回路１４がラッチされ故障判別が
行われる。 なお前記説明から容易に推察できるように環デジタル信
号７が“Ｈ”のとき、トランジスタ３がオフできない（
オンしたままの）異常状態となった場合は第２図異常部
Ｂに示すようにこの故障発生後の最初の診断用パルス１
７の出力時点で故障判別が行われる。 また図示してないが同じく環デジタル信号７が“Ｈ”の
とき、トランジスタ３がオンできない（オフのままの）
異常状態となった場合には、この故障発生後の最初のサ
ンプリングパルス１９の出力時点で故障検出が行われる
ことになる。
。第１図は本発明の一実施例としての要部構成を示す回
路図で第３図に対応する。第２図は同じく第１図の動作
を説明するためのタイムチャートである。 第１図において１９は計算機側から与えられる故障診断
用のサンプリングパルス（第２図（８）） 、１０はこ
の場合前記サンプリングパルス１９を１／２に分周し診
断用パルス１７（第２図（２））として出力するパルス
発生回路、１１はＥＯＲ回路で、原デジタル信号７（第
２図（ｌ））と診断用パルス１７とを入力し、両者のＥ
ＯＲ条件を求め、結果として原デジタル信号７のレベル
の“Ｈ″、Ｌ”にかかわらず、この族デジタル信号７中
に前記診断用パルス１７のレベル変化が重畳されて表れ
るような重畳信号１５（第２図（３））を出力しトラン
ジスタ３に与える。 ＮＯＴ回路６は前記重畳信号１５をトランジスタ３を介
し反転増巾して得た増巾デジタル信号８ （第２図（４
））を再反転し、もとの重畳信号１５と同じしベルのフ
ィードバック信号９（第２図（６））を出力するが、 ＥＯＲ回路１２は前記重畳信号１５とフィードバック信
号９とを入力しこの両信号のレベルが異なるとき”Ｈ”
の、両信号レベルが同じ時“Ｌ″の比較信号１６ （第
２図（７））をランチ回路１４に与える。 ランチ回路１４はこの比較信号１６をラッチした診断出
力信号２０（第２図（９））を計算機に与える。 従ってこのＥＯＲ回路１２とラッチ回路１４は第３図に
おける計算機に代わり信号１５と９（ただし第３図では
信号７と９）のレベルの比較動作を高速で実行すること
となる。 １３はフィルタ回路で増巾デジタル信号８から診断用パ
ルス１７の成分を取除き、環デジタル信号７の成分のみ
の濾波デジタル信号１８（第２図（５））として負荷４
に与えるためのものである。従って負荷４は診断用パル
ス１７の影響を受けることはない。 次に第２図を参照しつつ第１図の故障診断動作を説明す
る。今トランジスタ３が正常な場合、第２図の正常部の
ように、ＥＯＲ回路１１を介して環デジタル信号７（同
図（１））の波形に、診断用パルス１７（同図（２））
の波形を、前者７が“Ｌ”レベルのときは、後者１７を
正常の極性で、また前者７が“Ｈ”レベルのときは、後
者１７を逆極性で重畳した形の波形を持つ重畳信号１５
（同図（３））が得られる。 従ってＥＯＲ回路１１により環デジタル信号７の“Ｈ”
ｌ′Ｌ”のレベルと無関係に診断用パルス１７の入力ご
とに重畳信号１５のレベルが変化することになる。 この重畳信号１５はトランジスタ３に入力されてそのコ
レクタから該信号１５を反転した増巾デジタル信号８（
同図（４））が出力される。この増巾デジタル信号８か
ら前記のようにフィルタ回路１３を介し診断用パルス１
７の成分が取除かれ濾波デジタル信号１８（同図（５）
）が負荷４に与えられる。 一方前記増巾デジタル信号８はＮＯＴ回路６を介して反
転され前記重畳信号１５と同じ波形のフィードバンク信
号９ （同図（６））が得られる。この両信号１５と９
はＥＯＲ回路１２で比較されるが、この場合両信号１５
と９の波形は等しいので比較信号１６（同図（７））、
従って診断出力信号２０ （同図（９））はＬ”レベル
のままとなり計算機はこのデジタル出力回路を正常と判
別する。 次にトランジスタ３が故障してオンできない（オフした
ままの）異常状態になったとすると、第２図の異常部Ａ
のように環デジタル信号７が“Ｌ”のとき、診断パルス
１７を加えても、トランジスタ３の出力の増巾デジタル
信号８は“Ｈ”のまま、またこの信号８を反転したフィ
ードバック信号９はＬ”のままとなる。そこでこの異常
状態に入った最初の診断用パルス１７の入力時点で比較
信号１６が“Ｈ”となることによりラッチ回路１４がラ
ッチされ“Ｈ”の診断出力信号２０が出力され計算機は
直ちにこのデジタル出力回路を異常と判別できる。また
図示してないが同じく環デジタル信号７がＬ”のとき、
トランジスタ３がオフできない（オンしたままの）異常
状態、従って増巾デジタル信号８がＬ”のままとなった
場合、フィードバンク信号９は“Ｈ”のままとなるので
、トランジスタ３の故障発生と同時に比較信号１６は”
Ｈ”となり、この時点ののちの最初のサンプリングパル
ス１９によってラッチ回路１４がラッチされ故障判別が
行われる。 なお前記説明から容易に推察できるように環デジタル信
号７が“Ｈ”のとき、トランジスタ３がオフできない（
オンしたままの）異常状態となった場合は第２図異常部
Ｂに示すようにこの故障発生後の最初の診断用パルス１
７の出力時点で故障判別が行われる。 また図示してないが同じく環デジタル信号７が“Ｈ”の
とき、トランジスタ３がオンできない（オフのままの）
異常状態となった場合には、この故障発生後の最初のサ
ンプリングパルス１９の出力時点で故障検出が行われる
ことになる。
この発明によれば環デジタル信号を増巾して外部負荷に
与える増巾手段の入力部において、所定の短い周期で反
復出力される故障診断用パルスを前記環デジタル信号に
ＥＯＲ回路を介して重畳した重畳信号を前記増巾手段に
与え、前記増巾手段の人、出力信号を相互に比較してこ
の増巾手段の異常を判別するようにし、 また前記増巾手段の出力側にはフィルタ回路を設けてこ
の増巾手段の出力信号に含まれる前記故障診断用パルス
の成分を取除いて前記外部負荷に与えるようにしたので
、 環デジタル信号のレベル“Ｈ”ｌ′Ｌ”に無関係に前記
増巾手段の故障を直ちに（つまりオンライン状態で）判
別することが可能となる。
与える増巾手段の入力部において、所定の短い周期で反
復出力される故障診断用パルスを前記環デジタル信号に
ＥＯＲ回路を介して重畳した重畳信号を前記増巾手段に
与え、前記増巾手段の人、出力信号を相互に比較してこ
の増巾手段の異常を判別するようにし、 また前記増巾手段の出力側にはフィルタ回路を設けてこ
の増巾手段の出力信号に含まれる前記故障診断用パルス
の成分を取除いて前記外部負荷に与えるようにしたので
、 環デジタル信号のレベル“Ｈ”ｌ′Ｌ”に無関係に前記
増巾手段の故障を直ちに（つまりオンライン状態で）判
別することが可能となる。
第１図は本発明の一実施例としての要部構成を示すブロ
ック回路図、第２図は同じ（第１図の動作を説明するた
めのタイムチャート、第３図は第１図に対応する従来の
回路図、第４図は第３図の動作を説明するためのタイム
チャートである。 ３：トランジスタ、４：負荷、６：Ｎ０７回路、７：環
デジタル信号、８：増巾デジタル信号、９：フィードバ
ンク信号、１０：パルス発生回路、１１゜１２：ＥＯＲ
回路、１３：フィルタ回路、１４：ラッ子回路、１５：
重畳信号、１６：比較信号、１７：診断用パルス、１８
：濾波デジタル信号、１９：サンプリングパルス、２０
：診断出力信号。 第４図
ック回路図、第２図は同じ（第１図の動作を説明するた
めのタイムチャート、第３図は第１図に対応する従来の
回路図、第４図は第３図の動作を説明するためのタイム
チャートである。 ３：トランジスタ、４：負荷、６：Ｎ０７回路、７：環
デジタル信号、８：増巾デジタル信号、９：フィードバ
ンク信号、１０：パルス発生回路、１１゜１２：ＥＯＲ
回路、１３：フィルタ回路、１４：ラッ子回路、１５：
重畳信号、１６：比較信号、１７：診断用パルス、１８
：濾波デジタル信号、１９：サンプリングパルス、２０
：診断出力信号。 第４図
Claims (1)
- 【特許請求の範囲】 １）デジタル入力信号としての原デジタル信号を増巾し
て負荷に与える増巾手段、前記増巾手段の入力信号と出
力信号とを比較し、前記増巾手段の故障の有無を判別す
る手段、を備えたデジタル出力回路用故障診断回路にお
いて、 少なくとも前記原デジタル信号の各信号長より短い所定
の周期で診断用パルスを反復出力する手段と、 前記原デジタル信号と前記診断用パルスとの排他的オア
条件を求めて得られる重畳信号を前記増巾手段へ入力信
号として与える手段と、 前記増巾手段の出力信号から前記診断用パルスの成分を
取除いて前記負荷に与える濾波手段とを備えたことを特
徴とするデジタル出力回路用故障診断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61139793A JPS62297765A (ja) | 1986-06-16 | 1986-06-16 | デジタル出力回路用故障診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61139793A JPS62297765A (ja) | 1986-06-16 | 1986-06-16 | デジタル出力回路用故障診断回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62297765A true JPS62297765A (ja) | 1987-12-24 |
Family
ID=15253555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61139793A Pending JPS62297765A (ja) | 1986-06-16 | 1986-06-16 | デジタル出力回路用故障診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62297765A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9395421B2 (en) | 2012-12-12 | 2016-07-19 | Mitsubishi Electric Corporation | Circuit fault detection device |
| US9640980B2 (en) | 2014-03-26 | 2017-05-02 | Mitsubishi Electric Corporation | Power interrupting device |
-
1986
- 1986-06-16 JP JP61139793A patent/JPS62297765A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9395421B2 (en) | 2012-12-12 | 2016-07-19 | Mitsubishi Electric Corporation | Circuit fault detection device |
| US9640980B2 (en) | 2014-03-26 | 2017-05-02 | Mitsubishi Electric Corporation | Power interrupting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2835619B2 (ja) | 集積回路モジュール | |
| JPS62297765A (ja) | デジタル出力回路用故障診断回路 | |
| JPS62124470A (ja) | 論理回路診断方法 | |
| JPS63227356A (ja) | サ−マルヘツド駆動回路 | |
| JP2723698B2 (ja) | 半導体集積回路のテスト回路 | |
| JP2511051B2 (ja) | 磁気記録装置の書込み電流監視回路 | |
| JP2511659B2 (ja) | 情報処理装置 | |
| JPH0495885A (ja) | 大規模集積回路故障検出回路 | |
| JPS6379121A (ja) | クロツク分配システム | |
| JP3093694B2 (ja) | 故障ｌｓｉ検出方式 | |
| JPS6213697B2 (ja) | ||
| JPS63181001A (ja) | 故障診断装置 | |
| JPS6134102B2 (ja) | ||
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| JP3292307B2 (ja) | Ｉｃ試験装置 | |
| JPS6116092B2 (ja) | ||
| JPH02296167A (ja) | 論理回路の診断方法 | |
| JPH04317510A (ja) | デジタルリレーのａ／ｄ精度監視方法 | |
| JPH0267973A (ja) | 動作保証回路を有する診断用回路 | |
| JPH0720202A (ja) | 半導体集積回路 | |
| JPS6050304B2 (ja) | 電磁駆動回路故障診断装置 | |
| JPH0466880A (ja) | 障害処理装置 | |
| JPH01101025A (ja) | カウンタのリセット故障検出方式 | |
| JPH02188022A (ja) | ディジタル入力装置 | |
| JPS63109543A (ja) | デ−タ処理装置 |