JPH02296167A - 論理回路の診断方法 - Google Patents

論理回路の診断方法

Info

Publication number
JPH02296167A
JPH02296167A JP1114943A JP11494389A JPH02296167A JP H02296167 A JPH02296167 A JP H02296167A JP 1114943 A JP1114943 A JP 1114943A JP 11494389 A JP11494389 A JP 11494389A JP H02296167 A JPH02296167 A JP H02296167A
Authority
JP
Japan
Prior art keywords
input
circuit
voltage
logic circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1114943A
Other languages
English (en)
Inventor
Akinobu Watanabe
彰信 渡邊
Fujio Yokoyama
横山 不二夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1114943A priority Critical patent/JPH02296167A/ja
Publication of JPH02296167A publication Critical patent/JPH02296167A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理回路の診断方法に関し、特に、入力段に
差動増幅器を含む論理回路の回路テストを行う論理回路
の診断方法に関するものである。
また、差動増幅器が直列に接続されたタイプの論理回路
の故障診断方法に用いて好適な論理回路の診断方法に関
するものである。
〔従来の技術〕
従来、論理回路の回路テストは、各種の診断方法があり
、回路テスト、電気特性テスト、論理動作テストなどが
行われる。この種の論理回路のテスト法として、診断の
テスト生成アルゴリズムとして広く用いられているもの
に、例えば、アイ・ビー・エム ジャーナル オブ リ
サーチ アンド デベロップメント(10)、(1,9
66年)第278頁から第291頁(I B M  J
ournal ofRe5arch and Deve
lopment (10)+  (1966)P278
〜p291)がある。
〔発明が解決しようとする課題〕
ところで、大型計算機などでは、計算機のマシンサイク
ルを速くし、更に、高速性および信頼性を向上させるた
め、差動信号による論理回路が多用されつつある。しか
しながら、上述のように、論理回路のテスト法として、
広く用いられている診断のテスト生成アルゴリズムは、
差動増幅器を含む論理回路の故障診断については配慮さ
れていない。
このため、例えば、第4図に示すように、差動増幅器4
1.42が直列に接続されている論理回路において、当
該論理回路の診断を行う場合、例えば、後段の差動増幅
器42の差動入力信号の一方側S−Pが′″1′″縮退
故障である故障を仮定すると、第1表に示すような信号
の状態となる。ここでは、差動入力信号が排反であるこ
とにより故障仮定する前の信号と、故障仮定後の差動入
力信号は同値となり、出力信号が不確定となってしまう
第1表 ■;″1”縮退故障 ×;不定状態 このように、従来の論理回路の診断方法では、差動増幅
器を有する論理回路において、例えば、直列に接続され
ている差動増幅器の間の故障を出力側へ伝播できないた
め、後段の差動増幅器の診断ができないという問題点が
あった。
本発明は、上記問題点を解決するためになされたもので
ある。
本発明の目的は、差動増幅器を含む論理回路の診断を可
能にする論理回路の゛診断方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
上記目的を達成するため、本発明に論理回路の診断方法
は、入力段に差動増幅器を含む論理回路の回路テストを
行う論理回路の診断方法であって、入力段の差動増幅器
に与える差動信号の入力電圧を、通常動作時の電圧また
は中間レベルの電圧のどちらか一方に選択し、論理回路
の回路テストを行うことを特徴とする。
また、入力段に差動増幅器を含む論理回路の回路テスト
を行う論理回路の診断方法であって、入力段の差動増幅
器に与える差動信号の入力電圧を通常動作時の電圧とし
て、第1の回路テストを行い、入力段の差動増幅器に与
える差動信号の入力電圧の一方側入力電圧を中間レベル
の電圧として。
第2の回路テストを行うことを特徴とする。
〔作用〕
前記手段によれば、入力段に差動増幅器を含む論理回路
の回路テストを行う論理回路の診断方法が、入力段の差
動増幅器の差動信号の一方を通常動作時の電圧又は中間
レベルの電圧のいずれかに選択して、回路テストを行う
。これにより、故障仮定している入力信号の故障情報が
、確実に出力側へ反映されるので、故障を出力側へ伝播
させることができ、直列に接続された差動増幅器を含む
論理回路においても、通常の論理回路テストよるロジッ
クを用いて診断を行うことが可能となる。
〔実施例〕
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
第1図は1本発明の一実施例にかかる診断方法を一態様
で実施する論理回路の構成を示すブロック図である。第
1図において、 11.12は差動増幅器を含む論理回
路であり、これらが直列に接続されて全体の論理回路を
構成している。各論理回路11、12の正側入力端およ
び負側入力端には、それぞれ正側入力選択回路2および
負側入力選択回路3とが接続される。正側入力選択回路
2および負偏入力選択回路3は、前段からの正側出力お
よび負側出力を受け、また、中間レベルの電圧信号を受
けて、論理回路11.12の差動増幅器の差動入力端に
、正側の入力信号または中間レベル信号、および負側の
入力信号または中間レベル信号を、それぞれ選択して入
力する。
このように、差動増幅器を含む論理回路(以下単に差動
増幅器と略称する) 11.12への入力信号は、正側
入力選択回路2および負荷側入力選択回路3の各選択回
路により差動入力信号(正側入力信号7または負側入力
信号8)または中間レベル電圧4のいずれかが選択され
て入力されたものとなる。正側入力選択回路2および負
側入力選択回路3には、差a人力信号と中間レベル電圧
4の他に、外部からの入力選択制御信号のSL、S2が
入力され、81信号5が正側の入力選択制御を行い、S
2信号6が負側の入力選択制御を行う。例えば、第1表
と同様なl(I II縮退故障である場合に、S1信号
5およびS2信号6により差動増幅器11.12の負側
入力端のみを中間レベル電圧4に選択する制御を行えば
、当該論理回路の入呂力信号の状態の真理値表は、次の
第■表のようになる。
第■表 M;中間レベル電圧 この第■表より明らかなように、差動入力信号の一方の
負側入力端を中間レベルとすることにより、論理回路1
1のS−Pのパ1′″縮退故障は伝播され、例えば、論
理回路11の入力信号としてI−PをO,I−Nを1に
すれば、当該故障は検出することができる。
したがって、第1図に示すように、差動増幅器を含む論
理回路11.12の正側および負側の入力端に、正側入
力選択回路2および負側入力選択回路3を付加し、負側
を中間レベル電圧4に選択すれば正側の診断ができ5正
側を中間レベル電圧4に選択すれば負側の診断ができる
ようになる。
第2図は、正側入力選択回路および負側入力選択回路を
含む構成の論理回路の要部を示す回路図である。正側入
力選択回路2および負側入力選択回路3は、共に同様な
構成であるので、第3図においては、負側入力選択回路
3の構成を中心に説明する。負側入力選択回路3は、共
通エミッタ接続のトランジスタ31とトランジスタ32
のスイッチング回路から構成されている。トランジスタ
31のエミッタとトランジスタ32のエミッタは共通接
続されて、入力抵抗33を介して差動増幅器11の入力
回路部11aの入力端に接続されている。トランジスタ
31のベースには、負側入力選択を行う82信号6が加
えられ、また、トランジスタ32のベースには負側入力
信号8のI−Nが入力されている。
差動増幅器11の入力回路部11aは、差動増幅器構成
の対のトランジスタ14.15とそれぞれのエミッタ抵
抗16.17より構成される。トランジスタ14のベー
スには、正側入力選択回路2を介して正側入力信号7の
I−Pが入力される。また、トランジスタ15のベース
には負側入力選択回路3で選択された信号が入力される
負側入力選択の制御を行うS2信号6として、差動入力
信号の負側入力信号8のI −Nの最大値より大きな値
の信号を与えるので、トランジスタ31がオン状態とな
る。差動増幅器11の入力回路部11aの入力端に与え
る入力信号を中間レベルv、。
とするには1人力抵抗33の電圧降下vRとトランジス
タ31のコレクタ・エミッタ間電圧vcgを加えた電圧
■。+V、+V、6をトランジスタ31のコレクタ電圧
に選べばよい。また、負側入力選択の制御を行う82信
号6が、負側入力信号8のI−Nの最小値より小さい値
を与える時は、負側入力信号8のI−Nがそのまま差動
増幅器11の入力回路部11aの入力端に与えられて入
力される。このように、負側入力選択の制御を行うS2
信号6により差動増幅器11の負側の入力端の入力信号
が選択できる。
第3図は、本発明の一実施例にかかる論理回路の診断方
法の処理手順を示すフローチャートである。第3図を参
照して説明する。
まず、ステップ31において、差動入力信号の正側入力
信号および負側入力信号を選択するS1信号5およびS
2信号6をLowにし、差動入力信号をそのまま与えて
、全体回路のテストを行う。
そして、次のステップ32において、この回路テストの
結果を判定する。テストが正常終了でなければ、不良と
判定され、そのまま不良終了とする。
テストが正常終了すれば1次のステップ33に進み、正
側入力信号として中間レベル電圧を選択するため、S1
信号5をHi ghとして、負側の回路テストを行う。
そして、次のステップ34において1回路テストの結果
を判定する。テストが正常終了でなければ、不良と判定
され、そのまま不良終了とする。テストが正常終了すれ
ば、次のステップ35に進み、負側入力信号として中間
レベル電圧を選択するため、S2信号6をHi ghと
して、正側の回路テストを行う。そして、次のステップ
36において、回路テストの結果を判定する。テストが
正常終了でなければ、不良と判定され、不良終了とする
。また、テストが正常終了すれば、合格として合格終了
とする。
このようにして、全体の回路テスト(ステップ31)、
負側の回路テスト(ステップ34)、および正側の回路
テスト(ステップ35)をそれぞれ行い、各テスト結果
が正常終了すれば1合格と判定する。負側および正側の
回路テストでは、中間レベル電圧を用いて行い、故障伝
播が確実に行われるようにして、論理テストを行う。た
だし、ここで3つの回路テストは独立しているので、順
をも兼用することができるので、ステップ31の回路テ
ストとステップ33の回路テスト、ステップ31の回路
テストとステップ35の回路テストは同時に実施可能で
ある。
以上に説明した本実施例では、差動増幅器を含む論理回
路の入力信号を中間レベル電圧または通常動作時の入力
信号電圧のどちらかを選択できる回路を付加しているが
、差動増幅器を含む論理回路において、差動出力信号を
中間レベル電圧または通常動作時の信号電圧のどちらか
を選択できる回路を付加することにより、後段の論理回
路に入力できるようにしてもよい。
以上、本発明を実施例にもとづき具体的に説明したが1
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
〔発明の効果〕
以上、説明したように、本発明によれば、入力段に差動
増幅器を含む論理回路の回路テ不トが。
確認に容易に行える。また、差動増幅器が直列に接続さ
れたタイプの論理回路の故障の診断が確実に行える。更
に、直列に接続された差動増幅器の間に仮定した故障を
検出できるので、診断の検出率向上に効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例にかかる診断方法を一態様
で実施する論理回路の構成を示すブロック図、 第2図は、正側入力選択回路および負側入力選択回路を
含む構成の論理回路の要部を示す回路図、第3図は1本
発明の一実施例にかかる論理回路の診断方法の診断手順
を示すフローチャー1・、第4図は、差動増幅器を含む
論理回路の構成を示すブロック図である。 図中、11.12・・・差動増幅器を含む論理回路、2
・・・正側入力選択回路、3・・・負側入力選択回路、
4・・・中間レベル電圧 第 田 悄4面 第2図 ■−コ

Claims (1)

  1. 【特許請求の範囲】 1、入力段に差動増幅器を含む論理回路の回路テストを
    行う論理回路の診断方法であって、入力段の差動増幅器
    に与える差動信号の入力電圧を、通常動作時の電圧また
    は中間レベルの電圧のどちらか一方に選択し、論理回路
    の回路テストを行うことを特徴とする論理回路の診断方
    法。 2、入力段に差動増幅器を含む論理回路の回路テストを
    行う論理回路の診断方法であって、入力段の差動増幅器
    に与える差動信号の入力電圧を通常動作時の電圧として
    、第1の回路テストを行い、入力段の差動増幅器に与え
    る差動信号の入力電圧の一方側入力電圧を中間レベルの
    電圧として、第2の回路テストを行うことを特徴とする
    論理回路の診断方法。 3、請求項1または請求項2に記載の論理回路の診断方
    法を可能とする論理回路であって、論理回路の入力段の
    差動増幅器の前段に、差動信号と中間レベルの所定電位
    の電圧を選択する入力回路を設けたことを特徴とする論
    理回路。
JP1114943A 1989-05-10 1989-05-10 論理回路の診断方法 Pending JPH02296167A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1114943A JPH02296167A (ja) 1989-05-10 1989-05-10 論理回路の診断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1114943A JPH02296167A (ja) 1989-05-10 1989-05-10 論理回路の診断方法

Publications (1)

Publication Number Publication Date
JPH02296167A true JPH02296167A (ja) 1990-12-06

Family

ID=14650494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1114943A Pending JPH02296167A (ja) 1989-05-10 1989-05-10 論理回路の診断方法

Country Status (1)

Country Link
JP (1) JPH02296167A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312384A (ja) * 1994-05-17 1995-11-28 Nec Ic Microcomput Syst Ltd 信号線切替回路
JP2006275810A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 半導体装置の試験方法及び半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4824439Y1 (ja) * 1970-06-16 1973-07-16
JPS58161817U (ja) * 1982-04-23 1983-10-28 大日本インキ化学工業株式会社 充填後体積変化のある充填物用容器
JPS61117109U (ja) * 1984-09-06 1986-07-24
JPS6252033A (ja) * 1985-07-30 1987-03-06 株式会社吉野工業所 底部および肩部に支持構造を有する容器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4824439Y1 (ja) * 1970-06-16 1973-07-16
JPS58161817U (ja) * 1982-04-23 1983-10-28 大日本インキ化学工業株式会社 充填後体積変化のある充填物用容器
JPS61117109U (ja) * 1984-09-06 1986-07-24
JPS6252033A (ja) * 1985-07-30 1987-03-06 株式会社吉野工業所 底部および肩部に支持構造を有する容器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312384A (ja) * 1994-05-17 1995-11-28 Nec Ic Microcomput Syst Ltd 信号線切替回路
JP2006275810A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 半導体装置の試験方法及び半導体装置
JP4673652B2 (ja) * 2005-03-29 2011-04-20 富士通セミコンダクター株式会社 半導体装置の試験方法及び半導体装置

Similar Documents

Publication Publication Date Title
JPH11111000A (ja) 半導体メモリの故障自己診断装置
JP2680259B2 (ja) 自動開放検出方法
JPH02296167A (ja) 論理回路の診断方法
JP2921476B2 (ja) Lsiの電源電流テスト方法
JPH0568103B2 (ja)
JPH01156680A (ja) 論理回路の故障診断方法
JP2723698B2 (ja) 半導体集積回路のテスト回路
JPH0540151A (ja) スキヤン経路故障診断法
JP2861861B2 (ja) 故障診断システム
JPS61156828A (ja) 半導体装置
JP3945641B2 (ja) 半導体装置
JP2924392B2 (ja) マイクロコンピュータシステム
JP2527623Y2 (ja) Ic試験装置
JPH0495885A (ja) 大規模集積回路故障検出回路
JPH09159727A (ja) Cmos半導体装置
JP2963234B2 (ja) 高速デバイス試験方法
JP2830848B2 (ja) 半導体集積回路の故障箇所推定方法
JPH0377081A (ja) Lsiの試験装置
JPH0526146B2 (ja)
JPH0261570A (ja) 論理回路の診断方法
JPH02290573A (ja) 半導体集積回路
JPS63231279A (ja) 論理回路の故障箇所推定方法
JPH0785129A (ja) テストパターン生成方法
JPH01231134A (ja) 情報処理装置の擬似障害発生方式
JPH09113575A (ja) Iddq診断方式