JP2830848B2 - 半導体集積回路の故障箇所推定方法 - Google Patents
半導体集積回路の故障箇所推定方法Info
- Publication number
- JP2830848B2 JP2830848B2 JP8188573A JP18857396A JP2830848B2 JP 2830848 B2 JP2830848 B2 JP 2830848B2 JP 8188573 A JP8188573 A JP 8188573A JP 18857396 A JP18857396 A JP 18857396A JP 2830848 B2 JP2830848 B2 JP 2830848B2
- Authority
- JP
- Japan
- Prior art keywords
- probability
- failure
- circuit
- semiconductor integrated
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の故
障箇所推定方法に関し、特にＬＳＩテスト装置によって
テストされた半導体集積回路について、その出力値が期
待値と相違していたフェイルピンの情報を含むテストデ
ータの集合と、その半導体集積回路の回路情報とに基づ
いて故障箇所を推定する方法に関する。
障箇所推定方法に関し、特にＬＳＩテスト装置によって
テストされた半導体集積回路について、その出力値が期
待値と相違していたフェイルピンの情報を含むテストデ
ータの集合と、その半導体集積回路の回路情報とに基づ
いて故障箇所を推定する方法に関する。
【０００２】
【従来の技術】半導体集積回路のテストにより不良であ
ることが判定された場合、その故障箇所を検出するため
に、従来においては多くの場合に故障シミュレータが利
用される。故障シミュレータでは半導体集積回路の内部
論理回路に故障を仮定してシミュレーションを行い、回
路の故障情報を得るものである。
ることが判定された場合、その故障箇所を検出するため
に、従来においては多くの場合に故障シミュレータが利
用される。故障シミュレータでは半導体集積回路の内部
論理回路に故障を仮定してシミュレーションを行い、回
路の故障情報を得るものである。
【０００３】また、故障シミュレーションに多重故障を
採用することは計算機による処理時間の点から実用的で
ないため、故障シミュレーションで扱う故障モデルは単
一縮退故障が一般的である。このため、仮定した故障と
実際の故障とが一致しないことがあり、さらにそれによ
って得られる故障候補点も半導体集積回路の論理規模の
増大に従って膨大になる。そこで、例えば特開平３−１
２０４８５号公報に示されるように、幾つかの故障を仮
定し、半導体集積回路のテスト結果からそれらの故障に
確からしさの優先順位をつけて出力し、半導体集積回路
の故障解析に活用する方法が提案されている。
採用することは計算機による処理時間の点から実用的で
ないため、故障シミュレーションで扱う故障モデルは単
一縮退故障が一般的である。このため、仮定した故障と
実際の故障とが一致しないことがあり、さらにそれによ
って得られる故障候補点も半導体集積回路の論理規模の
増大に従って膨大になる。そこで、例えば特開平３−１
２０４８５号公報に示されるように、幾つかの故障を仮
定し、半導体集積回路のテスト結果からそれらの故障に
確からしさの優先順位をつけて出力し、半導体集積回路
の故障解析に活用する方法が提案されている。
【０００４】
【発明が解決しようとする課題】前述したように半導体
集積回路のテストにより不良であることが判定された場
合、従来においては主に故障シミュレータが利用され
る。しかしながら、故障シミュレーションは、計算量が
膨大であり、その実行に非常に長時間を要することは良
く知られていることである。前述した特開平３−１２０
４８５号公報では幾分か効率良く故障箇所を推定し得る
が、故障シミュレーションを使うことに変わりはなく、
また故障をあらかじめ仮定するために最初に仮定されな
い故障は検出できない。
集積回路のテストにより不良であることが判定された場
合、従来においては主に故障シミュレータが利用され
る。しかしながら、故障シミュレーションは、計算量が
膨大であり、その実行に非常に長時間を要することは良
く知られていることである。前述した特開平３−１２０
４８５号公報では幾分か効率良く故障箇所を推定し得る
が、故障シミュレーションを使うことに変わりはなく、
また故障をあらかじめ仮定するために最初に仮定されな
い故障は検出できない。
【０００５】そこで本発明の目的は、比較的少ない計算
量で半導体集積回路の故障箇所を網羅的に推定し得るよ
うにすることにある。
量で半導体集積回路の故障箇所を網羅的に推定し得るよ
うにすることにある。
【０００６】
【課題を解決するための手段】一般に半導体集積回路
は、ＡＮＤ，ＮＯＲ，ＯＲ，ＮＡＮＤといった基本回路
から構成されている。各基本回路は組み合わせ回路であ
る。従って、基本回路への入力信号が等確率で０，１を
値として持つならば、ＡＮＤ，ＮＯＲ回路の場合、動作
する際は、１／２n （ｎはその基本回路の入力数）の確
率で１を出力し、１−（１／２n ）の確率で０を出力
し、ＯＲ，ＮＡＮＤ回路の場合、動作する際は、１／２
n の確率で０を出力し、１−（１／２n ）の確率で１を
出力する。
は、ＡＮＤ，ＮＯＲ，ＯＲ，ＮＡＮＤといった基本回路
から構成されている。各基本回路は組み合わせ回路であ
る。従って、基本回路への入力信号が等確率で０，１を
値として持つならば、ＡＮＤ，ＮＯＲ回路の場合、動作
する際は、１／２n （ｎはその基本回路の入力数）の確
率で１を出力し、１−（１／２n ）の確率で０を出力
し、ＯＲ，ＮＡＮＤ回路の場合、動作する際は、１／２
n の確率で０を出力し、１−（１／２n ）の確率で１を
出力する。
【０００７】さて、ここで、万に一つも１を出力するこ
とがない基本回路を考えてみる。例えば、ｎの値が十分
に大きなＡＮＤ，ＮＯＲ回路がそのような基本回路に相
当する。このような基本回路では、万に一つも１を出力
することがないのに、たまたま出力した１という結果が
正解でなかった場合、この基本回路の入力が誤りである
よりはその基本回路が故障している方が確率は高いと考
えられる。他方、この基本回路が０を出力したときにそ
れが正解でなかった場合、この基本回路が故障している
可能性は残されているが、その故障確率は、先ほどのた
またま１を出力した場合に比べて低いと考えられる。両
者の故障確率の隔たりは、ｎの値が大きくなればなるほ
ど開き、ｎの値が小さくなれば狭まる傾向を示す。そこ
で、本発明では、ｎの値に応じた確率を定める。
とがない基本回路を考えてみる。例えば、ｎの値が十分
に大きなＡＮＤ，ＮＯＲ回路がそのような基本回路に相
当する。このような基本回路では、万に一つも１を出力
することがないのに、たまたま出力した１という結果が
正解でなかった場合、この基本回路の入力が誤りである
よりはその基本回路が故障している方が確率は高いと考
えられる。他方、この基本回路が０を出力したときにそ
れが正解でなかった場合、この基本回路が故障している
可能性は残されているが、その故障確率は、先ほどのた
またま１を出力した場合に比べて低いと考えられる。両
者の故障確率の隔たりは、ｎの値が大きくなればなるほ
ど開き、ｎの値が小さくなれば狭まる傾向を示す。そこ
で、本発明では、ｎの値に応じた確率を定める。
【０００８】すなわち、例えばＮＯＲ回路を例にする
と、出力が本来１となるべきところが０であった場合の
このＮＯＲ回路が故障している確率を１／２n 、出力が
本来０となるべきところが１であった場合のこのＮＯＲ
回路が故障している確率を１−（１／２n ）とする。そ
して、出力が本来１となる確率をＯ（１），本来０とな
る確率をＯ（０）として、上記の考えを拡張し、出力が
本来Ｏ（１）の確率で１となるべきところが０であった
場合のＮＯＲ回路が故障している確率をＯ（０）×１／
２n 、出力が本来Ｏ（０）の確率で０となるべきところ
が１であった場合のＮＯＲ回路が故障している確率をＯ
（１）×｛１−（１／２n ）｝とし、その和、つまり、 Ｏ（０）×１／２n ＋Ｏ（１）×｛１−（１／２n ）｝ …（１） をＮＯＲ回路が故障している確率とする。以上のことは
ＮＯＲ回路以外の他の基本回路についても同様である。
この式（１）に示されるように、基本回路の出力が１と
なる確率及び０となる確率を用いてその基本回路の故障
確率を導出する計算式を本明細書では、故障確率計算式
と呼ぶ。
と、出力が本来１となるべきところが０であった場合の
このＮＯＲ回路が故障している確率を１／２n 、出力が
本来０となるべきところが１であった場合のこのＮＯＲ
回路が故障している確率を１−（１／２n ）とする。そ
して、出力が本来１となる確率をＯ（１），本来０とな
る確率をＯ（０）として、上記の考えを拡張し、出力が
本来Ｏ（１）の確率で１となるべきところが０であった
場合のＮＯＲ回路が故障している確率をＯ（０）×１／
２n 、出力が本来Ｏ（０）の確率で０となるべきところ
が１であった場合のＮＯＲ回路が故障している確率をＯ
（１）×｛１−（１／２n ）｝とし、その和、つまり、 Ｏ（０）×１／２n ＋Ｏ（１）×｛１−（１／２n ）｝ …（１） をＮＯＲ回路が故障している確率とする。以上のことは
ＮＯＲ回路以外の他の基本回路についても同様である。
この式（１）に示されるように、基本回路の出力が１と
なる確率及び０となる確率を用いてその基本回路の故障
確率を導出する計算式を本明細書では、故障確率計算式
と呼ぶ。
【０００９】他方、基本回路の出力が１となる確率及び
０となる確率が与えられると、基本回路の真理値表か
ら、それらの確率を用いてその基本回路の入力が１とな
る確率及び０となる確率を導出することができる。この
ように基本回路の出力が１となる確率及び０となる確率
を用いてその基本回路の入力が１となる確率及び０とな
る確率を導出する計算式を本明細書では、入力確率計算
式と呼ぶ。本発明では、この入力確率計算式を使って、
出力がフェイルピンに接続された基本回路の入力が１と
なる確率及び０となる確率を計算し、この計算した結果
をその基本回路の入力に出力が接続されている別の基本
回路の出力が１となる確率及び０となる確率として使用
し、この別の基本回路に対して上述した故障確率計算式
を適用して故障確率を求め、以下、同様にフェイルピン
から信号の伝搬方向と逆方向に辿ることができる全ての
基本回路の故障確率を求める。
０となる確率が与えられると、基本回路の真理値表か
ら、それらの確率を用いてその基本回路の入力が１とな
る確率及び０となる確率を導出することができる。この
ように基本回路の出力が１となる確率及び０となる確率
を用いてその基本回路の入力が１となる確率及び０とな
る確率を導出する計算式を本明細書では、入力確率計算
式と呼ぶ。本発明では、この入力確率計算式を使って、
出力がフェイルピンに接続された基本回路の入力が１と
なる確率及び０となる確率を計算し、この計算した結果
をその基本回路の入力に出力が接続されている別の基本
回路の出力が１となる確率及び０となる確率として使用
し、この別の基本回路に対して上述した故障確率計算式
を適用して故障確率を求め、以下、同様にフェイルピン
から信号の伝搬方向と逆方向に辿ることができる全ての
基本回路の故障確率を求める。
【００１０】本発明は以上のように故障確率計算式およ
び入力確率計算式を用いて、半導体集積回路の故障箇所
を推定する方法であって、具体的には、半導体集積回路
についてその出力値が期待値と相違していたフェイルピ
ンの情報を含むテストデータの集合を、例えば半導体集
積回路をテストするＬＳＩテスト装置から入力すると共
に、前記半導体集積回路の回路情報を、例えば前記半導
体集積回路の設計ＣＡＤデータを格納する格納装置から
入力し、そして、全テストデータにおける全てのフェイ
ルピンについて、各フェイルピン毎に、故障確率計算式
および入力確率計算式を使用して、そのフェイルピンか
ら信号の伝搬方向と逆方向に辿ることができる全ての基
本回路の故障確率を求める。つまり、出力がフェイルピ
ンに接続されている基本回路（第１の基本回路と称す）
の故障確率をフェイルピンの出力値（１か０の何れかで
あり、期待値と相違していた値）と故障確率計算式で求
め、この第１の基本回路の入力に出力が接続されている
基本回路（第２の基本回路と称す）の故障確率は、第１
の基本回路について入力確率計算式を適用して第１の基
本回路の入力値の確率を求めて、これを第２の基本回路
の出力値の確率に用いて第２の基本回路に対して故障確
率計算式を適用して求める。以下、同様にして信号の伝
搬方向と逆方向に辿ることができる全ての基本回路の故
障確率を求める。そして、その故障確率の総和が大きい
順に、基本回路を特定する情報と故障確率の総和とを出
力する。ここで、故障確率の総和が大きい基本回路が故
障が起きている可能性が高い基本回路となる。
び入力確率計算式を用いて、半導体集積回路の故障箇所
を推定する方法であって、具体的には、半導体集積回路
についてその出力値が期待値と相違していたフェイルピ
ンの情報を含むテストデータの集合を、例えば半導体集
積回路をテストするＬＳＩテスト装置から入力すると共
に、前記半導体集積回路の回路情報を、例えば前記半導
体集積回路の設計ＣＡＤデータを格納する格納装置から
入力し、そして、全テストデータにおける全てのフェイ
ルピンについて、各フェイルピン毎に、故障確率計算式
および入力確率計算式を使用して、そのフェイルピンか
ら信号の伝搬方向と逆方向に辿ることができる全ての基
本回路の故障確率を求める。つまり、出力がフェイルピ
ンに接続されている基本回路（第１の基本回路と称す）
の故障確率をフェイルピンの出力値（１か０の何れかで
あり、期待値と相違していた値）と故障確率計算式で求
め、この第１の基本回路の入力に出力が接続されている
基本回路（第２の基本回路と称す）の故障確率は、第１
の基本回路について入力確率計算式を適用して第１の基
本回路の入力値の確率を求めて、これを第２の基本回路
の出力値の確率に用いて第２の基本回路に対して故障確
率計算式を適用して求める。以下、同様にして信号の伝
搬方向と逆方向に辿ることができる全ての基本回路の故
障確率を求める。そして、その故障確率の総和が大きい
順に、基本回路を特定する情報と故障確率の総和とを出
力する。ここで、故障確率の総和が大きい基本回路が故
障が起きている可能性が高い基本回路となる。
【００１１】
【発明の実施の形態】次に本発明の実施の形態の例につ
いて図面を参照して詳細に説明する。
いて図面を参照して詳細に説明する。
【００１２】図１は本発明の半導体集積回路の故障箇所
推定方法を適用したＬＳＩ故障診断装置３の位置付けを
示すシステム構成図である。図１に示すシステムは、半
導体集積回路のテストを行いテスト結果（テストデー
タ）を出力するＬＳＩテスト装置１と、テスト対象とな
った半導体集積回路の設計ＣＡＤデータを格納しそれを
出力するＣＡＤデータ格納装置２と、ＣＡＤデータ格納
装置２から設計ＣＡＤデータを受け取ると共にＬＳＩテ
スト装置１から半導体集積回路のテスト結果を受け取
り、半導体集積回路の故障診断を行うＬＳＩ故障診断装
置３と、ＬＳＩ故障診断装置３が半導体集積回路の故障
診断を行った結果を受け取り、それを編集して出力する
出力装置４とから構成されている。
推定方法を適用したＬＳＩ故障診断装置３の位置付けを
示すシステム構成図である。図１に示すシステムは、半
導体集積回路のテストを行いテスト結果（テストデー
タ）を出力するＬＳＩテスト装置１と、テスト対象とな
った半導体集積回路の設計ＣＡＤデータを格納しそれを
出力するＣＡＤデータ格納装置２と、ＣＡＤデータ格納
装置２から設計ＣＡＤデータを受け取ると共にＬＳＩテ
スト装置１から半導体集積回路のテスト結果を受け取
り、半導体集積回路の故障診断を行うＬＳＩ故障診断装
置３と、ＬＳＩ故障診断装置３が半導体集積回路の故障
診断を行った結果を受け取り、それを編集して出力する
出力装置４とから構成されている。
【００１３】図２はＬＳＩ故障診断装置３の一実施例を
示す機能ブロック図であり、ＣＡＤデータ読み込み部３
１と、テストデータ読み込み部３２と、故障箇所絞り込
み部３３と、故障確率計算部３４と、故障可能性情報作
成部３５とから構成されている。なお、１１は図１のＬ
ＳＩテスト装置１内に設けられたＬＳＩテストデータ格
納部、２１は図１のＣＡＤデータ格納装置２内に設けら
れたＣＡＤデータ格納部、４１は図１の出力装置４に設
けられた故障可能性情報出力部である。
示す機能ブロック図であり、ＣＡＤデータ読み込み部３
１と、テストデータ読み込み部３２と、故障箇所絞り込
み部３３と、故障確率計算部３４と、故障可能性情報作
成部３５とから構成されている。なお、１１は図１のＬ
ＳＩテスト装置１内に設けられたＬＳＩテストデータ格
納部、２１は図１のＣＡＤデータ格納装置２内に設けら
れたＣＡＤデータ格納部、４１は図１の出力装置４に設
けられた故障可能性情報出力部である。
【００１４】ＬＳＩテストデータ格納部１１には、ＬＳ
Ｉテスト装置１が半導体集積回路をテストした結果のテ
ストデータの集合が記憶されている。個々のテストデー
タは、その出力値が期待値と相違していたフェイルピン
の情報として、ピン番号とそのピンの出力結果（１また
は０で期待値と相違していた値）とが含まれる。
Ｉテスト装置１が半導体集積回路をテストした結果のテ
ストデータの集合が記憶されている。個々のテストデー
タは、その出力値が期待値と相違していたフェイルピン
の情報として、ピン番号とそのピンの出力結果（１また
は０で期待値と相違していた値）とが含まれる。
【００１５】ＣＡＤデータ格納部２１には、ＬＳＩテス
ト装置１がテストした半導体集積回路の回路情報を示す
設計ＣＡＤデータが格納されている。
ト装置１がテストした半導体集積回路の回路情報を示す
設計ＣＡＤデータが格納されている。
【００１６】ＣＡＤデータ読み込み部３１は、ＣＡＤデ
ータ格納部２１から、故障箇所推定処理の対象とする半
導体集積回路の回路情報を読み込んで格納する手段であ
る。この格納された回路情報は故障箇所絞り込み部３３
によって参照される。
ータ格納部２１から、故障箇所推定処理の対象とする半
導体集積回路の回路情報を読み込んで格納する手段であ
る。この格納された回路情報は故障箇所絞り込み部３３
によって参照される。
【００１７】テストデータ読み込み部３２は、故障箇所
絞り込み部３３からの要求に従って、ＬＳＩテストデー
タ格納部１１から１つずつテストデータを読み込み、こ
の読み込んだテストデータに記述されているフェイルピ
ンの情報（ピン番号とそのピンの出力結果）を故障箇所
絞り込み部３３に伝達する手段である。
絞り込み部３３からの要求に従って、ＬＳＩテストデー
タ格納部１１から１つずつテストデータを読み込み、こ
の読み込んだテストデータに記述されているフェイルピ
ンの情報（ピン番号とそのピンの出力結果）を故障箇所
絞り込み部３３に伝達する手段である。
【００１８】故障箇所絞り込み部３３は、ＣＡＤデータ
読み込み部３１に格納された回路情報を参照し、テスト
データ読み込み部３２から伝達されたフェイルピンを出
発点として、そこから信号の伝搬方向と逆方向に辿るこ
とができる全ての基本回路を探索し、探索した各基本回
路ごとに、その回路名（ＮＡＮＤ，ＡＮＤ，ＮＯＲ，Ｏ
Ｒ）とその基本回路の出力信号の確率とその基本回路に
付されたユニークな名前とを故障確率計算部３４に伝達
し、その基本回路の故障確率を計算させる。そして、探
索した全ての基本回路についての処理を終えると、テス
トデータ読み込み部３２に次のテストデータを要求し、
同様の処理を繰り返す。ここで、故障箇所絞り込み部３
３が故障確率計算部３４に伝達する基本回路の出力信号
の確率は以下のように計算する。
読み込み部３１に格納された回路情報を参照し、テスト
データ読み込み部３２から伝達されたフェイルピンを出
発点として、そこから信号の伝搬方向と逆方向に辿るこ
とができる全ての基本回路を探索し、探索した各基本回
路ごとに、その回路名（ＮＡＮＤ，ＡＮＤ，ＮＯＲ，Ｏ
Ｒ）とその基本回路の出力信号の確率とその基本回路に
付されたユニークな名前とを故障確率計算部３４に伝達
し、その基本回路の故障確率を計算させる。そして、探
索した全ての基本回路についての処理を終えると、テス
トデータ読み込み部３２に次のテストデータを要求し、
同様の処理を繰り返す。ここで、故障箇所絞り込み部３
３が故障確率計算部３４に伝達する基本回路の出力信号
の確率は以下のように計算する。
【００１９】まず、フェイルピンに出力が接続されてい
る基本回路の出力信号の確率は、フェイルピンの出力結
果によって決まる。即ち、フェイルピンの出力結果が１
であれば、その基本回路の出力が１となる確率は１、０
となる確率は０であり、フェイルピンの出力結果が０で
あれば、その基本回路の出力が１となる確率は０、１と
なる確率は１である。
る基本回路の出力信号の確率は、フェイルピンの出力結
果によって決まる。即ち、フェイルピンの出力結果が１
であれば、その基本回路の出力が１となる確率は１、０
となる確率は０であり、フェイルピンの出力結果が０で
あれば、その基本回路の出力が１となる確率は０、１と
なる確率は１である。
【００２０】また、フェイルピンに出力が接続されてい
る基本回路以外の基本回路については、フェイルピンに
近い基本回路から順に入力確率計算式を適用して求めて
いく。その例を２入力のＮＯＲ回路について説明すると
次のようになる。図３に示すように、ＮＯＲ回路の入力
をＩ1,Ｉ2 、出力をＯとし、Ｉ1 が１である確率をＩ
1(1)、０である確率をＩ1(0)とする。同様に、Ｉ2(1),
Ｉ2(0), Ｏ(1),Ｏ(0) を定める。すると、図４に示した
ＮＯＲ回路の真理値表から、次の関係式が導かれる。 Ｉ1(0)＝Ｉ2(0)＝｛Ｏ(0) ×1/3 ｝＋Ｏ(1) Ｉ1(1)＝Ｉ2(1)＝｛Ｏ(0) ×2/3 ｝ …（２）
る基本回路以外の基本回路については、フェイルピンに
近い基本回路から順に入力確率計算式を適用して求めて
いく。その例を２入力のＮＯＲ回路について説明すると
次のようになる。図３に示すように、ＮＯＲ回路の入力
をＩ1,Ｉ2 、出力をＯとし、Ｉ1 が１である確率をＩ
1(1)、０である確率をＩ1(0)とする。同様に、Ｉ2(1),
Ｉ2(0), Ｏ(1),Ｏ(0) を定める。すると、図４に示した
ＮＯＲ回路の真理値表から、次の関係式が導かれる。 Ｉ1(0)＝Ｉ2(0)＝｛Ｏ(0) ×1/3 ｝＋Ｏ(1) Ｉ1(1)＝Ｉ2(1)＝｛Ｏ(0) ×2/3 ｝ …（２）
【００２１】上記の式（２）は、ＮＯＲ回路の出力が１
となる確率Ｏ(1) 及び０となる確率Ｏ(0) から、ＮＯＲ
回路の入力が１となる確率Ｉ1(1), Ｉ2(1)及び０となる
確率Ｉ1(0), Ｉ2(0)を導出する入力確率計算式である。
従って、フェイルピンに出力が接続されている基本回路
について入力確率計算式を適用してその基本回路の入力
信号の確率を求めると、その入力信号は直前の他の基本
回路の出力信号の確率でもあるため、順々に基本回路の
出力信号の確率を求めていくことができる。以上の入力
確率計算式は、２入力のＮＯＲ回路のものであるが、３
入力以上やＯＲ，ＡＮＤ，ＮＡＮＤといったその他の基
本回路についても同様の入力確率計算式が導かれる。
となる確率Ｏ(1) 及び０となる確率Ｏ(0) から、ＮＯＲ
回路の入力が１となる確率Ｉ1(1), Ｉ2(1)及び０となる
確率Ｉ1(0), Ｉ2(0)を導出する入力確率計算式である。
従って、フェイルピンに出力が接続されている基本回路
について入力確率計算式を適用してその基本回路の入力
信号の確率を求めると、その入力信号は直前の他の基本
回路の出力信号の確率でもあるため、順々に基本回路の
出力信号の確率を求めていくことができる。以上の入力
確率計算式は、２入力のＮＯＲ回路のものであるが、３
入力以上やＯＲ，ＡＮＤ，ＮＡＮＤといったその他の基
本回路についても同様の入力確率計算式が導かれる。
【００２２】次に図１の故障確率計算部３４は、故障箇
所絞り込み部３３から基本回路名と出力信号の確率と基
本回路のユニークな名前とが伝達されると、基本回路名
と出力信号の確率とに基づいて、故障確率計算式を使用
して、その基本回路の故障確率を計算する手段である。
故障確率計算部３４は、通知された基本回路名の故障確
率を計算すると、その結果の故障確率を通知された基本
回路のユニークな名前と共に故障可能性情報作成部３５
に通知する。
所絞り込み部３３から基本回路名と出力信号の確率と基
本回路のユニークな名前とが伝達されると、基本回路名
と出力信号の確率とに基づいて、故障確率計算式を使用
して、その基本回路の故障確率を計算する手段である。
故障確率計算部３４は、通知された基本回路名の故障確
率を計算すると、その結果の故障確率を通知された基本
回路のユニークな名前と共に故障可能性情報作成部３５
に通知する。
【００２３】故障確率計算部３４が使用する故障確率計
算式は、２入力のＮＯＲ回路を例にとると、作用の項で
説明した式（１）におけるｎが２なので、以下のように
なる。 Ｏ（０）×１／４＋Ｏ（１）×３／４ …（３） これは、図４の真理値表に示されるように、出力が０と
なり得ない入力の組み合わせは４つの組み合わせのうち
１組であり、出力が１となり得ない入力の組み合わせは
４つの組み合わせのうち３組であることに基づく。２入
力のＮＯＲ回路以外の３入力以上のＮＯＲ回路や、任意
入力数のＯＲ，ＡＮＤ，ＮＡＮＤといったその他の基本
回路についても同様の故障確率計算式が導かれる。
算式は、２入力のＮＯＲ回路を例にとると、作用の項で
説明した式（１）におけるｎが２なので、以下のように
なる。 Ｏ（０）×１／４＋Ｏ（１）×３／４ …（３） これは、図４の真理値表に示されるように、出力が０と
なり得ない入力の組み合わせは４つの組み合わせのうち
１組であり、出力が１となり得ない入力の組み合わせは
４つの組み合わせのうち３組であることに基づく。２入
力のＮＯＲ回路以外の３入力以上のＮＯＲ回路や、任意
入力数のＯＲ，ＡＮＤ，ＮＡＮＤといったその他の基本
回路についても同様の故障確率計算式が導かれる。
【００２４】次に図１の故障可能性情報作成部３５は、
故障確率計算部３４から基本回路のユニークな名前と故
障確率とが伝達されると、図示しない内部のテーブル
に、今回伝達された基本回路のユニークな名前が登録さ
れていないときは、今回の名前を登録すると共にそれに
関連させて今回の故障確率を登録する。また、既に同じ
名前が登録されていたときは、それに関連して登録され
ている故障確率に今回の故障確率を加算する。この結
果、全てのテストデータにおける全てのフェイルピンに
ついて故障箇所絞り込み部３３で探索された全ての基本
回路についての故障確率が故障可能性情報作成部３５に
伝達された時点では、内部のテーブルに、探索された基
本回路ごとにその故障確率の総和が記録されることにな
る。故障可能性情報作成部３５は、この最終的な状態の
内部テーブルの内容を故障可能性情報出力部４１に伝達
する。
故障確率計算部３４から基本回路のユニークな名前と故
障確率とが伝達されると、図示しない内部のテーブル
に、今回伝達された基本回路のユニークな名前が登録さ
れていないときは、今回の名前を登録すると共にそれに
関連させて今回の故障確率を登録する。また、既に同じ
名前が登録されていたときは、それに関連して登録され
ている故障確率に今回の故障確率を加算する。この結
果、全てのテストデータにおける全てのフェイルピンに
ついて故障箇所絞り込み部３３で探索された全ての基本
回路についての故障確率が故障可能性情報作成部３５に
伝達された時点では、内部のテーブルに、探索された基
本回路ごとにその故障確率の総和が記録されることにな
る。故障可能性情報作成部３５は、この最終的な状態の
内部テーブルの内容を故障可能性情報出力部４１に伝達
する。
【００２５】故障可能性情報出力部４１は、受け取った
内部テーブルの内容を故障確率の総和によってソート
し、故障確率の総和が大きい順に、基本回路のユニーク
な名前とその故障確率の総和とを出力する。このとき、
内部テーブルに記録された全ての基本回路についてのデ
ータを出力するようにしても良いが、故障確率の総和が
予め定められた値以上の基本回路についてのみ、故障確
率の総和が大きい順に、基本回路のユニーク名とその故
障確率の総和とを出力するようにしても良い。
内部テーブルの内容を故障確率の総和によってソート
し、故障確率の総和が大きい順に、基本回路のユニーク
な名前とその故障確率の総和とを出力する。このとき、
内部テーブルに記録された全ての基本回路についてのデ
ータを出力するようにしても良いが、故障確率の総和が
予め定められた値以上の基本回路についてのみ、故障確
率の総和が大きい順に、基本回路のユニーク名とその故
障確率の総和とを出力するようにしても良い。
【００２６】図５は半導体集積回路のフェイルピン近傍
の回路図の一部を示し、５１〜５４は基本回路の１つで
あるＮＯＲ回路、ＯＵＴ１はフェイルピンとなった出力
ピンである。或るテストデータにおいて、出力ピンＯＵ
Ｔ１がフェイルピンであり、その出力結果が０であった
ことが示されていたとする。このとき、故障箇所絞り込
み部３３は出力ピンＯＵＴ１から探索を開始し、最初に
ＮＯＲ回路５１を見つけ、基本回路名；ＮＯＲ，出力信
号の確率；Ｏ(0) ＝１，Ｏ(1) ＝０を故障確率計算部３
４に通知する。故障確率計算部３４は、このＮＯＲ回路
５１の故障確率を前記の式（３）に従って計算し、その
結果の故障確率１／４を故障可能性情報作成部３５に伝
達する。次に、故障箇所絞り込み部３３は、ＮＯＲ回路
５１の入力を逆上ってＮＯＲ回路５２を探索し、基本回
路名；ＮＯＲと、出力信号の確率を故障確率計算部３４
に伝達する。このときの出力信号の確率は、ＮＯＲ回路
５１の出力信号の確率と前記の（２）式とから求めら
れ、Ｏ(0) ＝１／３，Ｏ(1)＝２／３となる。従って、
故障箇所絞り込み部３３は、ＮＯＲ回路５２の故障確率
として、７／１２を計算する。以下、ＮＯＲ回路５３，
５４等の、フェイルピンＯＵＴ１から信号の伝搬方向と
逆方向に辿ることができる全ての基本回路の故障確率を
求める。
の回路図の一部を示し、５１〜５４は基本回路の１つで
あるＮＯＲ回路、ＯＵＴ１はフェイルピンとなった出力
ピンである。或るテストデータにおいて、出力ピンＯＵ
Ｔ１がフェイルピンであり、その出力結果が０であった
ことが示されていたとする。このとき、故障箇所絞り込
み部３３は出力ピンＯＵＴ１から探索を開始し、最初に
ＮＯＲ回路５１を見つけ、基本回路名；ＮＯＲ，出力信
号の確率；Ｏ(0) ＝１，Ｏ(1) ＝０を故障確率計算部３
４に通知する。故障確率計算部３４は、このＮＯＲ回路
５１の故障確率を前記の式（３）に従って計算し、その
結果の故障確率１／４を故障可能性情報作成部３５に伝
達する。次に、故障箇所絞り込み部３３は、ＮＯＲ回路
５１の入力を逆上ってＮＯＲ回路５２を探索し、基本回
路名；ＮＯＲと、出力信号の確率を故障確率計算部３４
に伝達する。このときの出力信号の確率は、ＮＯＲ回路
５１の出力信号の確率と前記の（２）式とから求めら
れ、Ｏ(0) ＝１／３，Ｏ(1)＝２／３となる。従って、
故障箇所絞り込み部３３は、ＮＯＲ回路５２の故障確率
として、７／１２を計算する。以下、ＮＯＲ回路５３，
５４等の、フェイルピンＯＵＴ１から信号の伝搬方向と
逆方向に辿ることができる全ての基本回路の故障確率を
求める。
【００２７】
【発明の効果】以上説明したように、本発明は、基本回
路の出力が１となる確率及び０となる確率を用いてその
基本回路の故障確率を導出する故障確率計算式および基
本回路の出力が１となる確率及び０となる確率を用いて
その基本回路の入力が１となる確率及び０となる確率を
導出する入力確率計算式を使用して、全テストデータに
おける全てのフェイルピンについて、各フェイルピン毎
に、そのフェイルピンから信号の伝搬方向と逆方向に辿
ることができる全ての基本回路の故障確率を求め、その
故障確率の総和が大きい順に、基本回路を特定する情報
と故障確率の総和とを出力するものであり、半導体集積
回路内の全領域について網羅的に故障箇所を推定でき、
しかもそれに要する計算量を比較的少なくすることがで
きる。そのため半導体集積回路の故障解析における故障
箇所の特定の際に、故障シミュレーションを使用した従
来の故障推論に比べて計算量を削減することができ、同
能力の計算機によれば実行時間の短縮が可能となり、ま
た能力の低い計算機であっても実用で許容できる時間内
で故障箇所の候補を出力することができる。さらに、半
導体集積回路のテストデータから得られる故障確率を全
テストデータ分足し合わせることにより、故障箇所指摘
の精度をあげることができる。
路の出力が１となる確率及び０となる確率を用いてその
基本回路の故障確率を導出する故障確率計算式および基
本回路の出力が１となる確率及び０となる確率を用いて
その基本回路の入力が１となる確率及び０となる確率を
導出する入力確率計算式を使用して、全テストデータに
おける全てのフェイルピンについて、各フェイルピン毎
に、そのフェイルピンから信号の伝搬方向と逆方向に辿
ることができる全ての基本回路の故障確率を求め、その
故障確率の総和が大きい順に、基本回路を特定する情報
と故障確率の総和とを出力するものであり、半導体集積
回路内の全領域について網羅的に故障箇所を推定でき、
しかもそれに要する計算量を比較的少なくすることがで
きる。そのため半導体集積回路の故障解析における故障
箇所の特定の際に、故障シミュレーションを使用した従
来の故障推論に比べて計算量を削減することができ、同
能力の計算機によれば実行時間の短縮が可能となり、ま
た能力の低い計算機であっても実用で許容できる時間内
で故障箇所の候補を出力することができる。さらに、半
導体集積回路のテストデータから得られる故障確率を全
テストデータ分足し合わせることにより、故障箇所指摘
の精度をあげることができる。
【図１】本発明の半導体集積回路の故障箇所推定方法を
適用したＬＳＩ故障診断装置の位置付けを示すシステム
構成図である。
適用したＬＳＩ故障診断装置の位置付けを示すシステム
構成図である。
【図２】本発明を適用したＬＳＩ故障診断装置の一実施
例を示す機能ブロック図である。
例を示す機能ブロック図である。
【図３】基本回路の一種であるＮＯＲ回路の説明図であ
る。
る。
【図４】ＮＯＲ回路の真理値表を示す図である。
【図５】半導体集積回路のフェイルピン近傍の回路図の
一部を示す図である。
一部を示す図である。
１…ＬＳＩテスト装置 １１…ＬＳＩテストデータ格納部 ２…ＣＡＤデータ格納装置 ２１…ＣＡＤデータ格納部 ３…ＬＳＩ故障診断装置 ３１…ＣＡＤデータ読み込み部 ３２…テストデータ読み込み部 ３３…故障箇所絞り込み部 ３４…故障確率計算部 ３５…故障可能性情報作成部 ４…出力装置 ４１…故障可能性情報出力部
Claims (3)
- 【請求項１】 半導体集積回路についてその出力値が期
待値と相違していたフェイルピンの情報を含むテストデ
ータの集合と、前記半導体集積回路の回路情報とに基づ
いて故障箇所を推定する方法であって、 全テストデータにおける全てのフェイルピンについて、
各フェイルピン毎に、基本回路の出力が１となる確率及
び０となる確率を用いてその基本回路の故障確率を導出
する故障確率計算式および基本回路の出力が１となる確
率及び０となる確率を用いてその基本回路の入力が１と
なる確率及び０となる確率を導出する入力確率計算式を
使用して、そのフェイルピンから信号の伝搬方向と逆方
向に辿ることができる全ての基本回路の故障確率を求
め、その故障確率の総和が大きい順に、基本回路を特定
する情報と故障確率の総和とを出力することを特徴とす
る半導体集積回路の故障箇所推定方法。 - 【請求項２】 故障確率の総和が予め定められた値以上
の基本回路についてのみ、故障確率の総和が大きい順
に、基本回路を特定する情報と故障確率の総和とを出力
することを特徴とする請求項１記載の半導体集積回路の
故障箇所推定方法。 - 【請求項３】 半導体集積回路をテストするＬＳＩテス
ト装置から前記テストデータを入力し、前記半導体集積
回路の設計ＣＡＤデータを格納する格納装置から前記回
路情報を入力することを特徴とする請求項１または２記
載の半導体集積回路の故障箇所推定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8188573A JP2830848B2 (ja) | 1996-06-29 | 1996-06-29 | 半導体集積回路の故障箇所推定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8188573A JP2830848B2 (ja) | 1996-06-29 | 1996-06-29 | 半導体集積回路の故障箇所推定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1019993A JPH1019993A (ja) | 1998-01-23 |
| JP2830848B2 true JP2830848B2 (ja) | 1998-12-02 |
Family
ID=16226055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8188573A Expired - Fee Related JP2830848B2 (ja) | 1996-06-29 | 1996-06-29 | 半導体集積回路の故障箇所推定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830848B2 (ja) |
-
1996
- 1996-06-29 JP JP8188573A patent/JP2830848B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1019993A (ja) | 1998-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Holst et al. | Adaptive debug and diagnosis without fault dictionaries | |
| US5515384A (en) | Method and system of fault diagnosis of application specific electronic circuits | |
| US7139955B2 (en) | Hierarchically-controlled automatic test pattern generation | |
| US6205559B1 (en) | Method and apparatus for diagnosing failure occurrence position | |
| JP3833982B2 (ja) | テストパターン選択装置、テストパターン選択方法、及びテストパターン選択プログラム | |
| US5189365A (en) | Method of locating a fault in a logic IC device | |
| US7137083B2 (en) | Verification of integrated circuit tests using test simulation and integrated circuit simulation with simulated failure | |
| KR980010844A (ko) | 고장 지점을 식별하는 방법 및 시스템 | |
| JP2001127163A (ja) | 半導体集積回路の故障検査方法及びレイアウト方法 | |
| US6308293B1 (en) | Fault diagnosis apparatus and recording medium with a fault diagnosis program recorded thereon | |
| JPH10239394A (ja) | Ｌｓｉの故障箇所の特定化方法 | |
| JPH11142482A (ja) | タイミング故障診断方法及び装置 | |
| JP2655105B2 (ja) | 順序回路の故障箇所推定方法 | |
| CN116776786A (zh) | 一种芯片验证方法、装置及相关设备 | |
| JP2830848B2 (ja) | 半導体集積回路の故障箇所推定方法 | |
| JPH11214465A (ja) | 半導体装置の製造プロセス診断システム、方法及び記録媒体 | |
| JP3045111B2 (ja) | Ｌｓｉ不良自動解析装置及びその解析方法並びにその方法をコンピュータに実行させるためのプログラムを記憶した記憶媒体 | |
| US20040034495A1 (en) | Method for determining fault coverage from RTL description | |
| JP3127856B2 (ja) | Ｌｓｉ組み合わせ回路故障推論装置 | |
| JP2005043274A (ja) | 故障モード特定方法及び故障診断装置 | |
| JPH03120485A (ja) | 半導体集積回路の故障個所推定方式 | |
| JPH01156680A (ja) | 論理回路の故障診断方法 | |
| JP2861861B2 (ja) | 故障診断システム | |
| JP2780685B2 (ja) | 順序回路の故障箇所推定方法 | |
| Chandrasekar et al. | Diagnostic test generation for silicon diagnosis with an incremental learning framework based on search state compatibility |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |