JP2511051B2 - 磁気記録装置の書込み電流監視回路 - Google Patents
磁気記録装置の書込み電流監視回路Info
- Publication number
- JP2511051B2 JP2511051B2 JP62167875A JP16787587A JP2511051B2 JP 2511051 B2 JP2511051 B2 JP 2511051B2 JP 62167875 A JP62167875 A JP 62167875A JP 16787587 A JP16787587 A JP 16787587A JP 2511051 B2 JP2511051 B2 JP 2511051B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop circuit
- write
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気記録装置の書込み電流監視回路に係り、
特に記録時に書込電流の異常を検出するのに好適な書込
み電流監視回路に関する。
特に記録時に書込電流の異常を検出するのに好適な書込
み電流監視回路に関する。
従来の磁気記録装置の書込み電流監視回路は、実公昭
61−25055号公報に記載されているように、書込みヘッ
ドを２つのコレクタ負荷型トランジスタのコレクタ間に
接続し、コレクタ電圧が一定値を越えた場合を異常状態
として検出していた。
61−25055号公報に記載されているように、書込みヘッ
ドを２つのコレクタ負荷型トランジスタのコレクタ間に
接続し、コレクタ電圧が一定値を越えた場合を異常状態
として検出していた。
上記従来技術は、書込みヘッドに書込み電流が常時通
電される場合には有効であるが、パルス状の書込み電流
を通電する場合には前述したコレクタ負荷型トランジス
タのコレクタ電圧は正常時においても高いレベルとな
り、従来技術では正常状態と異常状態を区別できないと
いう問題点があった。
電される場合には有効であるが、パルス状の書込み電流
を通電する場合には前述したコレクタ負荷型トランジス
タのコレクタ電圧は正常時においても高いレベルとな
り、従来技術では正常状態と異常状態を区別できないと
いう問題点があった。
本発明の目的は、パルス状の書込み電流を通電する場
合でも、書込み電流の異常を検出することが可能な磁気
記録装置の書込み電流監視回路を提供することにある。
合でも、書込み電流の異常を検出することが可能な磁気
記録装置の書込み電流監視回路を提供することにある。
本発明の磁気記録装置の書込み電流監視回路は、第１
の書込みヘッドの両端の端子及び第２の書込みヘッドの
両端の端子にそれぞれ信号増幅用の第１から第４のトラ
ンジスタを接続し、書込みデータに基づいて第１から第
４のトランジスタを駆動して第１の書込みヘッドと第２
の書込みヘッドに対して交互にパルス状の書込み電流を
通電し、この状態における第１及び第２の書込みヘッド
の両端の端子の電位変化によって該書込みヘッドに流れ
る書込み電流の正常／異常を検出する磁気記録装置の書
込み電流監視回路に適用されるものであり、次の特徴を
有している。
の書込みヘッドの両端の端子及び第２の書込みヘッドの
両端の端子にそれぞれ信号増幅用の第１から第４のトラ
ンジスタを接続し、書込みデータに基づいて第１から第
４のトランジスタを駆動して第１の書込みヘッドと第２
の書込みヘッドに対して交互にパルス状の書込み電流を
通電し、この状態における第１及び第２の書込みヘッド
の両端の端子の電位変化によって該書込みヘッドに流れ
る書込み電流の正常／異常を検出する磁気記録装置の書
込み電流監視回路に適用されるものであり、次の特徴を
有している。
すなわち、前記第１の書込みヘッドの第１の端子は第
１のフリップフロップ回路のセット端子に接続され、第
１の書込みヘッドの第２の端子は第２のフリップフロッ
プ回路のセット端子に接続され、さらに第２の書込みヘ
ッドの第１の端子は第１のフリップフロップ回路のリセ
ット端子に接続され、第２の書込みヘッドの第２の端子
は第２のフリップフロップ回路のリセット端子に接続さ
れ、前記第１及び第２のフリップフロップの出力と、前
記第１の書込みヘッドに通電されたパルス状の書込み電
流と第２の書込みヘッドに通電されたパルス状の書込み
電流の論理和をとった信号と等価な論理和信号とが、異
常検出回路に入力され、前記第１のフリップフロップ回
路の出力は前記異常検出回路に設けられた第３のフリッ
プフロップ回路のデータ端子に入力され、前記第２のフ
リップフロップ回路の出力は前記異常検出回路に設けら
れた第４のフリップフロップ回路のデータ端子に入力さ
れ、前記第３及び第４のフリップフロップ回路は前記論
理和信号によって同期をとった後に出力を行ない、前記
第３のフリップフロップ回路の出力と前記第１のフリッ
プフロップ回路の出力との排他的論理和をとって前記異
常検出回路に設けられた第５のフリップフロップ回路の
データ端子に入力し、前記第４のフリップフロップ回路
の出力と前記第２のフリップフロップ回路の出力との排
他的論理和をとって前記異常検出回路に設けられた第６
のフリップフロップ回路のデータ端子に入力し、前記第
５及び第６のフリップフロップ回路は前記論理和信号に
よって同期をとった後に出力を行ない、前記第５のフリ
ップフロップ回路の反転出力と前記第６のフリップフロ
ップ回路の反転出力との排他的論理和をとって書込みヘ
ッドの正常／異常を示す信号として出力し、かつ前記第
５のフリップフロップ回路の反転出力と前記第６のフリ
ップフロップ回路の反転出力の論理積をとり、この論理
積信号と前記書込みヘッドの正常／異常を示す信号の反
転信号との論理積をとって、前記第１から第４のトラン
ジスタの正常／異常を示す信号として出力することを特
徴としている。
１のフリップフロップ回路のセット端子に接続され、第
１の書込みヘッドの第２の端子は第２のフリップフロッ
プ回路のセット端子に接続され、さらに第２の書込みヘ
ッドの第１の端子は第１のフリップフロップ回路のリセ
ット端子に接続され、第２の書込みヘッドの第２の端子
は第２のフリップフロップ回路のリセット端子に接続さ
れ、前記第１及び第２のフリップフロップの出力と、前
記第１の書込みヘッドに通電されたパルス状の書込み電
流と第２の書込みヘッドに通電されたパルス状の書込み
電流の論理和をとった信号と等価な論理和信号とが、異
常検出回路に入力され、前記第１のフリップフロップ回
路の出力は前記異常検出回路に設けられた第３のフリッ
プフロップ回路のデータ端子に入力され、前記第２のフ
リップフロップ回路の出力は前記異常検出回路に設けら
れた第４のフリップフロップ回路のデータ端子に入力さ
れ、前記第３及び第４のフリップフロップ回路は前記論
理和信号によって同期をとった後に出力を行ない、前記
第３のフリップフロップ回路の出力と前記第１のフリッ
プフロップ回路の出力との排他的論理和をとって前記異
常検出回路に設けられた第５のフリップフロップ回路の
データ端子に入力し、前記第４のフリップフロップ回路
の出力と前記第２のフリップフロップ回路の出力との排
他的論理和をとって前記異常検出回路に設けられた第６
のフリップフロップ回路のデータ端子に入力し、前記第
５及び第６のフリップフロップ回路は前記論理和信号に
よって同期をとった後に出力を行ない、前記第５のフリ
ップフロップ回路の反転出力と前記第６のフリップフロ
ップ回路の反転出力との排他的論理和をとって書込みヘ
ッドの正常／異常を示す信号として出力し、かつ前記第
５のフリップフロップ回路の反転出力と前記第６のフリ
ップフロップ回路の反転出力の論理積をとり、この論理
積信号と前記書込みヘッドの正常／異常を示す信号の反
転信号との論理積をとって、前記第１から第４のトラン
ジスタの正常／異常を示す信号として出力することを特
徴としている。
本発明によれば、２つの書込みヘッドの両端の端子電
位を監視することにより、書込みヘッドの正常／異常を
示す信号とトランジスタの正常／異常を示す信号を形成
することが可能な磁気記録装置の書込み電流監視回路を
提供することができる。
位を監視することにより、書込みヘッドの正常／異常を
示す信号とトランジスタの正常／異常を示す信号を形成
することが可能な磁気記録装置の書込み電流監視回路を
提供することができる。
以下添付の図面に示す実施例により、更に詳細に本発
明について説明する。
明について説明する。
第１図は本発明の磁気記録装置の書込み電流監視回路
の一実施例を示す回路図である。第１図に示す様に、コ
レクタ負荷型トランジスタ101,102のコレクタは、書込
みヘッド１の両端子に接続されると共に、フリップフロ
ップ106,107のセット端子に接続される。書込みデータ
a,bは、各々トランジスタ101,102のベースに接続され、
書込みデータａがハイレベルの時はトランジスタ101が
オンし、ヘッド１に矢印11の向きに電流が流れ、書込み
データｂがハイレベルの時はトランジスタ102がオン
し、ヘッド１に矢印11とは逆向きに電流が流れる。ヘッ
ド１に正常に電流が流れると上記いずれの場合もヘッド
１の両端子はローレベルとなり、フリップフロップ106,
107両方がセットされる。同様に、書込みデータc,dが各
々のベースに入力されるコレクタ負荷型トランジスタ10
3,104のコレクタは、書込みヘッド２の両端子に接続さ
れると共に、フリップフロップ106,107のリセット端子
に接続される。書込みデータc,dのいずれかがハイレベ
ルでヘッド２に正常に電流が流れると、ヘッド２の両端
子がローレベルとなり、フリップフロップ106,107が両
方ともリセットされる。フリップフロップ106,107の出
力e,fと書込みデータa,b,c,dの論理和ｔが、異常検出回
路108に入力され、ヘッド1,2のいずれかがオープンして
いることを示す信号ｎとトランジスタ101,102,103,104
のいずれかがオープンまたはショートしていることを示
す信号ｍを発生する。
の一実施例を示す回路図である。第１図に示す様に、コ
レクタ負荷型トランジスタ101,102のコレクタは、書込
みヘッド１の両端子に接続されると共に、フリップフロ
ップ106,107のセット端子に接続される。書込みデータ
a,bは、各々トランジスタ101,102のベースに接続され、
書込みデータａがハイレベルの時はトランジスタ101が
オンし、ヘッド１に矢印11の向きに電流が流れ、書込み
データｂがハイレベルの時はトランジスタ102がオン
し、ヘッド１に矢印11とは逆向きに電流が流れる。ヘッ
ド１に正常に電流が流れると上記いずれの場合もヘッド
１の両端子はローレベルとなり、フリップフロップ106,
107両方がセットされる。同様に、書込みデータc,dが各
々のベースに入力されるコレクタ負荷型トランジスタ10
3,104のコレクタは、書込みヘッド２の両端子に接続さ
れると共に、フリップフロップ106,107のリセット端子
に接続される。書込みデータc,dのいずれかがハイレベ
ルでヘッド２に正常に電流が流れると、ヘッド２の両端
子がローレベルとなり、フリップフロップ106,107が両
方ともリセットされる。フリップフロップ106,107の出
力e,fと書込みデータa,b,c,dの論理和ｔが、異常検出回
路108に入力され、ヘッド1,2のいずれかがオープンして
いることを示す信号ｎとトランジスタ101,102,103,104
のいずれかがオープンまたはショートしていることを示
す信号ｍを発生する。
第２図は異常検出回路108の詳細を示す回路図であ
り、第３図ないし第４図は各部信号のタイミングチャー
トである。第３図及び第４図から明らかなように、書込
みデータa,bの組みを一つの信号と見て、書込みデータ
c,dの組みを一つの信号と見ると、書込みデータa,bの組
みと書込みデータc,dの組みは交互にハイレベルにな
る。その結果、ヘッド1,2には、交互にパルス状の電流
が流れる。
り、第３図ないし第４図は各部信号のタイミングチャー
トである。第３図及び第４図から明らかなように、書込
みデータa,bの組みを一つの信号と見て、書込みデータ
c,dの組みを一つの信号と見ると、書込みデータa,bの組
みと書込みデータc,dの組みは交互にハイレベルにな
る。その結果、ヘッド1,2には、交互にパルス状の電流
が流れる。
第３図は正常に動作している場合を示している。第３
図において、書込みデータａまたはｂが入力されると、
フリップフロップ106,107がセットされ、書込みデータ
ｃまたはｄが入力されるとフリップフロップ106,107が
リセットされる。従って、フリップフロップ106,107の
出力e,fは同一のものとなる。出力e,fは、第２図のフリ
ップフロップ201,202のデータ端子Ｄに入力され、書込
みデータa,b,c,dの論理和をとった信号ｔがフリップフ
ロップ201,202のトリガ端子Ｔに入力されることによ
り、上記信号ｔと同期がとられる。同期が取られたフリ
ップフロップ201,202の出力g,hは、排他オア回路203,20
4に入力され、上記信号e,fとの排他的論理和がとられ
る。排他オア回路203,204の出力i,jは、出力e,fが書込
みデータａまたはｂのタイミングで正しくセットされ、
書込みデータｃまたはｄのタイミングで正しくリセット
された場合にローレベルとなる。従って、第３図では、
ローレベルとなる。出力i,jはフリップフロップ205,206
のデータ端子Ｄに入力され、信号ｔによって再同期さ
れ、その反転出力k,lとなる。反転出力k,lは排他オア回
路208に入力され、ヘッド１または２がオープン状態の
場合にハイレベルとなる信号ｎを得る。第３図では信号
ｎはローレベルであり、ヘッド1,2のオープン状態を検
出していない。反転出力k,lはアンド回路207に入力され
論理積がとられ、信号ｎがローレベルであるときにイン
バータ210によって開かれるアンド回路209を通って信号
ｍとなる。信号ｍは、トランジスタ101,102,103,104の
いずれかがオープンまたはショート状態であるときに、
ハイレベルとなる信号であり、第３図ではトランジスタ
101〜104のオープンまたはショートを検出していない。
図において、書込みデータａまたはｂが入力されると、
フリップフロップ106,107がセットされ、書込みデータ
ｃまたはｄが入力されるとフリップフロップ106,107が
リセットされる。従って、フリップフロップ106,107の
出力e,fは同一のものとなる。出力e,fは、第２図のフリ
ップフロップ201,202のデータ端子Ｄに入力され、書込
みデータa,b,c,dの論理和をとった信号ｔがフリップフ
ロップ201,202のトリガ端子Ｔに入力されることによ
り、上記信号ｔと同期がとられる。同期が取られたフリ
ップフロップ201,202の出力g,hは、排他オア回路203,20
4に入力され、上記信号e,fとの排他的論理和がとられ
る。排他オア回路203,204の出力i,jは、出力e,fが書込
みデータａまたはｂのタイミングで正しくセットされ、
書込みデータｃまたはｄのタイミングで正しくリセット
された場合にローレベルとなる。従って、第３図では、
ローレベルとなる。出力i,jはフリップフロップ205,206
のデータ端子Ｄに入力され、信号ｔによって再同期さ
れ、その反転出力k,lとなる。反転出力k,lは排他オア回
路208に入力され、ヘッド１または２がオープン状態の
場合にハイレベルとなる信号ｎを得る。第３図では信号
ｎはローレベルであり、ヘッド1,2のオープン状態を検
出していない。反転出力k,lはアンド回路207に入力され
論理積がとられ、信号ｎがローレベルであるときにイン
バータ210によって開かれるアンド回路209を通って信号
ｍとなる。信号ｍは、トランジスタ101,102,103,104の
いずれかがオープンまたはショート状態であるときに、
ハイレベルとなる信号であり、第３図ではトランジスタ
101〜104のオープンまたはショートを検出していない。
第４図はヘッド１がオープン状態の場合のタイミング
チャートである。ヘッド１がオープンしている為、書込
みデータａが入力されるとトランジスタ101のコレクタ
はローレベルとなるが、トランジスタ102のコレクタは
ローレベルとならない。従って、フリップフロップ106
はセットされるが、フリップフロップ107はセットされ
ない。同様に書込みデータｂが入力されるとフリップフ
ロップ107はセットされるが、フリップフロップ106はセ
ットされない。従ってフリップフロップ106,107の出力
e,fを書込みデータの論理和を示す信号ｔによって同期
をとった場合g,hと信号e,fとの排他的論理和i,jは、排
他的となる。従って、信号i,jを信号ｔにて再同期した
信号k,lの排他的論理和をとった出力ｎは“1"となり、
ヘッドがオープン状態であることを示す。
チャートである。ヘッド１がオープンしている為、書込
みデータａが入力されるとトランジスタ101のコレクタ
はローレベルとなるが、トランジスタ102のコレクタは
ローレベルとならない。従って、フリップフロップ106
はセットされるが、フリップフロップ107はセットされ
ない。同様に書込みデータｂが入力されるとフリップフ
ロップ107はセットされるが、フリップフロップ106はセ
ットされない。従ってフリップフロップ106,107の出力
e,fを書込みデータの論理和を示す信号ｔによって同期
をとった場合g,hと信号e,fとの排他的論理和i,jは、排
他的となる。従って、信号i,jを信号ｔにて再同期した
信号k,lの排他的論理和をとった出力ｎは“1"となり、
ヘッドがオープン状態であることを示す。
第５図はトランジスタ101がオープン状態である場合
のタイミングチャートである。第５図においても、第３
図及び第４図と同様に、書込みデータa,bの組みを一つ
の信号と見て、書込みデータc,dの組みを一つの信号と
見ると、書込みデータa,bの組みと書込みデータc,dの組
みは交互にハイレベルになる。その結果、ヘッド1,2に
は、交互にパルス状の電流が流れる。
のタイミングチャートである。第５図においても、第３
図及び第４図と同様に、書込みデータa,bの組みを一つ
の信号と見て、書込みデータc,dの組みを一つの信号と
見ると、書込みデータa,bの組みと書込みデータc,dの組
みは交互にハイレベルになる。その結果、ヘッド1,2に
は、交互にパルス状の電流が流れる。
第５図の場合には、トランジスタ101がオープンして
いる為、書込みデータａが入力されてもヘッド１の両端
子はローレベルとならず、フリップフロップ106,107共
にセットされない。従って、フリップフロップ106,107
の出力信号e,fは書込みデータｂが入力された時のみハ
イレベルとなる。ここで、出力e,fは一致するが、書込
みデータａでセットされない為、歯抜けの状態となる。
従って、信号e,fと、信号ｔにて同期した信号g,hとの排
他的論理和をとった出力信号i,jはハイレベルとなるこ
とがあり、信号i,jを信号ｔにて再同期した信号k,lはハ
イレベルとなることがある。信号e,fは一致している
為、信号k,lも一致しており、その論理積をとった信号
ｍは“1"となり、トランジスタ101〜104のいずれかがオ
ープン状態であることを示す。
いる為、書込みデータａが入力されてもヘッド１の両端
子はローレベルとならず、フリップフロップ106,107共
にセットされない。従って、フリップフロップ106,107
の出力信号e,fは書込みデータｂが入力された時のみハ
イレベルとなる。ここで、出力e,fは一致するが、書込
みデータａでセットされない為、歯抜けの状態となる。
従って、信号e,fと、信号ｔにて同期した信号g,hとの排
他的論理和をとった出力信号i,jはハイレベルとなるこ
とがあり、信号i,jを信号ｔにて再同期した信号k,lはハ
イレベルとなることがある。信号e,fは一致している
為、信号k,lも一致しており、その論理積をとった信号
ｍは“1"となり、トランジスタ101〜104のいずれかがオ
ープン状態であることを示す。
本実施例によれば、書込み電流が正常である場合と、
ヘッドがオープンしている場合と、トランジスタがオー
プンしている場合とを区別して検出できる為、異常部位
の指摘が容易となる。
ヘッドがオープンしている場合と、トランジスタがオー
プンしている場合とを区別して検出できる為、異常部位
の指摘が容易となる。
本発明によれば、書込み電流がパルス状の電流の場合
でも、該書込み電流の異常を検出でき、更に異常が発生
した場合に、異常原因の区分けを容易に行なう事が可能
になる効果がある。
でも、該書込み電流の異常を検出でき、更に異常が発生
した場合に、異常原因の区分けを容易に行なう事が可能
になる効果がある。
第１図は本発明の一実施例を示す回路図、第２図は第１
図に示す異常検出回路の具体例を示すブロック図、第３
図，第４図，第５図は第１図及び第２図に示す実施例の
動作を示すタイムチャートである。 1,2……書込みヘッド、101,102,103,104……コレクタ負
荷型トランジスタ、106,107……フリップフロップ、108
……異常検出回路。
図に示す異常検出回路の具体例を示すブロック図、第３
図，第４図，第５図は第１図及び第２図に示す実施例の
動作を示すタイムチャートである。 1,2……書込みヘッド、101,102,103,104……コレクタ負
荷型トランジスタ、106,107……フリップフロップ、108
……異常検出回路。
Claims (1)
- 【請求項１】第１の書込みヘッドの両端の端子及び第２
の書込みヘッドの両端の端子にそれぞれ信号増幅用の第
１から第４のトランジスタを接続し、書込みデータに基
づいて第１から第４のトランジスタを駆動して第１の書
込みヘッドと第２の書込みヘッドに対して交互にパルス
状の書込み電流を通電し、この状態における第１及び第
２の書込みヘッドの両端の端子の電位変化によって該書
込みヘッドに流れる書込み電流の正常／異常を検出する
磁気記録装置の書込み電流監視回路において、 前記第１の書込みヘッドの第１の端子は第１のフリップ
フロップ回路のセット端子に接続され、第１の書込みヘ
ッドの第２の端子は第２のフリップフロップ回路のセッ
ト端子に接続され、さらに第２の書込みヘッドの第１の
端子は第１のフリップフロップ回路のリセット端子に接
続され、第２の書込みヘッドの第２の端子は第２のフリ
ップフロップ回路のリセット端子に接続され、 前記第１及び第２のフリップフロップの出力と、前記第
１の書込みヘッドに通電されたパルス状の書込み電流と
第２の書込みヘッドに通電されたパルス状の書込み電流
の論理和をとった信号と等価な論理和信号とが、異常検
出回路に入力され、 前記第１のフリップフロップ回路の出力は前記異常検出
回路に設けられた第３のフリップフロップ回路のデータ
端子に入力され、前記第２のフリップフロップ回路の出
力は前記異常検出回路に設けられた第４のフリップフロ
ップ回路のデータ端子に入力され、前記第３及び第４の
フリップフロップ回路は前記論理和信号によって同期を
とった後に出力を行ない、 前記第３のフリップフロップ回路の出力と前記第１のフ
リップフロップ回路の出力との排他的論理和をとって前
記異常検出回路に設けられた第５のフリップフロップ回
路のデータ端子に入力し、前記第４のフリップフロップ
回路の出力と前記第２のフリップフロップ回路の出力と
の排他的論理和をとって前記異常検出回路に設けられた
第６のフリップフロップ回路のデータ端子に入力し、前
記第５及び第６のフリップフロップ回路は前記論理和信
号によって同期をとった後に出力を行ない、 前記第５のフリップフロップ回路の反転出力と前記第６
のフリップフロップ回路の反転出力との排他的論理和を
とって書込みヘッドの正常／異常を示す信号として出力
し、かつ前記第５のフリップフロップ回路の反転出力と
前記第６のフリップフロップ回路の反転出力の論理積を
とり、この論理積信号と前記書込みヘッドの正常／異常
を示す信号の反転信号との論理積をとって、前記第１か
ら第４のトランジスタの正常／異常を示す信号として出
力することを特徴とする磁気記録装置の書込み電流監視
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62167875A JP2511051B2 (ja) | 1987-07-07 | 1987-07-07 | 磁気記録装置の書込み電流監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62167875A JP2511051B2 (ja) | 1987-07-07 | 1987-07-07 | 磁気記録装置の書込み電流監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6413204A JPS6413204A (en) | 1989-01-18 |
| JP2511051B2 true JP2511051B2 (ja) | 1996-06-26 |
Family
ID=15857695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62167875A Expired - Lifetime JP2511051B2 (ja) | 1987-07-07 | 1987-07-07 | 磁気記録装置の書込み電流監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2511051B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2520906B2 (ja) * | 1987-05-27 | 1996-07-31 | 富士通株式会社 | 異常検出回路 |
-
1987
- 1987-07-07 JP JP62167875A patent/JP2511051B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6413204A (en) | 1989-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2511051B2 (ja) | 磁気記録装置の書込み電流監視回路 | |
| US4862078A (en) | Circuit for detecting defects of a magnetic recording head | |
| JPS6356118A (ja) | デジタル保護継電器の監視方法 | |
| JPS596572A (ja) | 集積化磁気センサ | |
| JP2520906B2 (ja) | 異常検出回路 | |
| JP2814303B2 (ja) | 磁気ヘッド異常検出回路 | |
| JPH0642277Y2 (ja) | 情報入力装置 | |
| SU1337840A1 (ru) | Устройство дл контрол состо ний цифровых схем | |
| JPS63233382A (ja) | スキュー検出装置 | |
| JPS62297765A (ja) | デジタル出力回路用故障診断回路 | |
| JP2682074B2 (ja) | 磁気記録用書込みデータ監視装置 | |
| JP2549536B2 (ja) | 度数登算パルス検出回路の故障検出方式 | |
| JP2559571B2 (ja) | フェ−ルセ−フ回路 | |
| JPH0646143Y2 (ja) | 集積回路 | |
| JP2806658B2 (ja) | 電池低電圧検出回路 | |
| KR970017445A (ko) | 브이시알(vcr) 테이프의 콘트롤 신호 듀티 판정 회로 | |
| KR930004098B1 (ko) | 디지탈 경보 표시신호 감지회로 | |
| JPH1082658A (ja) | 入力信号レベル判定装置 | |
| JPS6249720A (ja) | 動作モニタ付ｐｉｎダイオ−ドスイツチ | |
| JPS63227356A (ja) | サ−マルヘツド駆動回路 | |
| JPH0218494B2 (ja) | ||
| JPH0685628A (ja) | クロック断検出回路 | |
| JPS62152034A (ja) | キ−検出回路 | |
| JPH01316017A (ja) | ２相型スタティックフリップフロップ回路 | |
| JPS63136195A (ja) | 警報監視回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 12 |