SU1337840A1 - Устройство дл контрол состо ний цифровых схем - Google Patents

Abstract

И:и)бретение относитс  к автоматике и вычислительной технике и может найти применение при разработке и наладке 3B.V и цифровых устройств. Изобретение расшир ет функциональные возможности уст)ойст ва и повышает достоверность контрол  состо ни  цифроны.х схем, так как иозво.ч от определ ть состо ние 1)брыв, независимо от пол рности напр жени , исследовать амм- выходных снгнале)В без дополнитс.и.- ных искажений. Устройство содержит блоки 1 и 2 зан1,иты, блок 3 согласовани , формирователь 4 импульсов, дискриминатор 5 уровней, блок 6 выделени  третьего состо ни , блок 7 ана. нкза, буферный усилитель 8. Блок 3 содержит резистор 9 и операционный усилитель 10 13лок 5 состоит нл компараторов 11 и 12, б,1ок fi содержит О-трип еры 13 и 15, элемент 2 И-НН 14. pc.uicrop 16, инвертор 17. : лемент 3 И-HF. 8. инвертор 19. В устр(йсгве имеютс  niyn 21. входные и выходные шины, 1иины источников питани . зыст|)одсйстви( у1тройстиа определ елс  быст)одействием ()ационп() ID усилител  10, компараторов И и 2 и в)( менем заде)жки 1:еми обрмгио св зи oi В11|хода компа|)атора 12 ю входа тупа 21. 2 ил. (Л гз СО СО 00 4 О фиг f

Description

Изобретение относитс  к автоматике и вычислите. технике и может быть применено при разработке, наладке и рем()нте ЗВЛ и цифровых устройств.

Цель изобретени  - расширение фуик циональных возможностей устройстиа и по вышение достоверности контрол  состо ни  цифровых схем за счет определенип состо ни  «Обрыв иа входе щупа независимо ог пол рности напр жени , и возможнсдти не только достоверно определ ть момент inj  влени  и исчезновени  третьего сосго нии на выходе цифровых схем, но и иссле.ч.с- вать амплитуды выходных сигиа. иж без до 11олнительн1 1х искажений, что позвол ет зна чительно повысить достоверность контро,1  цп(})ровых схем, преимун1ественно с грем  госто ни ми.

lia фи . 1 11ри зедена блок-схема чгтройсг на: на фиг. 2 временные диа1)а.ммы ,,- 01ИЫ устройства.

Устройство дл  контрол  СОС1 ОЯИИЙ ЦЛ(|1

)(,ц|)1х схем содержит б.токи 1 и 2 илаиты. блок 3 согласовани , формировагел, 4 им- ;|.1ьсов, дискриминатор 5 уровней, б.юк ii иьшмени  т) состо ни , б. юк 7 амали |, |. буферН|,1Й уси;1итель 8. Блок 3 ()Iл,lco а|1п  содержит резистор 9 и операционный ус . игге.И) 10. Дискриминатор Г) yjioaHcii сосюиг И компараторов II и 12, б.иж Г) .ie)niH .3-го состо ни  содержит / -триг |Г р 13 с ;к-||ихронными установ()чн1,1ми А и .Ч -к одами, . 14 2И-НЕ, О-т)11 гер 1..) . асинхронными установочными R- и .S вход,1 ми, рсзисгор И), инвертор 17. . ieMeii: IS ... инвертор 19. инвертор 20 Крп Ml того, ii стр()йстве имеетс  :uyi; 21 iiihiia 22 строЙ1 тва «Строб, выход 23 vci pniiciHa IIoMexa, выход 24 ycrpoi icina Данные, выход 25 устройства «Слроб дан ны, выход 2() устройства «Третье сосгои ние, 27 устройства «Сгроб третье го состо ни , Н1ина 28 источника питани  ОК ((.)б|ца  И1ина), тина 29 источника ни- га1ш  ..)В, тина 3f) источника питани  --158, тина ,31 источника питани 

1SB, 1иина 32 источника питани  (;В. П1ИНЫ 33, 34, 35, 36 источника ни- 1ани  «Ьон1 «L. on2, «Uon3. «1 oii4 и тина .38 -f 12В, идун1а  от источника 37 1и (ани .

1Цуп 21 соединен с блоком 1 запдиты и o.iOKOM 2 защиты, выход блока 1 защиты .оединен с входом блока 3 со|-ласовани , 11,гход которого соединен с входом дискриминатора Г) у|м)вней, первый выход которого соединен с входом блока 7 анализа, а вто рой выход соединен с вторым входом бло ка 7 ана.1иза и входом блока 6 выделени  г нчьего состо ни , один из вьгходов кото рого соединен с входом формировате.т  i импульсов, выход которого соединен с б. :о ком 2 зап1иты, а второй выход блока t, , 1ени  третьего состо ни   вл етс  вы.хг; дом 26 ст|1ойства «Трегье сосю нис

5

0

5

0

5

0

второй вход соединен с Н1иной 22 «Строб., входом инвертора 2(1 и входом буферного уси;1ител  8, выход которого  вл етс  выходом 25 уст)О11сгва «Строб данных, а выход иршертора 20  нлнетсн выходом 27 устройства «( греть(го состо ни , первый и второй выходы блсжа 7 анали.за  вл ютс  р ыходами 23, 24 устройства «Помеха и «/1анные, причем б. 1ок 3 согласовани  состоит ич операционного ч силител  10, вход, которого соединен с блоком I защиты и через резистор 9 с тиной 28 «С)В, а выход (-оединен с .дикриминатором 5 уровней , который c(jcroHT из компараторов 1 1 и 12, каждый из когорых состоит из двух компараторов, соединенных по выходам мон- гажным ИДИ, цриче.м одни входы компараторов со1 лин кггс  соответственно с тинами источника III г. шп  и оц1-33, lk)n2-34. I ()||.3 35, (.oii4-.3i( а (.1рые входы соединены с F-ibixo;inM fj. I jK.- со ласонани , вы- х.)Д кг)мпа)атора 1 1 сос .тинен с первьгм BXCJ дом б,;1ока 7 анализа, а выход компаратора 12 соединен с вторым входом блока 7 ана.тиза и вхо.юм б.чок. (i выделени  третьего соп1  м;|и. который состоит из инверто- )а 17, нход KOTopoi o сс единен с вторым входом :1И( кримина гора 5 уровней и вторым входом блока 7 ана, (cocтo щe o из схемы ИСКД()Ч.ЛК)1ЛРГ- ИДИ и буферного уси, 1ител ). перв1 1м чх(хтом элемента 14 2И- ИЕ, а ВЫМ1Д со( .. riepj-sbiM входо - элемента 18 ПИ. нгорой BXO.I которого гоединен с 22 ()б. установочным /(-fixo.ioM ) три:-г-( р.;| .3, С-входом Л-триггс- ра Г), входо.м И|( 20. входом буферного vcn. |и 1 c. iji S, гретий соедипеп г входом и 1Ы рг(;ра 19 и инверсным выходом О-трипера 15. ,-i выхгхч сое.тинен с фор- мирова 4 импульсов, уст;:)1овочн| 1м -входкм //-григ1е)а 1.3, О и С-входы кг.)- торого соединещ с D-входом D-триггера 15 и iiiHHoii «OB 28. а выход соединен с вторым входом ;1емента 2И-И1: 4, выхи ; К(ггорог() соединен с установочным ,S-Bxoji/M 0-три Ч ра 15, установочный R-KXO.I которого соединен через )езистор 16 с ()й «4-5В 29, а выход инвертора 19  вл емс  выходом 26 устройства «Третье состо ние, источник 37 1игани  содержит необходимые д,1|  )аботы олоков тины напр женич 28 «ОВ, 29 «-f5B, 30 «+15В, 31 «-15В, ,32 « ИЬ:. .38 - t-l2fi.. причем щииы 30. 31 исц||.ч1,з г;пс-, :..;; ита)1и  только оиера..,ионЧОГО СИ. ;|| ( Д.-1Я

уси. ;11 (;; 10. а тины 38, 32 голь- |. 1  схем к(.1мнарат(;ров II . .:.1  олпка защиты 1 используютс  . и 2, а д,т  блока .защиты 2 :ьп К)тс  rn.ii.Ki) 111ин1 1 28 и 29. при- б.:|(.)ки и 2 защиты построены по ..си.ческой схеме диодного ограничител . Ус1ройс1во раб(ггае1 следующим образом. 1ри включении питании на щуп 21 по- ьаегг  Hcc. KMvevoc н.црч.- -.ени . а на тину лрог. iio.iaio -v: с: ;))щие имну.тьсы

и

I П . 11

: . чем

K. l,

(именпс  в виду импульсы, ак швный p(i веиь у которых Еи 1сокий), причем строби- рующие HMiiv. ibcu расположены во времен ном интервале внутри исследуем,1х импульсов; что показана.) на диаграмме.

На диаграмме (фиг. 2) 11о.ици ми но оси ординат указаны напр жени  в Волы ах, а - на выходе 27 «Строб третьего состо ни  ; b - на выходе 26 «Третье состо ние ; с --- на выходе 25 «Строб данных ; d -- на выходе 24 «Данные ; е - на выходе 23 «Помеха ; f - на ишне «Строб 22; g - на входе щупа 21; но оси абсцисс указано врем 

Передним фронтом стробирующие импульсы сбрасывают О-триггер 15 в нулевое состо ние, и на инверсном выходе D-триг- гера 15, если на 5-входе отсутствует «О, устанавливаетс  уровень «1, а на (),чс устройства «Третье состо ние 26 уровень «О, при эт()м д:1  записи информации г выходов 23 и 24 устройства «Помеха и «Данные ипюльуп етс  передний фронт сигнала с В1 1хода 25 ус1ройства «Строб дан ных, :)Т()т сигна.т шхтностью повтор ет сиг нал с 1иип1, 22 ..троб, а дли :iarnic:i информации с 2(i устройсгва йТ;)еты состо ние с. 1ужит передний фронт сигнал,i с выхода 27 устройства «Строб третьего со сто ни , который  вл етс  инверти(Н)ван ным сигналом с Н1ины 22 «Строб.

гели нх(.. ДНС)е напр жение меньше 6 В или больше , срабатывают блоки 1 и 2 защиты, на входе блока 3 co, ia- совани  напр жение лежит в нpeдe.кl -6В .. f 5В, а на выходе формироват1 1и внутренних ст))1Пнх импульсов в делах ОВ. -|-Г)В. хюк 3 согласовани  представл ет собой понтог)итоль, построенный на бысл родей. тнук)1лей аналоговой микрс схеме с поленым транзистором на входе, и его входное сопротивление очень великс.) и онре дел с с  только величиной резистора 9, на выходе блока 3 согласовани  форма сигнала идентична форме сигнала на входе и опре дел етс  ПО )ен1Н()стью операционного усилител .

Пороги срабатывани  дискриминатора уровней 5 задаютс  напр жени ми н)ин Uonl - Llon4 (соответственно 33 - 36).

Блок анализа 7 предназначен дл  формировани  сигналов на выходе устройства «Данные 24 и «Помеха 23. Если задать напр жение тин Uonl-Uon4 (33-36) таким образом,, что Uonl-Uon2; Uon3 11оп4, , , Uon3 Uonl, TO на тине 24 «Данные 24 уровень «О присутствует в случае, если напр жение на туне 21 меньше по абсолютной велич ше, чем напр жение на шине Uon 3. Если обозначить напр жение на щупе UB, то r-iTo М .;жнг) .записать: lUnxi Uon3. Это об1)Ясн етс  тем, что в этом случае на выходе схе.мы компарато)а 11 присутствует уровень ..

IA-.M iU.,, .Uui.5. 10 на 1 1 1ХоД1 - ci ройства «Данные 24 прнс гсшхст х ровень «1. 1;с,:1и Uoiil 1 « Uon3 или Uon2 : 1 и-- UoH4, то на выходе компарагора

12 станав,1иваетс  уровень , а на выходе KOMiiapa гора I 1 уроиоШ) .(, а на выхо.и 23 усгройстна «Помеха (i(iBeiii., «I Если .iil па Bi.ixo.ie 23 хстройспк «Помеха устанав.чинаегс  П;ВС |{ь «О, на

выходе 24 устройства «Данн1 1е ровень «О, при угом до npnxo.ia стробирук)П1е1 о импульса на входе инвертора 17 и j,ieMeii- та 2И-ПЕ 14 устанав, 1иваегс  р1)иень «(), на выходе инвертора 17 и на первом входе ь лемента ЗП-НЕ 18 уровень «1, а на

выходе элемента 2И-НЕ 14 и S входе /3-триг- г ера 15 - ypOBefib «I.

Учитыва , что до по влени  входе ni

0

0

напр жени 

на выходе

компаратора 12 бы.ю напр жение уровн  «1, К) на выходе инвертора 17 был siui BCiib d), на в1)Гходе :)лемента ЗП-ПЕ Ь уровень , на ,5-вх()дс D-триггера 13 уровень «1, а на выходе / -триг1ера 13 до по влени  стробируюшсмо имну,ьса с unt Н1,1 22 (троб уровень «(., го noc,ie пп в

5 лени  iUnx i llonl до по влени  С1роби)н) цею импульса с типы 22 «Слроб v o сто ние выхода элемента 2П-ПЕ 14 и S-iixo- да ZJ -триггера 15, а гакже инверсного выхода этого триггер, на р) -Н , не измепнлось, а па ныходе 2ti c ipoiicTB,i

0 Т)егье сосго нио 1акжг не и (Мгни.юсь и остаетс  на р(|цн(- ;()...-.

ll(uM( по в:к пин егрог ) KjiiKTo имну. и, (.Л I тины 22 :(/I jii;n. .чи (i.ie э. К - MeHia ЗИ-П1 I coiTOHHiie и «мен емс  с на «О, который ус 1:1на1(.111в;)(Ч /..) eji 13

5 II .S-входу в единичное (осгонпие, а ( .мировате,чь 4 имп, 1ьсов нн((ер1ирует эю: «0.- и формирует .е с амплитудой -Ь5В, которь1Й через б,1ок 2 uiiiuniji пост пает па вход 21. Так как чп щупе присутствует уровень «О, а выхо.т б.юка 2 защиты зашуптировам малым вь1хг)днь1м )тивлением исследуемой цифровой схемы , то состо ние па входе niyna 21 не измен етс , а также не измен етс  сосго - ние дискриминатора 5 ровней и состо ние

с всех выходов устройств «Помеха 23, «Данные 24, «Третье состо ние 26 также не измен етс . Если на входе щупа 21 установлено третье состо ние (сосго ние обрыва ), то на выходе блока 3 сог,тасовании устанавливаетс  напр жение уровн  «О,

Q так как резистор 9 соединен с тиной «ОВ 28, па выходе компаратора 12 устанавливаетс  уровень «О, так как 0 ;Uonl, и состо ние всех б. стройства до при хода стробирующего импу,тьса с тины «Строб 22 не отличаетс  от ранее рас5 смотренного случа , когда 11,, :.Uoii 1. После прихода стробирукицего импульса элеменг ЗИ-НЕ 18 переходиг в состо ние «О, при этом устан,чвлииаег D-rpnriei.) 1 i по S-входу

в единичное состо ние и на влором входе .1 е м е н т н 14 2 И - Н Е у ст а и а в. i и н а етс   «I , на выходе блока 2 зашиты состо ние измен етс  из «О U «1, в этом случае на выходе блока 3 согласовани  устанавливаетс  напр жение, уровень KOTopoi o выше, чем I oiil, на выходе компаратора 12 «I, котора  переводит элемент 14 2И-НЕ: из состо ни  «I в «О. Таким образом, D-триггер 15 устанавливаетс  по S-входу в единичное состо ние, а на инверсном его входе формируетс  «О, на выходе 26 уст юйства «Третье состо ние состо ние измен етс  с «О в «1. Кроме того, на выходе инвертора 17 устанавливаетс  «О, на выходе : лемента 18 ЗИ-НЕ и на входе формировател  4 импульсов и 5-вх{)де О-триггера 13 - «I, импульс на выходе формировател  4 .1ьсов : ,аканчиваетс  и состо ние на входе inviia 21 не отличаетс  от обрыва.

По заве)Н1ени1о импульса с Н1ины 22 -(/гроб на выходе инвертора 20 и выходе 27 усг|1ойства «Строб третьего состо ни  формируетс  :1о,-|ожитель)|ый перепад, предпаз- наченньи тл  записи информации с В1)1хода 2ti ycrpoiiciBa «Третье С1)сто ние, а также но завершению импульса с шины 22 «Строб /) триггер 13 устанавливаетс  в нулевое сосго ние но Л -входу, ;i на выходе улемен- т; 14 2И-НЕ и S-входе A. -TpHiTepa 15 с ганаЕ , 1Иваетс  « I .

С.осго ние выхода 2Н «Третье coi-то ние Н( и (меи ет -  до ио влс ни  очс-редног о )Са С шины 22 «(юб, кого|1ый передним фронтом по пе 1еводиг O-TfiHi- I ер 1 Г) в нулевое состо ние и на ипверс ном |и)1ходе iron) )а устанавливаегс  с(к Т()Яни1 «1, а на 1и) 2Г) устройства Г). ы. состожше «О. Да. 1ьнейп1ее сосго ние в Ixoдa 26 устройства «Третье со- сго пие зависит от состо ни  на входе шу- па 21. Таким образом, информаци  на выходах 23 и 24 устройства «Помеха, «/1анные устанавливаетс  до прихода импульса с шины 22 «(троб и в течение iroi o импульса не измен етс , а на выходе 2( устройства «Третье состо ние информаци  устанавлнваетс  до окончани  импу,1ьса с шины 22 «Строб и до начала с,тедую- шего этого имнульса не измен етс .

Быст)одейс гвие устройства он)еде, 1нетс  быстродействием операциоппого усплите,т  И), компараторов 11 и 12 и временем задержки цепи обратпой св зи от выхода компа)атора 12 до входа шупа 21, резистор Я выбираетс  пор дка дес тков мОм дл  увеличени  входного сопротивлени  устройства. Таким образом, устройство позвол ет контролнровать цифровые схем1 1 не только с ноложительньим уровнем сигна

лов «О и «I, но и с отрицательным уровнем этих сигша.чов, а пороги срабатывани  задаютс  произвольно напр жением П1ИН (Jon 1 1;оп4 (33 ,36), при эюм устройство реагирует одинаково как на сигналы положительного у(М)Вн , так и отрицательного .

Формула u:i itpi гени 

,.., J.

Устроисгво д;1  конт)ол  состс  нии цифровых схем, содержащее шуп, соединенный через последовательно соединенные первый блок зашиты и б;1ок со асовани  с первым входом дискриминатора уровней, перг вый выход которого соединен с первым входом блока анализа, первый выход которого соединен с первым выходом устройства, шины д,т  иол,к.м1очени  исгочника питании. формп)овате,1;. им |у:1ьсов. первый инвертор, отличаннцссс  те.м, чт(, с це,1ью расн1ире0 ни  функционалы1ых возможностей и новь1- шени  Д(к товерр1ости контрол , в него введены второй 6,(jK зашиты, буферный уси- ,1ите;|. б.юк выде.аени  третье1-о состо ни , содержащий второй и третий инверторы, первый и второй D-г И1гге)ы, элемент 2И-НЕ,

резистор, племен г ЗИ-HF-., выход которо о соединен с иход(;м формировател  импу.чь- сов и установочн1)1м ..S-входом первого D- . Л -вход кого)ого соединен с «Строб, nej)BbiM вчо.чом элемента ЗИ-НЕ.

„ входом nepsiiH 1 инвг-ртора, пход(;м буферного уси. 1ите.:1  и С-ь;()До.м второго О-т)иггера. выход которою соединен с вторым входом элемента ЗИ-HL . и входом второго инве|| тора, выход KOToptJrtJ сое. щнен с BTOpiiiM выходом устройства, третий вход элемента

ЗИ-НЕ соединен с выходом третьего инвертора , вход когорого соединен с первым входом э. 2И-ЫЕ, вторым входом блока анализа и вторым выходом дискрими- нато)а уровней, второй, третий, четвертый и входы которого соединены с С(..ч.1Т0 г етствую1цими к.леммами ы  1голк,)чени  источника онорног ) н:|п) жени , формироват(л  импульсов через второй блок защиты соединен со шупом, О-входы первого и второго D-триггеров соединене. с С -вх(.)дом нервого О-триг|-ера и с обшей шиной, выход первого /J-триггера соединен с вторым входом элемента 2И-НЕ, выход которого соединен с Л-входом второго / -триггера, / -вход KOTopoid через резистор соединен с клеммой д,1Я подк.1К.)чени  источника питани , вто)ой выход блока анализа, выход буферно|() усилител  и выход перв .ио ин- ве| ГО|)а соединены соотве1ственно с г)е- тьим, четвертым и п тым выходами ст- ройства.

5

0

p

ъ

П П П П П П

о.

Г1.

F

дбрыб

П

-t t

t

J: t

«Ci

Q

.

П

Claims (1)

1. Устройство для контроля состояний цифровых схем, содержащее щуп, соединенный через последовательно соединенные первый блок защиты и блок согласования с первым входом дискриминатора уровней, первый выход которого соединен с первым входом блока анализа, первый выход которого соединен с первым выходом устройства, шины для подключения источника питания, формирователь импульсов, первый инвертор, отличающееся тем, что, с целью расширения функциональных возможностей и повышения достоверности контроля, в него введены второй блок защиты, буферный усилители,. блок выделения третьего состояния, содержащий второй и третий инверторы, первый и второй [)-триггеры, элемент 2И-НЕ. резистор, элемент ЗИ-НЕ., выход которого соединен е входом формирователя импульсов и установочным S-входом первого Dтриггера. А* вход которого соединен с шиной «Строб», первым входом элемента ЗИ-НЕ. входом перш ил инвертора, входом буферного усилителя и /’-входом второго D-триггера, выход которого соединен с вторым входом элемента ЗИ-НЕ и входом второго инвер тора, выход которого соединен с вторым выходом устройства, третий вход элемента ЗИ-НЕ соединен с выходом третьего инвертора, вход которого соединен с первым входом элемента 2И-НЕ, вторым входом блока анализа и вторым выходом дискриминатора уровней, второй, третий, четвертый и пятый входы которого соединены с соответствующими клеммами для подключения источника опорного напряжения, выход формирователя импульсов через второй блок защиты соединен со щупом, D-входы первого и второго D-триггеров соединены с (7-входом первого 72-триггера и с общей шиной, выход первого D-триггера соединен с вторым входом элемента 2И-НЕ, выход которого соединен с S-входом второго D-триггера, /2-вход которого через резистор соединен с клеммой для подключения источника питания, второй выход блока анализа, выход буферного усилителя и выход первого инвертора соединены соответственно с третьим. четвертым и пятым выходами устройства.