JPH0218494B2 - - Google Patents
Info
- Publication number
- JPH0218494B2 JPH0218494B2 JP1494783A JP1494783A JPH0218494B2 JP H0218494 B2 JPH0218494 B2 JP H0218494B2 JP 1494783 A JP1494783 A JP 1494783A JP 1494783 A JP1494783 A JP 1494783A JP H0218494 B2 JPH0218494 B2 JP H0218494B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- terminals
- output
- converter
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/22—Means for limiting or controlling the pin/gate ratio
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、主としてマイクロコンピユータ等の
CPUによりデータ処理が行なわれる機器におけ
るデータ入力処理に用いられるマトリツクス型入
力装置に関するものである。
CPUによりデータ処理が行なわれる機器におけ
るデータ入力処理に用いられるマトリツクス型入
力装置に関するものである。
〈従来の技術〉
斯かるマイクロコンピユータ等のCPUにより
データ処理が行なわれる機器におけるデータ入力
処理には、一般に第１図に示すようなマトリツク
ス型入力装置が用いられている。即ち、マイクロ
コンピユータ４の各出力ポートO0〜O3から走査
的に出力されるキー読み込み信号がそれぞれ抵抗
Rbを介してキーマトリツクス１の各行端子２に
入力される。キーマトリツクス１の何れのキーも
押圧操作されていない場合には、キーマトリツク
ス１の各列端子３がそれぞれ抵抗Ｒ，Raを介し
て共通接続された直流電源の直流電圧Vaがマイ
クロコンピユータ４の各入力ポートI0〜I5に入力
される。そして、何れかのキーが押圧操作される
と、そのキーが接続されている列端子に対応する
入力ポートI0〜I5の入力信号が変化することによ
り、押圧キーを検出してその押圧キーにより選択
された信号を入力するようになつている。
データ処理が行なわれる機器におけるデータ入力
処理には、一般に第１図に示すようなマトリツク
ス型入力装置が用いられている。即ち、マイクロ
コンピユータ４の各出力ポートO0〜O3から走査
的に出力されるキー読み込み信号がそれぞれ抵抗
Rbを介してキーマトリツクス１の各行端子２に
入力される。キーマトリツクス１の何れのキーも
押圧操作されていない場合には、キーマトリツク
ス１の各列端子３がそれぞれ抵抗Ｒ，Raを介し
て共通接続された直流電源の直流電圧Vaがマイ
クロコンピユータ４の各入力ポートI0〜I5に入力
される。そして、何れかのキーが押圧操作される
と、そのキーが接続されている列端子に対応する
入力ポートI0〜I5の入力信号が変化することによ
り、押圧キーを検出してその押圧キーにより選択
された信号を入力するようになつている。
〈発明が解決しようとする課題〉
ところで、前記マトリツクス型入力装置では、
キー検出信号をデジタル量として入力している。
即ち、“１”または“０”の１ビツト入力である
ため、キーマトリツクス１の１行に対しマイクロ
コンピユータ４を構成するLSIの一つの出力ポー
トを必要とするだけでなく、キーマトリツクス１
の１列に対し一つの入力ポートを必要とするの
で、キーマトリツクス１の列数が多くなると、そ
れに伴つて入力ポートも同数だけ必要とする欠点
がある。
キー検出信号をデジタル量として入力している。
即ち、“１”または“０”の１ビツト入力である
ため、キーマトリツクス１の１行に対しマイクロ
コンピユータ４を構成するLSIの一つの出力ポー
トを必要とするだけでなく、キーマトリツクス１
の１列に対し一つの入力ポートを必要とするの
で、キーマトリツクス１の列数が多くなると、そ
れに伴つて入力ポートも同数だけ必要とする欠点
がある。
本発明は、このような従来の問題点に鑑みてな
されたものであり、LSI等の入力ポート数を半減
させながらもキーマトリツクスの押圧キーを正確
に検出することのできるマトリツクス型入力装置
を提供することを技術的課題とするものである。
されたものであり、LSI等の入力ポート数を半減
させながらもキーマトリツクスの押圧キーを正確
に検出することのできるマトリツクス型入力装置
を提供することを技術的課題とするものである。
〈課題を解決するための手段〉
本発明は、上記した課題を達成するための技術
的手段として、マトリツクス型入力装置を以下の
ように構成した。即ち、キーマトリツクスの各行
端子または各列端子に、読み取り制御部の各出力
ポートを個別に接続し、該キーマトリツクスの各
列端子または各行端子を２個一対として組み合わ
せるとともに、この各２個づつの端子を互いに向
きが逆のダイオードを介してそれぞれ接続し、こ
のそれぞれ接続した各共通接続点を、Ａ−Ｄコン
バータを介して前記読み取り制御部の中央処理装
置に接続し、前記読み取り制御部に、レベルの異
なる２種のキー読み込み信号を順次前記各出力ポ
ートから出力するとともに、この各キー読み込み
信号に対応して前記Ａ−Ｄコンバータに異なる閾
値を設定し、このＡ−Ｄコンバータの２種の出力
デジタル信号から押圧キーが同一極性の前記ダイ
オードが接続された前記列端子または行端子の２
種のグループの何れに属するかを判別するグルー
プ判別手段と、このグループ判別手段により判別
されたグループの端子に接続された前記ダイオー
ドの極性に対応するキー検出信号を前記各出力ポ
ートから走査的に出力し、前記Ａ−Ｄコンバータ
の出力から押圧キーを検出するキー検出手段とを
備えたことを特徴として構成されている。
的手段として、マトリツクス型入力装置を以下の
ように構成した。即ち、キーマトリツクスの各行
端子または各列端子に、読み取り制御部の各出力
ポートを個別に接続し、該キーマトリツクスの各
列端子または各行端子を２個一対として組み合わ
せるとともに、この各２個づつの端子を互いに向
きが逆のダイオードを介してそれぞれ接続し、こ
のそれぞれ接続した各共通接続点を、Ａ−Ｄコン
バータを介して前記読み取り制御部の中央処理装
置に接続し、前記読み取り制御部に、レベルの異
なる２種のキー読み込み信号を順次前記各出力ポ
ートから出力するとともに、この各キー読み込み
信号に対応して前記Ａ−Ｄコンバータに異なる閾
値を設定し、このＡ−Ｄコンバータの２種の出力
デジタル信号から押圧キーが同一極性の前記ダイ
オードが接続された前記列端子または行端子の２
種のグループの何れに属するかを判別するグルー
プ判別手段と、このグループ判別手段により判別
されたグループの端子に接続された前記ダイオー
ドの極性に対応するキー検出信号を前記各出力ポ
ートから走査的に出力し、前記Ａ−Ｄコンバータ
の出力から押圧キーを検出するキー検出手段とを
備えたことを特徴として構成されている。
〈作用〉
いま、キーマトリツクスの一方から寄数番目の
各列端子にマイクロコンピユータに対し順方向の
ダイオードをそれぞれ接続し、且つ偶数番目の各
列端子にマイクロコンピユータに対し逆方向のダ
イオードをそれぞれ接続した場合について説明す
る。先ず、順方向のダイオードに対応する正電圧
と逆方向のダイオードに対応する負電圧とのレベ
ルの異なる２種のキー読み込み信号が読み取り制
御部の各出力ポートから順次出力されるととも
に、この２種のキー読み込み信号のレベルに対応
したレベルの閾値がＡ−Ｄコンバータに設定され
る。
各列端子にマイクロコンピユータに対し順方向の
ダイオードをそれぞれ接続し、且つ偶数番目の各
列端子にマイクロコンピユータに対し逆方向のダ
イオードをそれぞれ接続した場合について説明す
る。先ず、順方向のダイオードに対応する正電圧
と逆方向のダイオードに対応する負電圧とのレベ
ルの異なる２種のキー読み込み信号が読み取り制
御部の各出力ポートから順次出力されるととも
に、この２種のキー読み込み信号のレベルに対応
したレベルの閾値がＡ−Ｄコンバータに設定され
る。
従つて、Ａ−Ｄコンバータの２種の出力デジタ
ル信号により、押圧キーがキーマトリツクスの奇
数番列のキーか、または偶数番列のキーか、或い
は複数のキーが多重押圧されたかを判別される。
その判別結果に基づいて、押圧キーがキーマトリ
ツクスの奇数番列のキーであると判別された場合
には、正電圧のキー検出信号が各出力ポートから
走査的に順次出力され、一方、押圧キーがキーマ
トリツクスの偶数番列のキーであると判別された
場合には、負電圧のキー検出信号が各出力ポート
から走査的に順次出力され、何れの場合にも、キ
ー検出信号の何れの出力ポートからの出力タイミ
ングで読み取り制御部の入力に変化が生じたかに
より、押圧キーが検出される。
ル信号により、押圧キーがキーマトリツクスの奇
数番列のキーか、または偶数番列のキーか、或い
は複数のキーが多重押圧されたかを判別される。
その判別結果に基づいて、押圧キーがキーマトリ
ツクスの奇数番列のキーであると判別された場合
には、正電圧のキー検出信号が各出力ポートから
走査的に順次出力され、一方、押圧キーがキーマ
トリツクスの偶数番列のキーであると判別された
場合には、負電圧のキー検出信号が各出力ポート
から走査的に順次出力され、何れの場合にも、キ
ー検出信号の何れの出力ポートからの出力タイミ
ングで読み取り制御部の入力に変化が生じたかに
より、押圧キーが検出される。
〈実施例〉
以下、本発明の好ましい一実施例について図面
を参照しながら詳細に説明する。
を参照しながら詳細に説明する。
第２図は本発明の一実施例を示す、同図におい
て、第１図と回路構成上相違する点は、キーマト
リツクス１の図の左から奇数番号目の，，
で示す各列端子３に、マイクロコンピユータ４に
向かつて順方向のダイオードＤ１〜Ｄ３を直列接
続し、且つ図の左から偶数番号目の，，で
示す各列端子３に、マイクロコンピユータ４に向
かつて逆方向のダイオードＤ４〜Ｄ６を直列接続
し、向きが互いに逆の隣接する各２個のダイオー
ドＤ１，Ｄ４，Ｄ２，Ｄ５，Ｄ３，Ｄ６を共通接
続し、この三つの共通接続点をマイクロコンピユ
ータ４の各入力ポートI0〜I2を介してマイクロコ
ンピユータ４に内蔵のＡ−Ｄコンバータ５に接続
した構成のみである。
て、第１図と回路構成上相違する点は、キーマト
リツクス１の図の左から奇数番号目の，，
で示す各列端子３に、マイクロコンピユータ４に
向かつて順方向のダイオードＤ１〜Ｄ３を直列接
続し、且つ図の左から偶数番号目の，，で
示す各列端子３に、マイクロコンピユータ４に向
かつて逆方向のダイオードＤ４〜Ｄ６を直列接続
し、向きが互いに逆の隣接する各２個のダイオー
ドＤ１，Ｄ４，Ｄ２，Ｄ５，Ｄ３，Ｄ６を共通接
続し、この三つの共通接続点をマイクロコンピユ
ータ４の各入力ポートI0〜I2を介してマイクロコ
ンピユータ４に内蔵のＡ−Ｄコンバータ５に接続
した構成のみである。
そして、マイクロコンピユータ４は、ROMに
記憶されている第３図に示すようなプログラムに
従つて信号処理する。また、マイクロコンピユー
タ４の各出力ポートO0〜O3からは第４図ａ，ｂ
にそれぞれV00〜V00で示すような電圧波形の信
号が出力される。この何れの信号V00〜V00も、
ハイレベルのＸ部とローレベルのＹ部とのレベル
の異なる２種のキー読み込み信号を先ず出力する
とともに、第５図に示すようにＸ部のキー読み込
み信号に対しVXの閾値電圧を、且つＹ部のキー
読み込み信号に対しVYの閾値電圧をＡ−Ｄコン
バータ５に設定する。この閾値電圧VX，VYの設
定はプログラムのソフトウエアにより実行され
る。
記憶されている第３図に示すようなプログラムに
従つて信号処理する。また、マイクロコンピユー
タ４の各出力ポートO0〜O3からは第４図ａ，ｂ
にそれぞれV00〜V00で示すような電圧波形の信
号が出力される。この何れの信号V00〜V00も、
ハイレベルのＸ部とローレベルのＹ部とのレベル
の異なる２種のキー読み込み信号を先ず出力する
とともに、第５図に示すようにＸ部のキー読み込
み信号に対しVXの閾値電圧を、且つＹ部のキー
読み込み信号に対しVYの閾値電圧をＡ−Ｄコン
バータ５に設定する。この閾値電圧VX，VYの設
定はプログラムのソフトウエアにより実行され
る。
キーマトリツクス１の何れかのキーが押圧操作
された場合には、マイクロコンピユータ４の何れ
かの入力ポートI0〜I2に第５図の〜の何れか
一つの電圧波形が印加される。即ち、マイクロコ
ンピユータ４に対し順方向にダイオードＤ１〜Ｄ
３が接続された〜の奇数番目の列端子３の何
れかの列に属するキーが押圧操作された場合に
は、第５図に示すように、Ｘ部において上限閾
値VXよりも大きいVss電圧が入力され、且つＹ部
において下限閾値VYよりも大きい直流電源の電
源電圧Vaが入力され、共に閾値VX，VYより大き
いことによりＡ−Ｄコンバータ５からは１，１の
デジタル信号が出力される。
された場合には、マイクロコンピユータ４の何れ
かの入力ポートI0〜I2に第５図の〜の何れか
一つの電圧波形が印加される。即ち、マイクロコ
ンピユータ４に対し順方向にダイオードＤ１〜Ｄ
３が接続された〜の奇数番目の列端子３の何
れかの列に属するキーが押圧操作された場合に
は、第５図に示すように、Ｘ部において上限閾
値VXよりも大きいVss電圧が入力され、且つＹ部
において下限閾値VYよりも大きい直流電源の電
源電圧Vaが入力され、共に閾値VX，VYより大き
いことによりＡ−Ｄコンバータ５からは１，１の
デジタル信号が出力される。
マイクロコンピユータ４に対し逆方向にダイオ
ードＤ４〜Ｄ６が接続された〜の偶数番目の
列端子３の何れかの列に属するキーが押圧操作さ
れた場合には、第５図に示すように、Ｘ部にお
いて上限閾値VXよりも小さい電源電圧Vaが入力
され、且つＹ部において下限閾値VYよりも小さ
いVDD電圧が入力され、共に閾値VX，VYより小
さいことによつてＡ−Ｄコンバータ５からは０，
０のデジタル信号が出力される。
ードＤ４〜Ｄ６が接続された〜の偶数番目の
列端子３の何れかの列に属するキーが押圧操作さ
れた場合には、第５図に示すように、Ｘ部にお
いて上限閾値VXよりも小さい電源電圧Vaが入力
され、且つＹ部において下限閾値VYよりも小さ
いVDD電圧が入力され、共に閾値VX，VYより小
さいことによつてＡ−Ｄコンバータ５からは０，
０のデジタル信号が出力される。
また、マイクロコンピユータ４に対し順方向に
ダイオードＤ１〜Ｄ３が接続された〜の寄数
番目の列端子３の何れかの列に属するキーと、マ
イクロコンピユータ４に対し逆方向にダイオード
Ｄ４〜Ｄ６が接続された〜の偶数番目の列端
子３の何れかの列に属するキーとが、同時に押圧
操作された場合には、第５図に示すようにＸ部
において上限閾値VXよりも大きいVss電圧が入力
され、且つＹ部において下限閾値VYよりも小さ
いVDD電圧が入力され、Ａ−Ｄコンバータ５から
は１，０のデジタル信号が出力される。
ダイオードＤ１〜Ｄ３が接続された〜の寄数
番目の列端子３の何れかの列に属するキーと、マ
イクロコンピユータ４に対し逆方向にダイオード
Ｄ４〜Ｄ６が接続された〜の偶数番目の列端
子３の何れかの列に属するキーとが、同時に押圧
操作された場合には、第５図に示すようにＸ部
において上限閾値VXよりも大きいVss電圧が入力
され、且つＹ部において下限閾値VYよりも小さ
いVDD電圧が入力され、Ａ−Ｄコンバータ５から
は１，０のデジタル信号が出力される。
更に、何れのキーも押圧操作されていない場合
には、何れの各入力ポートI0〜I2にも、第５図
に示すように電源電圧Vaが入力される。尚、抵
抗Raは抵抗Rbに比べて十分に抵抗値が大きく、
電源電圧Vaは、０＞Va＞VDDの範囲にあり、閾
値VXは、Vss＞XX＞Vaの範囲に設定され、且つ
下限値VYは、Va＞VY＞VDDの範囲に設定されて
いる。
には、何れの各入力ポートI0〜I2にも、第５図
に示すように電源電圧Vaが入力される。尚、抵
抗Raは抵抗Rbに比べて十分に抵抗値が大きく、
電源電圧Vaは、０＞Va＞VDDの範囲にあり、閾
値VXは、Vss＞XX＞Vaの範囲に設定され、且つ
下限値VYは、Va＞VY＞VDDの範囲に設定されて
いる。
次に、第３図のフローチヤートに従い作用につ
いて説明する。先ず、前述のようにマイクロコン
ピユータ４の各出力ポートO0〜O3から第５図に
示すＸ部のVss電圧とＹ部のVDDとのレベルの異
なる２種のキー読み込み信号が順次出力され、そ
の時のマイクロコンピユータ４の何れかの入力ポ
ートI0〜I2の入力電圧が第５図の〜の何れか
の波形になることから、〜列のキーが押圧操
作されたか、〜列のキーが押圧操作された
か、或いはその何れでもないかを、Ａ−Ｄコンバ
ータ５の出力デジタル信号から判別する。
いて説明する。先ず、前述のようにマイクロコン
ピユータ４の各出力ポートO0〜O3から第５図に
示すＸ部のVss電圧とＹ部のVDDとのレベルの異
なる２種のキー読み込み信号が順次出力され、そ
の時のマイクロコンピユータ４の何れかの入力ポ
ートI0〜I2の入力電圧が第５図の〜の何れか
の波形になることから、〜列のキーが押圧操
作されたか、〜列のキーが押圧操作された
か、或いはその何れでもないかを、Ａ−Ｄコンバ
ータ５の出力デジタル信号から判別する。
〜列のキーが押圧操作されたと判別された
場合には、第４図ａに示すＺ部の正論理のキー検
出信号が各出力ポートO0〜O3から走査的に出力
され、〜列に対応する入力ポートI0〜I2の何
れにキー検出信号のどのタイミングで正パルスが
検出されたかにより、押圧操作されたキーが検出
される。
場合には、第４図ａに示すＺ部の正論理のキー検
出信号が各出力ポートO0〜O3から走査的に出力
され、〜列に対応する入力ポートI0〜I2の何
れにキー検出信号のどのタイミングで正パルスが
検出されたかにより、押圧操作されたキーが検出
される。
同様に、〜列のキーが押圧操作されたと判
別された場合には、第４図ｂに示すＺ部の負論理
のキー検出信号が各出力ポートO0〜O3から走査
的に出力され、〜列に対応する入力ポートI0
〜I2の何れにキー検出信号のどのタイミングで負
パルスが検出されたかにより、押圧操作されたキ
ーが検出される。
別された場合には、第４図ｂに示すＺ部の負論理
のキー検出信号が各出力ポートO0〜O3から走査
的に出力され、〜列に対応する入力ポートI0
〜I2の何れにキー検出信号のどのタイミングで負
パルスが検出されたかにより、押圧操作されたキ
ーが検出される。
また、異常なキー操作として、例えば第２図に
おける「Ａ」と「Ｅ」の異なる列の二つのキーを
同時に押圧操作した場合には、列と列の列端
子３に対応する入力ポートI0，I1に、Ａ−Ｄコン
バータ５において１，１のデジタル信号が出力さ
れる電圧が入力されることにより判別される。ま
た、「Ａ」と「Ｃ」の同一列の二つのキーが同時
に押圧操作された場合には、Ｉ列の列端子３に対
応する入力ポートI0に、Ａ−Ｄコンバータ５にお
いて１，１のデジタル信号が出力される電圧が２
回続けて入力されることで判別される。このよう
な多重押圧操作の場合の取り扱いは、入力信号の
読み込みを禁止するか、或いは優先順位を設けて
両方とも入力を許容するかの二通りがあるが、本
発明の要旨から外れるので、説明を省略する。
おける「Ａ」と「Ｅ」の異なる列の二つのキーを
同時に押圧操作した場合には、列と列の列端
子３に対応する入力ポートI0，I1に、Ａ−Ｄコン
バータ５において１，１のデジタル信号が出力さ
れる電圧が入力されることにより判別される。ま
た、「Ａ」と「Ｃ」の同一列の二つのキーが同時
に押圧操作された場合には、Ｉ列の列端子３に対
応する入力ポートI0に、Ａ−Ｄコンバータ５にお
いて１，１のデジタル信号が出力される電圧が２
回続けて入力されることで判別される。このよう
な多重押圧操作の場合の取り扱いは、入力信号の
読み込みを禁止するか、或いは優先順位を設けて
両方とも入力を許容するかの二通りがあるが、本
発明の要旨から外れるので、説明を省略する。
尚、本発明は、前記説明並びに図面の内容にの
み限定されるものではなく請求の範囲を逸脱しな
い限り種々の変形例をも包含しえる。例えば、キ
ーマトリツクスの各列端子をそれぞれマイクロコ
ンピユータの各出力ポートに個別に接続するとと
もに、キーマトリツクスの各行端子を２個一対と
して組み合わせてこの各２個づつの端子を互いに
向きが逆のダイオードを介してそれぞれ共通接続
するようにしても前記実施例と同様の効果を得ら
れるのは言うまでもない。
み限定されるものではなく請求の範囲を逸脱しな
い限り種々の変形例をも包含しえる。例えば、キ
ーマトリツクスの各列端子をそれぞれマイクロコ
ンピユータの各出力ポートに個別に接続するとと
もに、キーマトリツクスの各行端子を２個一対と
して組み合わせてこの各２個づつの端子を互いに
向きが逆のダイオードを介してそれぞれ共通接続
するようにしても前記実施例と同様の効果を得ら
れるのは言うまでもない。
〈発明の効果〉
以上のように本発明のマトリツクス型入力装置
によると、マイクロコンピユータ等の読み取り制
御部の１個の入力ポートに対しキーマトリツクス
の２列または２行の端子を共通接続しながらも押
圧キーを正確に検出できるので、マトリツクス配
線を大幅に簡素化できる。しかも、異なるキーを
同時に押圧した場合の誤動作を確実に防止するこ
とができる。
によると、マイクロコンピユータ等の読み取り制
御部の１個の入力ポートに対しキーマトリツクス
の２列または２行の端子を共通接続しながらも押
圧キーを正確に検出できるので、マトリツクス配
線を大幅に簡素化できる。しかも、異なるキーを
同時に押圧した場合の誤動作を確実に防止するこ
とができる。
第１図は従来装置の電気回路図、第２図は本発
明の一実施例の電気回路図、第３図はそれのフロ
ーチヤート、第４図はそれのキー読み込み信号並
びにキー検出信号の波形図、第５図はそれのＡ−
Ｄコンバータへの入力信号の説明図である。 １……キーマトリツクス、２……行端子、３…
…列端子、４……マイクロコンピユータ（読み取
り制御部）、５……Ａ−Ｄコンバータ、O0〜O3…
…出力ポート、I0〜I2……入力ポート。
明の一実施例の電気回路図、第３図はそれのフロ
ーチヤート、第４図はそれのキー読み込み信号並
びにキー検出信号の波形図、第５図はそれのＡ−
Ｄコンバータへの入力信号の説明図である。 １……キーマトリツクス、２……行端子、３…
…列端子、４……マイクロコンピユータ（読み取
り制御部）、５……Ａ−Ｄコンバータ、O0〜O3…
…出力ポート、I0〜I2……入力ポート。
Claims (1)
- １ キーマトリツクスの各行端子または各列端子
に、読み取り制御部の各出力ポートを個別に接続
し、該キーマトリツクスの各列端子または各行端
子を２個一対として組み合わせるとともに、この
各２個づつの端子を互いに向きが逆のダイオード
を介してそれぞれ接続し、このそれぞれ接続した
各共通接続点を、Ａ−Ｄコンバータを介して前記
読み取り制御部の中央処理装置に接続し、前記読
み取り制御部に、レベルの異なる２種のキー読み
込み信号を順次前記各出力ポートから出力すると
ともに、この各キー読み込み信号に対応して前記
Ａ−Ｄコンバータに異なる閾値を設定し、このＡ
−Ｄコンバータの２種の出力デジタル信号から押
圧キーが同一極性の前記ダイオードが接続された
前記列端子または行端子の２種のグループの何れ
に属するかを判別するグループ判別手段と、この
グループ判別手段により判別されたグループの端
子に接続された前記ダイオードの極性に対応する
キー検出信号を前記各出力ポートから走査的に出
力し、前記Ａ−Ｄコンバータの出力から押圧キー
を検出するキー検出手段とを備えたことを特徴と
するマトリツクス型入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014947A JPS59140549A (ja) | 1983-01-31 | 1983-01-31 | マトリツクス型入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014947A JPS59140549A (ja) | 1983-01-31 | 1983-01-31 | マトリツクス型入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59140549A JPS59140549A (ja) | 1984-08-11 |
| JPH0218494B2 true JPH0218494B2 (ja) | 1990-04-25 |
Family
ID=11875164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58014947A Granted JPS59140549A (ja) | 1983-01-31 | 1983-01-31 | マトリツクス型入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59140549A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63188750U (ja) * | 1987-05-22 | 1988-12-05 | ||
| JPH02224010A (ja) * | 1990-01-12 | 1990-09-06 | Fujitsu Ten Ltd | 双方向マトリクス入力装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093337A (ja) * | 1973-12-19 | 1975-07-25 | ||
| JPS55147729A (en) * | 1979-05-08 | 1980-11-17 | Sharp Corp | Data inpt unit |
-
1983
- 1983-01-31 JP JP58014947A patent/JPS59140549A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093337A (ja) * | 1973-12-19 | 1975-07-25 | ||
| JPS55147729A (en) * | 1979-05-08 | 1980-11-17 | Sharp Corp | Data inpt unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59140549A (ja) | 1984-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0628020B2 (ja) | キー入力装置 | |
| JPS5914838B2 (ja) | フィ−ルドプログラマブル素子 | |
| JPH0218494B2 (ja) | ||
| US8013761B2 (en) | Switching matrix for an input device | |
| US20060082541A1 (en) | Input detection device and related method | |
| JP4093407B2 (ja) | 過電流検出回路 | |
| JP2953633B2 (ja) | 論理ｉｃ試験機用テストベクタ発生器 | |
| JPH0149063B2 (ja) | ||
| JP7331543B2 (ja) | 組電池監視システム及び組電池の故障判定方法 | |
| JPH0720617Y2 (ja) | 論理状態判別装置 | |
| JP2602404Y2 (ja) | カウンタ回路 | |
| JPH09196975A (ja) | 信号出力回路及びピーク検出回路 | |
| JPS61117796A (ja) | 半導体記憶装置 | |
| JPH11260225A (ja) | 入力切換装置 | |
| JPS6215888B2 (ja) | ||
| SU480082A1 (ru) | Устройство дл обнаружени неисправностей в электрическом монтаже | |
| US7999420B2 (en) | Key input device | |
| JPS60254217A (ja) | キ−マトリツクス回路 | |
| JPS6349917A (ja) | スイツチの開閉状態認識回路 | |
| SU363201A1 (ru) | Библиотека | |
| JPH0567185B2 (ja) | ||
| JPS60182277A (ja) | 電荷注入装置の駆動回路 | |
| JPS60128523A (ja) | 入力制御回路 | |
| JPH01122207A (ja) | 出力回路 | |
| JPH0312744A (ja) | エラー検出回路 |