JPH0567185B2 - - Google Patents
Info
- Publication number
- JPH0567185B2 JPH0567185B2 JP25730787A JP25730787A JPH0567185B2 JP H0567185 B2 JPH0567185 B2 JP H0567185B2 JP 25730787 A JP25730787 A JP 25730787A JP 25730787 A JP25730787 A JP 25730787A JP H0567185 B2 JPH0567185 B2 JP H0567185B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- input
- multiplexers
- multiplexer
- voltage signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005856 abnormality Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Description
〔産業上の利用分野〕
本発明は電圧信号が入力されるアナログマルチ
プレクサ回路の診断を行なうのに適したアナログ
入力装置に関し、特にその入力マルチプレクサ回
路の改良に関するものである。 〔従来の技術〕 従来の技術では、第２図に示すように、例えば
４つの電圧信号V1〜V4が入力されるアナログマ
ルチプレクサ１１と、その出力値VOUTをAD（ア
ナログ・デジタル）変換するAD変換器１３と、
マイクロプロセツサ（CPU）やROM，RAMな
どのメモリから成るCPUシステム１４と、デコ
ーダ１６ａとから構成され、CPUシステム１４
内のCPUで指定されたアナログマルチプレクサ
１１の各チヤネルCH１〜CH４の電圧のAD変換
を行ない、そのAD変換値をCPUで取り込む方式
が一般的である。なお、第２図中、２１はバスラ
イン、２３はチヤネル選択デジタル信号ラインで
あり、また符号Ａ，Ｂはアナログマルチプレクサ
１１のチヤネルアドレス端子、同じく符号Ｅはイ
ネーブル端子である。 〔発明が解決しようとする問題点〕 しかしながら、このような従来の方式において
は、下記の項ないし項に示すような異常（故
障）が生じてもCPU側では異常なAD変換値とは
気が付かず、正常な値として処理が行なわれてし
まうので、システムとしての信頼性が低いという
問題があつた。 CPUシステム１４からデコーダ１６ａまで
のバスライン２１の異常により別のチヤネル
（CH１〜CH４のいずれか１つ）が選択されて
しまう。 デコーダ１６ａあるいはチヤネル選択デジタ
ル信号ライン２３の異常により別のチヤネルが
選択されてしまう。 アナログマルチプレクサ１１の異常により別
のチヤネルが選択されてしまう。もしくは、正
しいチヤネルが選択されても、入力とは異なつ
た電圧が出力されてしまう。 〔問題点を解決するための手段〕 本発明は上記のような問題点を解決するため、
アナログマルチプレクサを並列的に接続して２重
化し、この２つのアナログマルチプレクサに同一
電圧信号を入力せしめてその出力信号を比較する
ことにより、アナログマルチプレクサ回路の診断
を行なうアナログ入力装置において、アナログ入
力信号の選択にあたつて、前記２つのアナログマ
ルチプレクサに与える選択デジタルコード値がそ
れぞれなるように入力接続を施したことを特徴と
する電圧信号入力マルチプレクサ回路である。 〔作用〕 本発明においては、ある１つの電圧信号を２つ
の異なつたアナログマルチプレクサを通してそれ
ぞれAD変換を行ない、その２つのAD変換値を
出力信号として比較することにより、その差があ
る範囲内におさまつていれば正常とみなし、そう
でなければ異常とする。したがつて、同一の電圧
信号を入力する２つのアナログマルチプレクサの
各チヤネルのアドレスをFMECA的に工夫するこ
とによつて、そのアナログマルチプレクサやデコ
ーダ、チヤネル選択デジタル信号ラインなどの異
常を高い確率で検出することが可能になる。 〔実施例〕 以下、本発明を図面に示す実施例に基づいて詳
述する。 第１図は本発明に係る電圧信号入力マルチプレ
クサ回路をCPUシステムのアナログ入力系に適
用したときの一実施例を示すブロツク図である。
この実施例は、アナログマルチプレクサ（以下、
マルチプレクサという）１１X，１１Yを並列的に
接続して２重化し、４つの電圧信号V1〜V4を異
なる２つのマルチプレクサ１１X，１１Yで受けて
アンプ１２を通してそれぞれについてAD変換器
１３でAD変換してCPUシステム１４に取り込
み、その２つのAD変換値を比較することによ
り、その差からアナログマルチプレクサ系の診断
を行なうものとなつている。 このとき、CPUシステム１４からはバスライ
ン２１およびラツチストローブ信号ライン２２を
介してそれぞれチヤネル選択用データ入力、ラツ
チストローブ信号がラツチ回路１５の各端子D1
〜D5，CLKに入力され、このラツチ回路１５の
出力のうち出力Q1，Q2がチヤネル選択デジタル
コード信号としてマルチプレクサ１１Xおよび１
１Yの各チヤネルアドレス端子Ａ，Ｂに入力され
ている。そして、出力Q3，Q4およびQ5がデコー
ダ１６のデータ入力端子AD，BDおよびイネーブ
ル端子Dに入力されていて、そのデコーダ１６
の出力3がマルチプレクサ１１Yのイネーブル端
子2に、その出力4がマルチプレクサ１１Xの
イネーブル端子1にそれぞれ入力されている。
これにより、アナログ入力信号としての１つの電
圧信号V1〜V4を２つの異なつたマルチプレクサ
１１X，１１Yを通して選択したうえ、AD変換器
１３でAD変換を行ない、その２つのAD変換値
をCPUシステム１４に取り込むものとなつてい
る。なお、第１図において第２図と同一符号は同
一または相当部分を示す。またラツチ回路１５の
出力Q1〜Q5と各マルチプレクサ１１X，１１Yに
て選択される電圧信号V1〜V4との対応関係の一
例を第１表に示す。
プレクサ回路の診断を行なうのに適したアナログ
入力装置に関し、特にその入力マルチプレクサ回
路の改良に関するものである。 〔従来の技術〕 従来の技術では、第２図に示すように、例えば
４つの電圧信号V1〜V4が入力されるアナログマ
ルチプレクサ１１と、その出力値VOUTをAD（ア
ナログ・デジタル）変換するAD変換器１３と、
マイクロプロセツサ（CPU）やROM，RAMな
どのメモリから成るCPUシステム１４と、デコ
ーダ１６ａとから構成され、CPUシステム１４
内のCPUで指定されたアナログマルチプレクサ
１１の各チヤネルCH１〜CH４の電圧のAD変換
を行ない、そのAD変換値をCPUで取り込む方式
が一般的である。なお、第２図中、２１はバスラ
イン、２３はチヤネル選択デジタル信号ラインで
あり、また符号Ａ，Ｂはアナログマルチプレクサ
１１のチヤネルアドレス端子、同じく符号Ｅはイ
ネーブル端子である。 〔発明が解決しようとする問題点〕 しかしながら、このような従来の方式において
は、下記の項ないし項に示すような異常（故
障）が生じてもCPU側では異常なAD変換値とは
気が付かず、正常な値として処理が行なわれてし
まうので、システムとしての信頼性が低いという
問題があつた。 CPUシステム１４からデコーダ１６ａまで
のバスライン２１の異常により別のチヤネル
（CH１〜CH４のいずれか１つ）が選択されて
しまう。 デコーダ１６ａあるいはチヤネル選択デジタ
ル信号ライン２３の異常により別のチヤネルが
選択されてしまう。 アナログマルチプレクサ１１の異常により別
のチヤネルが選択されてしまう。もしくは、正
しいチヤネルが選択されても、入力とは異なつ
た電圧が出力されてしまう。 〔問題点を解決するための手段〕 本発明は上記のような問題点を解決するため、
アナログマルチプレクサを並列的に接続して２重
化し、この２つのアナログマルチプレクサに同一
電圧信号を入力せしめてその出力信号を比較する
ことにより、アナログマルチプレクサ回路の診断
を行なうアナログ入力装置において、アナログ入
力信号の選択にあたつて、前記２つのアナログマ
ルチプレクサに与える選択デジタルコード値がそ
れぞれなるように入力接続を施したことを特徴と
する電圧信号入力マルチプレクサ回路である。 〔作用〕 本発明においては、ある１つの電圧信号を２つ
の異なつたアナログマルチプレクサを通してそれ
ぞれAD変換を行ない、その２つのAD変換値を
出力信号として比較することにより、その差があ
る範囲内におさまつていれば正常とみなし、そう
でなければ異常とする。したがつて、同一の電圧
信号を入力する２つのアナログマルチプレクサの
各チヤネルのアドレスをFMECA的に工夫するこ
とによつて、そのアナログマルチプレクサやデコ
ーダ、チヤネル選択デジタル信号ラインなどの異
常を高い確率で検出することが可能になる。 〔実施例〕 以下、本発明を図面に示す実施例に基づいて詳
述する。 第１図は本発明に係る電圧信号入力マルチプレ
クサ回路をCPUシステムのアナログ入力系に適
用したときの一実施例を示すブロツク図である。
この実施例は、アナログマルチプレクサ（以下、
マルチプレクサという）１１X，１１Yを並列的に
接続して２重化し、４つの電圧信号V1〜V4を異
なる２つのマルチプレクサ１１X，１１Yで受けて
アンプ１２を通してそれぞれについてAD変換器
１３でAD変換してCPUシステム１４に取り込
み、その２つのAD変換値を比較することによ
り、その差からアナログマルチプレクサ系の診断
を行なうものとなつている。 このとき、CPUシステム１４からはバスライ
ン２１およびラツチストローブ信号ライン２２を
介してそれぞれチヤネル選択用データ入力、ラツ
チストローブ信号がラツチ回路１５の各端子D1
〜D5，CLKに入力され、このラツチ回路１５の
出力のうち出力Q1，Q2がチヤネル選択デジタル
コード信号としてマルチプレクサ１１Xおよび１
１Yの各チヤネルアドレス端子Ａ，Ｂに入力され
ている。そして、出力Q3，Q4およびQ5がデコー
ダ１６のデータ入力端子AD，BDおよびイネーブ
ル端子Dに入力されていて、そのデコーダ１６
の出力3がマルチプレクサ１１Yのイネーブル端
子2に、その出力4がマルチプレクサ１１Xの
イネーブル端子1にそれぞれ入力されている。
これにより、アナログ入力信号としての１つの電
圧信号V1〜V4を２つの異なつたマルチプレクサ
１１X，１１Yを通して選択したうえ、AD変換器
１３でAD変換を行ない、その２つのAD変換値
をCPUシステム１４に取り込むものとなつてい
る。なお、第１図において第２図と同一符号は同
一または相当部分を示す。またラツチ回路１５の
出力Q1〜Q5と各マルチプレクサ１１X，１１Yに
て選択される電圧信号V1〜V4との対応関係の一
例を第１表に示す。
【表】
以上説明したように本発明によれば、マルチプ
レクサを並列的に接続して２重化し、同一の電圧
信号が入力される２つのマルチプレクサの出力信
号の比較を行なうことにより、その比較結果に基
づいてマルチプレクサ回路系の診断を行なうこと
ができ、システムとしての信頼性を高めることが
できる効果がある。
レクサを並列的に接続して２重化し、同一の電圧
信号が入力される２つのマルチプレクサの出力信
号の比較を行なうことにより、その比較結果に基
づいてマルチプレクサ回路系の診断を行なうこと
ができ、システムとしての信頼性を高めることが
できる効果がある。
第１図は本発明によるマルチプレクサ回路を
CPUシステムのアナログ入力系に適用したとき
の一実施例を示すブロツク図、第２図は従来例を
示すブロツク図である。 １１X，１１Y…アナログマルチプレクサ、１３
…AD変換器、１４…CPUシステム、１５…ラツ
チ回路、１６…デコーダ。
CPUシステムのアナログ入力系に適用したとき
の一実施例を示すブロツク図、第２図は従来例を
示すブロツク図である。 １１X，１１Y…アナログマルチプレクサ、１３
…AD変換器、１４…CPUシステム、１５…ラツ
チ回路、１６…デコーダ。
Claims (1)
- １ アナログマルチプレクサを並列的に接続して
２重化し、この２つのアナログマルチプレクサに
同一電圧信号を入力せしめてその出力信号を比較
することにより、アナログマルチプレクサ回路の
診断を行なうアナログ入力装置において、アナロ
グ入力信号の選択にあたつて、前記２つのアナロ
グマルチプレクサに与える選択デジタルコード値
がそれぞれ異なるように入力接続を施したことを
特徴とする電圧信号入力マルチプレクサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25730787A JPH01101020A (ja) | 1987-10-14 | 1987-10-14 | 電圧信号入力マルチプレクサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25730787A JPH01101020A (ja) | 1987-10-14 | 1987-10-14 | 電圧信号入力マルチプレクサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01101020A JPH01101020A (ja) | 1989-04-19 |
| JPH0567185B2 true JPH0567185B2 (ja) | 1993-09-24 |
Family
ID=17304538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25730787A Granted JPH01101020A (ja) | 1987-10-14 | 1987-10-14 | 電圧信号入力マルチプレクサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01101020A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4801180B2 (ja) | 2009-03-06 | 2011-10-26 | 株式会社日立製作所 | 多チャンネルアナログ入出力回路の故障診断装置及び故障診断方法 |
-
1987
- 1987-10-14 JP JP25730787A patent/JPH01101020A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01101020A (ja) | 1989-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3821418B2 (ja) | ワイヤハーネス検査方法 | |
| JPH0567185B2 (ja) | ||
| JPH05101228A (ja) | アナログ入力カードシステム | |
| JPH0198034A (ja) | 多重冗長系回路 | |
| JP2616196B2 (ja) | 制御装置の異常検出回路 | |
| JPH09311825A (ja) | Ｒｏｍ監視回路 | |
| JP2000066990A (ja) | 接続認識イベント回路 | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| SU1163329A1 (ru) | Устройство непрерывного тестового диагностировани линейных цифровых систем | |
| JPH0325229Y2 (ja) | ||
| JPH05227642A (ja) | 電源診断方式 | |
| JPS59172001A (ja) | アナログ出力切換装置 | |
| JPS6133531Y2 (ja) | ||
| KR100294706B1 (ko) | 경보 버퍼 자체 진단 시스템 및 그를 이용한 자체 진단 방법 | |
| JPH0495885A (ja) | 大規模集積回路故障検出回路 | |
| JPS6249270A (ja) | 回路診断装置 | |
| JP2591470B2 (ja) | 信号処理装置 | |
| JP3880941B2 (ja) | ディジタル保護継電装置 | |
| JPH0218740B2 (ja) | ||
| CN115398252A (zh) | 集成电路 | |
| JPH07248882A (ja) | アナログ入力処理装置 | |
| JPS62150178A (ja) | 多点デジタル出力回路診断方式 | |
| JPH0312744A (ja) | エラー検出回路 | |
| JPH04206864A (ja) | 半導体検査回路 | |
| JPH06202963A (ja) | メモリ故障検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |