JPH04206864A - 半導体検査回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体集積回路を検査する半導体検査回路の
改良に関する。

（従来の技術） 近年、半導体集積回路の高集積化、高密度化が進み、こ
のため半導体集積回路の検査方法が一層複雑になって来
ている。

従来の半導体検査回路を第４図に示すブロック図に基い
て説明する。同図において、１は検査の対象とするブロ
ックを適宜選択する制御入力端子、２〜５はランダムロ
ジックにより構成された機能ブロック別の回路、６〜９
は該回路２〜５より各々出力される信号の本数１．　ｍ
、　　ｎ、　　ｏ　（ｏ＞ｎ＞ｍ＞１）の信号線、１０
は」１記制御入力端子１により信号線６〜９を切換える
ための切換器、］１は上記信号線６〜９の中で最も本数
が多い信号線（第４図中では本数０の信号線９）と同本
数の出力信号線、１２は上記各回路２〜５からの出力デ
ータをモニタするモニタ出力端子である。

次に、上記第４図の半導体検査回路の動作を説明する。

先ず、制御入力端子１により検査する回路が切換器１０
を用いて回路２〜５の中から何れか１つ選択される。更
に、上記切換器１０により選択された回路の出力データ
が出力信号線１］からモニタ出力端子１２に出力されて
、その回路内部の機能の検査が行われる。

（発明が解決しようとする課題） しかしながら、上記従来の構成では、モニタ出内端子１
２の端子数は、検査する複数の回路の中で最も本数の多
い信号線と同数の端子数（第４図では本数０に等しい端
子数）となって多くなり、この多くの端子が半導体集積
回路に必要になる欠点がある。更に、回路２〜５の規模
の増大によりモニタ出力端子１２の数か増加すると、そ
れに応じてパッケージの端子数が変４つってパッケージ
を変更する必要が生じたり、切換器］０により選択され
る回路は１つである以上、複数の回路相互間の検査がで
きないという欠点があった。

本発明は上記従来の欠点を解決するものであり、その目
的は、半導体検査でのモニタ出力端子の数が少なく、且
つ複数の回路相互間の検査を可能にした半導体検査回路
を提供することにある。

（課題を解決するための手段） 上記の目的を達成するため、本発明の半導体検査回路は
、半導体集積回路内に、複数の回路の出力データを並列
に記憶する記憶回路と、該記憶回路に記憶したデータの
読出しを制御する制御回路と、上記記憶回路に記憶され
た並列データを直列データに変換するデータ変換回路と
を設ける構成としている。

（作用） 上記の構成により、本発明では、記憶回路に記憶された
並列データかデータ変換回路により直列データに変換さ
れた後にモニタ出力端子に出力されるので、該モニタ出
力端子の数を１つに低減できると共に、回路規模が増大
しても検査用モニタ端子の数は増加せず、パッケージを
変更する必要がない。加えて、各回路の出力データか記
憶回路に記憶されているので、その記憶データを利用し
て複数の回路相互間の検査を容易に行うことかできる。

（実施例） 以下、本発明の実施例を図面に基いて説明する。

第１図は本発明に係る半導体検査回路のブロック図を示
す。同図において、１は検査の対象とするブロックを選
択する制御入力端子、２〜５はランダムロジックにより
構成された機能ブロック別の回路、６〜９は該回路２〜
５より各々出力される信号用の本数１．ｍ、ｎ、ｏ　（
ｏ＞ｎ＞ｍ＞１）の信号線、］０は上記制御入力端子１
により信号線６〜９を切換えるための切換器、１１は上
記信号線６〜９の中で最も本数が多い信号線と同本数の
出力信号線である。

また、１３は上記複数の回路２〜５からの第２図に示す
出力データを第３図（ａ）に示すように並列に記憶する
記憶回路、］４は該記憶回路１３に記憶したデータの読
出しを制御する制御回路、１５は上記記憶回路］３に記
憶された並列データを第３図（ｂ）に示すように直列デ
ータに変換するデータ変換回路、１６は該データ変換回
路１５から出力される各回路２〜５のデータをモニタす
る検査用のモニタ出力端子である。さらに、１７は記憶
回路］３に記憶した並列データを次段に伝達するための
出力端子である。

次に、以上のように構成された半導体検査回路の動作を
説明する。

先ず、切換器１０により選択された検査ブロック毎の結
果出力は、第２図に示すように各ブロワり単位毎に出力
信号線１１を通して記憶回路１３に並列に人力されて記
憶される。その後、全ブロックの検査が終了した後に、
その検査結果の並列データが制御回路１４により記憶回
路１３から読み出され、データ変換回路１５でこの並列
データが第３図（Ｃ）に示すように直列データに変換さ
れて、モニタ出力端子１６に出力される。尚、第３図（
ａ）、　（ｂ）　、　（ｃ）においてデータ係数（Ｄｏ
）〜（ＤＭ）は共通である。

ここに、出力信号線１１に出力された回路の検査結果デ
ータは一旦記憶回路］３に蓄えられた後、データ変換回
路］５により直列データに変換されてモニタ出力端子１
６に出力されるので、パッケージ側からみたモニタ出力
端子１６の数を１つに低減できると共に、回路２〜５の
規模が増大し信号線６〜９の数が増大してもモニタ出力
端子１６の数は１つで変化しないので、パッケージを変
更する必要がない。

しかも、記憶回路１３に記憶したデータを利用すること
により、複数の回路２〜５相互間の検査−６＝ を容易に行うことが可能になる。また、記憶回路１３に
蓄えられたデータを出力端子１７から次段に接続するこ
とができるので、新たに外部からデータを入力する必要
が無くなる。

（発明の効果） 以上説明したように、本発明によれば、各回路の検査結
果を記憶する記憶回路と、並列データを直列データに変
換するデータ変換回路とを設けたので、パッケージ側か
らみたモニタ出力端子の本数を減少させることができる
と共に、回路機能の増大によってもパッケージの変更を
不要にでき、また複数の回路相互間の検査をも可能にで
きる。

加えて、次段の回路の検査を行なう場合には、記憶回路
に記憶した前段の検査結果を利用できるので、新たに外
部から条件を設定する必要がなくなると共に、次段への
条件設定と前段からの検査結果のモニタとを同時並列に
処理できる。

【図面の簡単な説明】

第１図は本発明の実施例を示す半導体検査回路のブロッ
ク図、第２図は記憶回路内のデータ割り当て状態を示す
図、第３図は検査結果が出力されるまでの過程を示す図
、第４図は従来例を示すブロック図である。 ２〜５・・・回路、１０・・・切換器、］１・・・出力
信号線、１３・・・記憶回路、１４・・・制御回路、１
５・・・データ変換回路。

Claims (1)

【特許請求の範囲】
1. （１）半導体集積回路内に、複数の回路の出力データを
   並列に記憶する記憶回路と、該記憶回路に記憶したデー
   タの読出しを制御する制御回路と、上記記憶回路に記憶
   された並列データを直列データに変換するデータ変換回
   路とを備えたことを特徴とする半導体検査回路。