JPS59172001A - アナログ出力切換装置 - Google Patents
アナログ出力切換装置Info
- Publication number
- JPS59172001A JPS59172001A JP4599883A JP4599883A JPS59172001A JP S59172001 A JPS59172001 A JP S59172001A JP 4599883 A JP4599883 A JP 4599883A JP 4599883 A JP4599883 A JP 4599883A JP S59172001 A JPS59172001 A JP S59172001A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- abnormality
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、３つのアナログ出力信号の切換方法に係り、
特に高信頼化のため３重化した制御システムのアナログ
出力信号を選択して被制御系へ供給するだめのアナログ
出力切換装置に関する。
特に高信頼化のため３重化した制御システムのアナログ
出力信号を選択して被制御系へ供給するだめのアナログ
出力切換装置に関する。
原子力用の制御システム等では、高信頼化のために冗長
系、特に３重系が多用されている。第１図は、その３重
系制御システムの構成例を示すブロック図で、Ａ系、Ｂ
系、Ｃ系の処理装置２ａ。
系、特に３重系が多用されている。第１図は、その３重
系制御システムの構成例を示すブロック図で、Ａ系、Ｂ
系、Ｃ系の処理装置２ａ。
２ｂ、２ｃと、それらに接続された端末装置３ａｌ 。
３ｂｌ、 ３ｃｌ、・３ａｎ、 ３ｂｎ、 ３ｃｎ、更
に各端末装置の共通出力部でわる共通出力回路４１・・
＞４ｎと共通入力部である共通入力回路５１゜・・・、
５ｎより構成されている。制御対象−６より、例えば共
通入力回路５１に入力された信号は、Ａ系、Ｂ系、Ｃ系
の端末装置３ａｌ、：１３ｂｌ、３Ｃ１へ同時に同じ内
容として取り込まれ、各々が時分割多重化処理されて処
理装置２ａ、２ｂ、２Ｃへ伝送される。処理装置２ａ、
２ｂ、２Ｃは、これらの信号から、必要な時には各種演
算処理を施して制御信号とし、これを端末装置３ａｌ、
３ｂｌ。
に各端末装置の共通出力部でわる共通出力回路４１・・
＞４ｎと共通入力部である共通入力回路５１゜・・・、
５ｎより構成されている。制御対象−６より、例えば共
通入力回路５１に入力された信号は、Ａ系、Ｂ系、Ｃ系
の端末装置３ａｌ、：１３ｂｌ、３Ｃ１へ同時に同じ内
容として取り込まれ、各々が時分割多重化処理されて処
理装置２ａ、２ｂ、２Ｃへ伝送される。処理装置２ａ、
２ｂ、２Ｃは、これらの信号から、必要な時には各種演
算処理を施して制御信号とし、これを端末装置３ａｌ、
３ｂｌ。
３Ｃ１へ時分割多重化して伝送する。これら３重系の各
々の制御信号は、共通出力回路４１へ入力され、そのう
ち最も確からしい１つの制御信号が選択されて制御対象
６へ出力される。また、処理装置２ａ、２ｂ、２Ｇは、
必要な場合には回線制御装置１ａ、４ｂ、ＩＣを介して
上位計算機システム（図示せず）と結合され、各裡デー
タの送受信を行う。
々の制御信号は、共通出力回路４１へ入力され、そのう
ち最も確からしい１つの制御信号が選択されて制御対象
６へ出力される。また、処理装置２ａ、２ｂ、２Ｇは、
必要な場合には回線制御装置１ａ、４ｂ、ＩＣを介して
上位計算機システム（図示せず）と結合され、各裡デー
タの送受信を行う。
このような３重系制御システムに於て、共通出力回路４
ｊ（ｊ＝１〜ｎ）での最も確からしい制御’ｔＦｉ 号
（Ｄ Ｍ 択１ｒｉ、端末装置３ ａ ｊ、 ３ ｂ
ｊ、３ｃｊからの３つの制御信号のうちから中間値を選
択する１、というのが従来の方法であった。第２図は各
端末装置３ａｌ、３ｂｌ、３０１を例としてその制御信
号出力系統の構造を示したもので、第３図は同じく共通
出力回路４１を例としてその構造を示したものである。
ｊ（ｊ＝１〜ｎ）での最も確からしい制御’ｔＦｉ 号
（Ｄ Ｍ 択１ｒｉ、端末装置３ ａ ｊ、 ３ ｂ
ｊ、３ｃｊからの３つの制御信号のうちから中間値を選
択する１、というのが従来の方法であった。第２図は各
端末装置３ａｌ、３ｂｌ、３０１を例としてその制御信
号出力系統の構造を示したもので、第３図は同じく共通
出力回路４１を例としてその構造を示したものである。
むろん他の端末装置３ａ」。
３ｂ」、３Ｃｊ（Ｊ−２〜ｎ）、及び共通出力回路４ｊ
（ｊ−２〜ｎ）も同様の構造を有する。第２図に於て端
末装置３ａｌ、３ｂｌ、３Ｃ１は同じ構造をもっており
、例えば端末装置３ａｌは伝送制御装置３１ａ１とアナ
ログ信号出力回路３２ａ１から成っている。−ｆニジて
処理装置２ａより時分割多重化されて伝送された制御信
号８．Ｄ Ｓは、伝送制御装置３１ａ１で受信されて・
くラレル信号５−ＤＰに変換され、アナログ信号出力回
路３２ａ１でＤ／Ａ変換され、アナログの制御信号Ｓａ
として、第３図に示した共通出力回路４１へ入力される
。同様に処理装置２ｂ、’２Ｃからの制御信号もアナロ
グ化され、制御信号ｓｂ、ｓｃとしてこの共通出力回路
４１へ入力される。第３図の回路４１は、その中の中間
値選択回路のみを示しており、これは高値選択回路４１
１ ａ、４１１ｂ。
（ｊ−２〜ｎ）も同様の構造を有する。第２図に於て端
末装置３ａｌ、３ｂｌ、３Ｃ１は同じ構造をもっており
、例えば端末装置３ａｌは伝送制御装置３１ａ１とアナ
ログ信号出力回路３２ａ１から成っている。−ｆニジて
処理装置２ａより時分割多重化されて伝送された制御信
号８．Ｄ Ｓは、伝送制御装置３１ａ１で受信されて・
くラレル信号５−ＤＰに変換され、アナログ信号出力回
路３２ａ１でＤ／Ａ変換され、アナログの制御信号Ｓａ
として、第３図に示した共通出力回路４１へ入力される
。同様に処理装置２ｂ、’２Ｃからの制御信号もアナロ
グ化され、制御信号ｓｂ、ｓｃとしてこの共通出力回路
４１へ入力される。第３図の回路４１は、その中の中間
値選択回路のみを示しており、これは高値選択回路４１
１ ａ、４１１ｂ。
４１１Ｃと低値選択回路４１２より成っている。
制御信号Ｓａ、 Ｓｂ、Ｓｃは各々高値選択回路４１１
ａ、４１１ｂ、４１１Ｃの２個ずつへ第３図のように入
力される。従って今Ｓａ≧Ｓｂ≧ＳＣとすると３個の、
回路４１１ａ、４１１ｂ。
ａ、４１１ｂ、４１１Ｃの２個ずつへ第３図のように入
力される。従って今Ｓａ≧Ｓｂ≧ＳＣとすると３個の、
回路４１１ａ、４１１ｂ。
４１１Ｃの出力はＳ１８．Ｓｂ、ｓａとなり、これ、ら
３つの信号の最低値のもの、即ち信号Ｓｂを低値選択回
路４１２が選択して出力する。即ちＳａ≧ｓｂ≧ＳＣの
中間値Ｓｂが出力される。信号ｓａ、ｓｂ、ｓｃの大小
関係の他の場合も、第３図の回路は対称であるので、同
様にそれらの中間値が必ず出力される。これは、例えば
処理装置２ａに異常が発生して、そこからの制御信号Ｓ
ａが異常な高値又は低値となった時にこれを除外して、
正しい系の信号を出力するためである。
３つの信号の最低値のもの、即ち信号Ｓｂを低値選択回
路４１２が選択して出力する。即ちＳａ≧ｓｂ≧ＳＣの
中間値Ｓｂが出力される。信号ｓａ、ｓｂ、ｓｃの大小
関係の他の場合も、第３図の回路は対称であるので、同
様にそれらの中間値が必ず出力される。これは、例えば
処理装置２ａに異常が発生して、そこからの制御信号Ｓ
ａが異常な高値又は低値となった時にこれを除外して、
正しい系の信号を出力するためである。
しかし、以上で示したような中間値選択制御方式を珀い
た３重系制御システムに於て、例えば２つの制御信号２
ａ、２ｂが異常値となった時には、このどちらかの異常
値が出力される可能性があり、原子カプラント等では重
大な結果を招く危険性があった。
た３重系制御システムに於て、例えば２つの制御信号２
ａ、２ｂが異常値となった時には、このどちらかの異常
値が出力される可能性があり、原子カプラント等では重
大な結果を招く危険性があった。
本発明の目的は、上記した従来技術の欠点をなくし、ｌ
系もしくは２系の信号が異常の場合でも、正常な系の信
号を出力することのできる、高信頼度のアナログ出力切
換装置を提供するにある。
系もしくは２系の信号が異常の場合でも、正常な系の信
号を出力することのできる、高信頼度のアナログ出力切
換装置を提供するにある。
本発明は、３個のアナログ制御信号のうち１又は２個が
異常となった時にこれを検出する異常検出回路と、アナ
ログ制御信号が全て正常か１１１ｉ１だけ異常の時はそ
の３個のうちの中間値を選択して出力し、アナログ制御
信号の２個が異常な時は正常な１個のみを出力するよう
に構成した出力切換回路とを設け、上記異常検出回路に
より異常と判断された時には各端末装置に有せしめた自
己診断機能により自系の異常有無をチェックせしめ、そ
の結果を上記出力切換回路に伝えて出力の切換えを行う
ようにしたことを特徴とするものである。
異常となった時にこれを検出する異常検出回路と、アナ
ログ制御信号が全て正常か１１１ｉ１だけ異常の時はそ
の３個のうちの中間値を選択して出力し、アナログ制御
信号の２個が異常な時は正常な１個のみを出力するよう
に構成した出力切換回路とを設け、上記異常検出回路に
より異常と判断された時には各端末装置に有せしめた自
己診断機能により自系の異常有無をチェックせしめ、そ
の結果を上記出力切換回路に伝えて出力の切換えを行う
ようにしたことを特徴とするものである。
以下、本発明を実施例によって説明する。第４図は本発
明の一実施例を示すブロック図で、第１図の端末装置３
ａｊ、 ３ｂｊ、３ｃｊ Ｎ”１〜〜ｎ）のうちの１
゛組、例えば装置３ａｌ、３ｂｌ。
明の一実施例を示すブロック図で、第１図の端末装置３
ａｊ、 ３ｂｊ、３ｃｊ Ｎ”１〜〜ｎ）のうちの１
゛組、例えば装置３ａｌ、３ｂｌ。
３Ｃ１に相当する部分を端末装置３ａ、３ｂ。
３Ｃとし、他の部分も添字ｊ （−１〜ｎ）を略して示
している。そして本発明の特徴とする異常検出回路４２
と、切離し信号選択回路４４、アナログスイッチ４６，
４７．４９ａ 〜４９Ｃ等から成る出力切換回路４０と
が付加され、この回路４０゜４２と中間値選択回路４８
（従来の第３図の構成と同じ）とが従来の共通出力回路
４１に相当する。
している。そして本発明の特徴とする異常検出回路４２
と、切離し信号選択回路４４、アナログスイッチ４６，
４７．４９ａ 〜４９Ｃ等から成る出力切換回路４０と
が付加され、この回路４０゜４２と中間値選択回路４８
（従来の第３図の構成と同じ）とが従来の共通出力回路
４１に相当する。
この構成に於て、例えば処理装置２ａがら送られてきだ
シリアルなディジタル制御信号８ＤＳは、伝送制御装置
３１ａでパラレル信号ＳＤＰに変換され、更にアナログ
信号出力回路３２ａでＤ／Ａ変換されてアナログ制御信
号Ｓａとして出力される。他のアナログ制御信号Ｓｂ、
Ｓｃも同様にして得られ、ここまでの動作は従来例と同
じである。
シリアルなディジタル制御信号８ＤＳは、伝送制御装置
３１ａでパラレル信号ＳＤＰに変換され、更にアナログ
信号出力回路３２ａでＤ／Ａ変換されてアナログ制御信
号Ｓａとして出力される。他のアナログ制御信号Ｓｂ、
Ｓｃも同様にして得られ、ここまでの動作は従来例と同
じである。
本実施例では、これらの制御信号Ｓａ、Ｓｂ。
ＳＣの異常の有無を異常検出回路４２でチェックするが
、その構成例は第５図に示されている。
、その構成例は第５図に示されている。
第５図に於て、減算回路４２１では、アナログの制御信
号Ｓａ、Ｓｂ、 Ｓｃの互いの差を３個の演算増幅器４
２１１，４２１２．４２１３により算出する。これらの
差は、比較回路４２２で、基準電圧ＶＲ（＞０）、
ＶＲと各々比較される。この比較回路４２２は３個のウ
ィンドウコンパレータ４２２１，４２２２．４２２３か
ら成っており、例えば差５ａ−８ｂの絶対値がｌ Ｓ
ａ Ｓ ｂ ｌ ’−Ｖ ｎを充すならその出力Ｘは１
、そうでなければＸ−０の論理値Ｘを出力する。このよ
うなウィンドコンパレータ４２２１〜４２２３の出力Ｘ
、Ｙ、Ｚと入力アナログ制御信号Ｓａ、ｓｂ、ｓｃの異
常の有無との関係は第１表に示されている。即ち、第
１ 表 すべての入力制御信号が正常なら（異常信号なし）、各
信号Ｓａ、Ｓｂ、８Ｃはほぼ同じ値となる筈であるから
１ｓａ−８ｂｌ、１ｓｂ−８ｅｔ、 ｌ５ｃ−８ａｌ
≦Ｖｎが成立し出力Ｘ、Ｙ、Ｚはともに１である。しか
し例えば第１表の異常信号Ｓａの時、つまり信号Ｓａだ
けが異常だと、’１ｓａ−ｓｂｌ。
号Ｓａ、Ｓｂ、 Ｓｃの互いの差を３個の演算増幅器４
２１１，４２１２．４２１３により算出する。これらの
差は、比較回路４２２で、基準電圧ＶＲ（＞０）、
ＶＲと各々比較される。この比較回路４２２は３個のウ
ィンドウコンパレータ４２２１，４２２２．４２２３か
ら成っており、例えば差５ａ−８ｂの絶対値がｌ Ｓ
ａ Ｓ ｂ ｌ ’−Ｖ ｎを充すならその出力Ｘは１
、そうでなければＸ−０の論理値Ｘを出力する。このよ
うなウィンドコンパレータ４２２１〜４２２３の出力Ｘ
、Ｙ、Ｚと入力アナログ制御信号Ｓａ、ｓｂ、ｓｃの異
常の有無との関係は第１表に示されている。即ち、第
１ 表 すべての入力制御信号が正常なら（異常信号なし）、各
信号Ｓａ、Ｓｂ、８Ｃはほぼ同じ値となる筈であるから
１ｓａ−８ｂｌ、１ｓｂ−８ｅｔ、 ｌ５ｃ−８ａｌ
≦Ｖｎが成立し出力Ｘ、Ｙ、Ｚはともに１である。しか
し例えば第１表の異常信号Ｓａの時、つまり信号Ｓａだ
けが異常だと、’１ｓａ−ｓｂｌ。
１ＳＣ−、−８ａ ｌ＞Ｖｎ 、ｌｓｂ ３ｃｌ＜、
ＶｎになってＸ＝Ｚ＝０．Ｙ＝１になる。また第１表で
異常信号Ｓａ、５ｂ（３ｃのみ正常）の時はｌ５Ｃ−８
ａ ｌ 、 ｌ Ｓｂ ８Ｃｌ＞Ｖｎになつ１Ｙ＝Ｚ
＝Ｏ１又この時１ｓａ−８ｂｌはＳａ、Ｓｂの異常値そ
のものでｖＲより大きいか小さいかが決ま９、これは一
般にはどちらでもちシうるのでＭ１表では＊印で示して
いる。次に、多数決回路４２３は、まず論理値Ｘ、Ｙ、
Ｚの２個ずつのアンドをとるので、第１表の異常系なし
の時のみ３個のアンド出力は１、従ってそれらのノア出
力Ｅ−Ｏになる。ところが第１表の他の場合は論理値Ｘ
、Ｙ、Ｚのうち、少なくとも２個はＯになるので３個の
アンド出力はすべてＯであり、それらのノア出力Ｅ＝１
になる。つまり第５図の異常検出回路４２は、３個のア
ナログ制御信号ｓａ、ｓｂ、ｓｃに１又は２個の異常な
ものがあるとＥ＝１を出力し、全て正常なずだけＥ＝Ｏ
を出力する。
ＶｎになってＸ＝Ｚ＝０．Ｙ＝１になる。また第１表で
異常信号Ｓａ、５ｂ（３ｃのみ正常）の時はｌ５Ｃ−８
ａ ｌ 、 ｌ Ｓｂ ８Ｃｌ＞Ｖｎになつ１Ｙ＝Ｚ
＝Ｏ１又この時１ｓａ−８ｂｌはＳａ、Ｓｂの異常値そ
のものでｖＲより大きいか小さいかが決ま９、これは一
般にはどちらでもちシうるのでＭ１表では＊印で示して
いる。次に、多数決回路４２３は、まず論理値Ｘ、Ｙ、
Ｚの２個ずつのアンドをとるので、第１表の異常系なし
の時のみ３個のアンド出力は１、従ってそれらのノア出
力Ｅ−Ｏになる。ところが第１表の他の場合は論理値Ｘ
、Ｙ、Ｚのうち、少なくとも２個はＯになるので３個の
アンド出力はすべてＯであり、それらのノア出力Ｅ＝１
になる。つまり第５図の異常検出回路４２は、３個のア
ナログ制御信号ｓａ、ｓｂ、ｓｃに１又は２個の異常な
ものがあるとＥ＝１を出力し、全て正常なずだけＥ＝Ｏ
を出力する。
この異常検出回路４２の出力Ｅは、第４図のディジタル
入力回路３４８〜３４Ｃを介して伝送制御装置３１８〜
３１Ｃに取込まれており、もしＥ−１が入力されると、
伝送制御装置３１ａ〜３１Ｃは夫々自系の出力信号のチ
ェックを行う。このチェックはパリティエラーやウォッ
チドッグタイマエラー等の検出によシ行われ、もし山系
に異常を見出した系は山系のディジタル出力回路３３８
〜３３Ｇから異常を示す論理信号Ｕ、 Ｖ又はＷ−０が
切離し信号として出力される。正常と診断した系ではこ
の論理信号はｌであシ、これらは出力切換回路４０の切
離し信号選択回路４４へ入力される。
入力回路３４８〜３４Ｃを介して伝送制御装置３１８〜
３１Ｃに取込まれており、もしＥ−１が入力されると、
伝送制御装置３１ａ〜３１Ｃは夫々自系の出力信号のチ
ェックを行う。このチェックはパリティエラーやウォッ
チドッグタイマエラー等の検出によシ行われ、もし山系
に異常を見出した系は山系のディジタル出力回路３３８
〜３３Ｇから異常を示す論理信号Ｕ、 Ｖ又はＷ−０が
切離し信号として出力される。正常と診断した系ではこ
の論理信号はｌであシ、これらは出力切換回路４０の切
離し信号選択回路４４へ入力される。
第６図は切離し信号選択回路４４の構成をボすもので、
これは第５図に示した多数決回路４２３と同一構成であ
る。但し入力Ｕ、Ｖ、Ｗをそのままアナログスイッチ４
９８〜４９Ｃの各々へ出力している。この回路４４の出
力Ｆは、第２表に示すように、異常なし又は１系のみ異
常の時、信号Ｕ、、Ｖ、Ｗのうち少なくとも２つは１に
なるのでＦ＝Ｏである。しかし２系異常の時は信号Ｕ、
Ｖ。
これは第５図に示した多数決回路４２３と同一構成であ
る。但し入力Ｕ、Ｖ、Ｗをそのままアナログスイッチ４
９８〜４９Ｃの各々へ出力している。この回路４４の出
力Ｆは、第２表に示すように、異常なし又は１系のみ異
常の時、信号Ｕ、、Ｖ、Ｗのうち少なくとも２つは１に
なるのでＦ＝Ｏである。しかし２系異常の時は信号Ｕ、
Ｖ。
Ｗの２個は少なくともＯになるからＦ＝１が出力される
。また、この出力Ｆはインバータ４３（第４図）で反転
されて信号Ｆとなる。そこで今、全系正常又は１系のみ
異常とすると、信号Ｆ＝０第２表 （ローレベル）、Ｆ＝１（−・イレベル）でアルカら、
第４図のアナログスイッチ４６はオフ、アナログスイッ
チ４７はオンになり、従来と同様に中間値選択回路４８
で選択されたアナログ制御信号ｆ３ａ、 Ｓｂ、ＳＣの
中間値が正しいものとして制御対象６へ出力されるが、
２つの系に異常が発生すると第２表で示したようにＦ＝
０となり、アナログスイッチ４７はオフして、中間値選
択回路４８の出力は切離され、ここからの異常信号出力
の可能性は阻止される。一方この時Ｆ−１となるのでア
ナログスイッチ４６がオンする。ところが今、例えば信
号Ｓａのみ正常、８ｂ、８Ｃが異常とすると、Ｕ＝１．
Ｖ＝Ｗ＝Ｏとなっているから、Ｕ＝１によってアナログ
スイッチ４９ａがオンし、正常な信号Ｓａがこのスィッ
チ４９ａ１増幅器４５、アナログスイッチ４６を介して
制御対象６へ出力され、２系異常時でも確実に正常信号
が出力される。
。また、この出力Ｆはインバータ４３（第４図）で反転
されて信号Ｆとなる。そこで今、全系正常又は１系のみ
異常とすると、信号Ｆ＝０第２表 （ローレベル）、Ｆ＝１（−・イレベル）でアルカら、
第４図のアナログスイッチ４６はオフ、アナログスイッ
チ４７はオンになり、従来と同様に中間値選択回路４８
で選択されたアナログ制御信号ｆ３ａ、 Ｓｂ、ＳＣの
中間値が正しいものとして制御対象６へ出力されるが、
２つの系に異常が発生すると第２表で示したようにＦ＝
０となり、アナログスイッチ４７はオフして、中間値選
択回路４８の出力は切離され、ここからの異常信号出力
の可能性は阻止される。一方この時Ｆ−１となるのでア
ナログスイッチ４６がオンする。ところが今、例えば信
号Ｓａのみ正常、８ｂ、８Ｃが異常とすると、Ｕ＝１．
Ｖ＝Ｗ＝Ｏとなっているから、Ｕ＝１によってアナログ
スイッチ４９ａがオンし、正常な信号Ｓａがこのスィッ
チ４９ａ１増幅器４５、アナログスイッチ４６を介して
制御対象６へ出力され、２系異常時でも確実に正常信号
が出力される。
なお、８４図の論理信号Ｕ、Ｖ、Ｗを外部から設定可能
な構造とすれば、例えばアナログ制御信号Ｓａ、 Ｓｂ
、 Ｓｃのうちの任意の１つを、外部からの制御により
出力させるようにすることも可能でｂる。
な構造とすれば、例えばアナログ制御信号Ｓａ、 Ｓｂ
、 Ｓｃのうちの任意の１つを、外部からの制御により
出力させるようにすることも可能でｂる。
以上の実施例から明らかなように、本発明によれば、中
間値選択制御方式の３重系制御システムにおいて、１系
および２系の信号が異常の場合でも確実に正常な信号を
制御対象に出力することができ、より信頼度の高い３重
系制御システムを実現できるという効果がある。
間値選択制御方式の３重系制御システムにおいて、１系
および２系の信号が異常の場合でも確実に正常な信号を
制御対象に出力することができ、より信頼度の高い３重
系制御システムを実現できるという効果がある。
第１図は３ｉ系制御／ステムの全体構成を示すブロック
図、第２図は端末装置の構成を示す図、第３図は従来の
切換方法として中間値選択を行う回路の構成図、第４図
は本発明の一実施例を示すブロック図、第５図は異常検
出回路の構成図、第６図は切離し信号選択回路の構成図
である。 ２ ａ、 ２ ｂ、 ２ Ｃ−・・処理装置、３ａ、
３ｂ、３Ｃ・・・端末装置、４０・・・出力切換回路、
４２・・・異常検出回路、４４・・・切離し信号選択回
路、４６．４７・・・アナログスイッチ、４８・・・中
間値選択回路、４９ａ〜４９Ｃ・・・アナログスイッチ
。 代理人 弁理士 秋本正実 茅 １霞 ￥２ｍ ３７′
図、第２図は端末装置の構成を示す図、第３図は従来の
切換方法として中間値選択を行う回路の構成図、第４図
は本発明の一実施例を示すブロック図、第５図は異常検
出回路の構成図、第６図は切離し信号選択回路の構成図
である。 ２ ａ、 ２ ｂ、 ２ Ｃ−・・処理装置、３ａ、
３ｂ、３Ｃ・・・端末装置、４０・・・出力切換回路、
４２・・・異常検出回路、４４・・・切離し信号選択回
路、４６．４７・・・アナログスイッチ、４８・・・中
間値選択回路、４９ａ〜４９Ｃ・・・アナログスイッチ
。 代理人 弁理士 秋本正実 茅 １霞 ￥２ｍ ３７′
Claims (1)
- １、各々が入力されたディジタル信号をアナログ信号に
変換して出力するとともに上記ディジタル信号の正常性
をチェックする自己診断機能を有した３個の入力手段と
、上記３個のアナログ信号の任意の２個の差の絶対値の
うち２個又は３個が予め定められた許容値をこえた時に
は異常信号を出力し、該異常信号により上記入力手段の
すべてに自己診断を行わしめる異常検出手段と、出力切
換手段とを備えるとともに、該出力切換手段は、上記異
常検出手段から異常信号が出力されていない時、もしく
は上記異常信号が出力されたことによって上記入力手段
のうちの１個のみが異常を検出した時には上記３個のア
ナログ信号のうち中間の値を有するものを出力するとと
もに、上記異常信号が出力されたことによって上記入力
手段のうちの２個が異常を検出した時には残りの異常を
検出しなかった入力手段の出力するアナログ信号を選、
択して出力する機能を有したことを特徴とするアナログ
出力切換装置っ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4599883A JPS59172001A (ja) | 1983-03-22 | 1983-03-22 | アナログ出力切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4599883A JPS59172001A (ja) | 1983-03-22 | 1983-03-22 | アナログ出力切換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59172001A true JPS59172001A (ja) | 1984-09-28 |
Family
ID=12734764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4599883A Pending JPS59172001A (ja) | 1983-03-22 | 1983-03-22 | アナログ出力切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59172001A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61231601A (ja) * | 1985-04-05 | 1986-10-15 | Hitachi Ltd | 階層型高信頼化装置 |
| CN102221819A (zh) * | 2010-04-16 | 2011-10-19 | 西门子公司 | 用于现场设备的连接装置和用于运行的方法 |
| JP2016081340A (ja) * | 2014-10-17 | 2016-05-16 | 株式会社東芝 | 多重化制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5014987A (ja) * | 1973-06-13 | 1975-02-17 |
-
1983
- 1983-03-22 JP JP4599883A patent/JPS59172001A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5014987A (ja) * | 1973-06-13 | 1975-02-17 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61231601A (ja) * | 1985-04-05 | 1986-10-15 | Hitachi Ltd | 階層型高信頼化装置 |
| CN102221819A (zh) * | 2010-04-16 | 2011-10-19 | 西门子公司 | 用于现场设备的连接装置和用于运行的方法 |
| CN102221819B (zh) * | 2010-04-16 | 2015-07-29 | 西门子公司 | 用于现场设备的连接装置和用于运行的方法 |
| JP2016081340A (ja) * | 2014-10-17 | 2016-05-16 | 株式会社東芝 | 多重化制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6505310B1 (en) | Connection integrity monitor for digital selection circuits | |
| JPS59172001A (ja) | アナログ出力切換装置 | |
| JP3141472B2 (ja) | 切替制御方式 | |
| JPH0198034A (ja) | 多重冗長系回路 | |
| JPH0117087B2 (ja) | ||
| JP3432249B2 (ja) | 信号監視方法 | |
| JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
| JP2591470B2 (ja) | 信号処理装置 | |
| JP2634962B2 (ja) | 論理回路のバックアップ方式 | |
| JP2970164B2 (ja) | 切替回路 | |
| JPH04305748A (ja) | 高信頼性バス | |
| JPH06326716A (ja) | 通信バス監視装置 | |
| JPH07245865A (ja) | 配電盤とデジタル継電装置 | |
| JPH01101020A (ja) | 電圧信号入力マルチプレクサ回路 | |
| JPS62229302A (ja) | デジタル制御装置 | |
| JPS5835623A (ja) | 自己診断機能付デイジタル出力装置 | |
| JPH02105635A (ja) | データ誤り検出回路 | |
| JPS63254821A (ja) | Ｃ−ｍｏｓ構造の論理回路 | |
| JPH07147572A (ja) | 伝送装置及びそのプロテクション方式 | |
| JPH01241949A (ja) | 信号処理回路 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH07160521A (ja) | 耐障害機能を有する情報処理装置 | |
| JPH02171845A (ja) | バス方式 | |
| JPS60325A (ja) | プラント監視装置 | |
| JPH05300117A (ja) | フレーム変換エラー検出回路 |