JP4093407B2 - 過電流検出回路 - Google Patents
過電流検出回路 Download PDFInfo
- Publication number
- JP4093407B2 JP4093407B2 JP2002368091A JP2002368091A JP4093407B2 JP 4093407 B2 JP4093407 B2 JP 4093407B2 JP 2002368091 A JP2002368091 A JP 2002368091A JP 2002368091 A JP2002368091 A JP 2002368091A JP 4093407 B2 JP4093407 B2 JP 4093407B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- output
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、出力用のトランジスタを複数個有する構成の過電流検出回路に関する。
【０００２】
【従来の技術】
従来、光電スイッチや近接スイッチなどには検出信号やクロック信号などのデジタル信号を外部に出力するための出力回路が設けられている。これらの出力回路においては、負荷に対応して、出力段のトランジスタにより電流を流しだしたり、流入させることで負荷を駆動するように構成されている。
【０００３】
このような出力回路において、出力端子に負荷である外部機器を接続して使用する場合、短絡などの故障を検出すべく、過電流検出回路を備えるものがある（例えば特許文献１参照）。これは、第１のトランジスタに流れる電流を検出する第１の検出抵抗と、第２のトランジスタに流れる電流を検出する第２の検出抵抗を備えるものである。これにより、短絡等が発生しても、第１の検出抵抗あるいは第２の検出抵抗の電流を検出して、この電流に基づいて過電流あるいは短絡などを検出することができるというものである。
【０００４】
【特許文献１】
特許第３０７９５８２号
【０００５】
【発明が解決しようとする課題】
このような光電スイッチや近接スイッチなどの小型の製品においては、無駄な機能や構成を省いて部品点数を削減することが望まれている。上記した従来構成のものでは、過電流を検出するための構成がそれぞれのトランジスタに対応して設ける必要があるため、それらの回路をディスクリート回路で構成する場合には部品点数が多くなり、小型化の妨げになってしまうものであった。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、出力用の第１および第２のトランジスタを備える出力回路においても、過電流検出を簡単な構成で成し得て、部品点数の削減を図ることができるようにした過電流検出回路を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に記載の過電流検出回路は、第１および第２の抵抗要素を直列接続してなる検知抵抗と、 負荷の一端が電源端子またはグランド端子に接続されるとともに、この検知抵抗の第１および第２の抵抗要素の接続点に設けられ前記負荷の他端が接続される出力端子と、直流電源端子と前記検知抵抗の一端子との間に接続される第１のトランジスタと、グランド端子と前記検知抵抗の他端子との間に接続される第２のトランジスタと、
エミッタ・ベース間に前記検知抵抗の両端子が接続され、前記第１の抵抗要素を通じて前記出力端子に流れ出る過電流もしくは前記出力端子から前記第２の抵抗要素に流れ込む過電流で前記検知抵抗の端子間に発生する端子間電圧が印加されたときにオン動作する検出用トランジスタとを設ける構成としたところに特徴を有する。
【０００８】
上記構成を採用することにより、出力端子に接続される負荷に対して第１および第２のトランジスタにより電流を流しだしたり、流入させることで負荷の駆動をすることができ、この場合に、負荷が短絡するなどして第１もしくは第２のトランジスタに過電流が流れるようになると、検知抵抗の第１もしくは第２の抵抗要素に流れる過電流で発生する端子間電圧信号を検出することにより過電流が流れていることを検出することができる。
【０００９】
この場合、第１および第２の抵抗要素のいずれかに過電流が流れることで、検知抵抗の両端には過電流を検出する端子間電圧信号が発生するので、これを検出する回路構成を形成することで、簡単な構成としながら過電流検知を行う構成を得ることができ、部品点数の削減を図ることができるようになる。
【００１０】
請求項２に記載の過電流検出回路は、上記構成において、前記第１のトランジスタを、ＮＰＮ型トランジスタにより構成し、前記第２のトランジスタを、ＰＮＰ型トランジスタにより構成したところに特徴を有する。
上記構成を採用することにより、出力端子にコンプリメンタリ出力を得ることができ、これによって、例えばデジタル出力方式として採用した場合などにおいては、出力回路の入力信号が中間電位の不安定な状態となっても、第１および第２のトランジスタが同時にオンするような事態を回避した構成で過電流を検出することができるようになる。
【００１１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明を多光軸光電スイッチの受光器の出力回路部に適用した場合の第１の実施形態について図１ないし図４を参照して説明する。
図２は多光軸光電スイッチの受光器１に設けた出力回路２部分を中心とした電気的構成を示している。光軸を構成する多数の受光素子３は、図示しないアナログスイッチを介した状態でシフトレジスタ４に接続されている。このシフトレジスタ４により各アナログスイッチを開くことによって受光素子３から入力される受光信号を順次出力端子から比較回路５に出力する。比較回路５は、受光信号のレベルが受光状態を示す信号か遮光状態を示す信号かをしきい値で比較して出力回路２に出力する。
【００１２】
出力回路２は後述するように構成されていて、その出力信号をケーブル６を通じて外部のシーケンサなどに入力することができる信号に変換するように構成されている。この出力回路２は、負荷側の短絡状態を検出する検出端子Ｓ１を備えた構成とされている。
【００１３】
クロック発生回路７は、投光器および受光器１の投光制御および受光制御を行うためのクロック信号ＣＫを発生する回路で、投光器および受光器１のシフトレジスタ４にクロック信号を与えるように接続されると共に、外部にケーブル６を介して出力できるように出力回路８を介在させた構成とされている。この出力回路８にも負荷側の短絡状態を検出する検出端子Ｓ２が設けられている。
【００１４】
図１は出力回路２あるいは８の電気的構成を示すもので、出力回路部９と過電流検知回路部１０とから構成されている。この出力回路部９はいわゆるプッシュプル回路を構成しており、出力端子Ｑｓ(出力回路８においてはＱｃ)はコンプリメンタリ出力を得るように構成されている。出力端子Ｑｓ(Ｑｃ)に接続される負荷として後述するようにプッシュプル出力が必要となる場合の構成である。
【００１５】
この出力回路部９において、第１のトランジスタであるＮＰＮ型トランジスタ１１のコレクタは電源端子Ｖｄに接続されている。トランジスタ１１のエミッタは、短絡検知用の第１および第２の抵抗要素としての抵抗１２，１３の直列回路を介して第２のトランジスタであるＰＮＰ型トランジスタ１４のエミッタに接続されている。トランジスタ１４のコレクタはグランド端子に接続されている。
【００１６】
第１および第２の抵抗要素としての短絡検知用の第１および第２の抵抗１２，１３の共通接続点は、出力端子Ｑｓ（出力回路８においてはＱｃ）として外部に導出されている。また、トランジスタ１１および１４のベースは信号入力端子Ｐに接続され、比較回路５から信号が入力されるようになっている。
【００１７】
次に、過電流検知回路部１０において、検知用のＰＮＰ型トランジスタ１５のエミッタはトランジスタ１１のエミッタに接続され、ベースは抵抗１６を介してトランジスタ１４のエミッタに接続されている。また、トランジスタ１５のコレクタは抵抗１７を介してグランド端子に接続されている。なお、検知用のＰＮＰ型トランジスタ１５は、これに限らず、ＮＰＮ型トランジスタを用いる構成とすることができるものである。
【００１８】
出力用のＮＰＮ型トランジスタ１８のコレクタは検知出力端子Ｓ１に接続されると共に、抵抗１９を介して電源端子Ｖｄに接続され、エミッタはグランド端子に接続されている。また、トランジスタ１８のベースは抵抗２０を介してトランジスタ１５のコレクタに接続されている。
【００１９】
上記構成において、短絡検知用の第１および第２の抵抗１２，１３は、その抵抗値Ｒ12，Ｒ13が数オーム程度の低い値のものが選定されており、トランジスタ１５のベースに接続される入力抵抗１６あるいはトランジスタ１５のコレクタとグランド端子間の抵抗１７の各抵抗値Ｒ16，Ｒ17は１０ｋオーム程度の大きい抵抗値のものが選定されている。これらの抵抗値の設定は、後述する動作を達成するために適宜のものを選択して設定するものである。
【００２０】
次に本実施形態の作用について図３および図４も参照して説明する。
クロック発生回路７は、所定の繰り返し周波数で図３（ａ）に示すようなクロック信号ＣＫを投光器（図示せず）、シフトレジスタ４および出力回路８に出力する。クロック信号ＣＫは同図（ａ）に示しているように、スタートパルスに続いて所定パルス幅（例えば３５μsecのパルス幅）のパルスクロックＣＫ１，ＣＫ２，…が出力される。
【００２１】
このクロック信号ＣＫによりシフトレジスタ４においては、投光器と同期をとった状態で各光軸の受光素子３から入力された受光信号を順次比較回路５に出力する。比較回路５は受光レベルか否かをしきい値で比較して受光状態を示す信号もしくは遮光状態を示す信号として出力回路２に出力する。
【００２２】
出力回路２においては、入力端子Ｐから入力される受光もしくは遮光を示す信号は、例えばハイレベルもしくはロウレベルに設定された信号であり、ハイレベルの信号が入力された場合には、トランジスタ１１がオンして出力端子Ｑｓがほぼ電源電圧Ｖｄのハイレベルの出力信号Ｑｓ1となり、電流を流し出すことができるようになる。また、ロウレベルの信号が入力された場合には、トランジスタ１４がオンして出力端子Ｑｓがほぼグランド電位であるロウレベルの出力信号Ｑｓ1となり、電流を流入させることができるようになる。
【００２３】
これにより、出力端子Ｑｓに接続された負荷Ｌ（図４参照）が駆動されるようになる。この結果、シーケンサなどの負荷が接続されている場合には、そのシーケンサの動作を出力回路２の出力信号信号Ｑｓ1により駆動することができる。
【００２４】
この場合、負荷Ｌが、電源端子Ｖｄと出力端子Ｑｓとの間に接続されている状態では、入力端子Ｐがハイレベルのときには、トランジスタ１４がオフ状態にあって負荷Ｌに電流が流れることはない。これに対して、入力端子Ｐにロウレベルの信号が入力されるとトランジスタ１４がオン状態となって出力端子Ｑｓから電流を引き込む状態となり、負荷Ｌに通電されるようになる。
【００２５】
また、負荷Ｌが、グランド端子と出力端子Ｑｓとの間に接続されている状態では、入力端子Ｐがロウレベルのときには、トランジスタ１１がオフ状態にあって負荷Ｌに電流が流れることはない。そして、入力端子Ｐにハイレベルの信号が入力されると、トランジスタ１１がオン状態となって出力端子Ｑｓから電流を流しだす状態となり、負荷Ｌに通電されるようになる。
【００２６】
そして、負荷Ｌが、電源端子Ｖｄとグランド端子との中間の任意電位に接続される場合には、上記した両方の状態を併せ持つことになり、入力端子Ｐにハイレベルの信号が入力されたときにはトランジスタ１１から出力端子Ｑｓを経て負荷Ｌに電流を流し出す状態になり、ロウレベルの信号が入力されたときにはトランジスタ１４が負荷Ｌから出力端子Ｑｓを介して電流を引き込む状態となる。
【００２７】
一方、クロック発生回路７から出力されるクロック信号ＣＫは出力回路８にも入力され、ここで出力端子Ｑｃからケーブル６にクロック出力信号Ｑｃ1が出力されるようになる。このとき、ケーブル６は一般に浮遊容量Ｃｆを持っているので、その出力の特性によっては時定数が大きくなって出力波形が鈍ることになり、速いクロック信号を取り扱うことができなくなる場合がある。
【００２８】
この実施形態においては、コンプリメンタリ出力タイプの出力回路８を採用していることから、ケーブル６が有する浮遊容量Ｃｆに起因した蓄積電荷を放電することができるので、波形が鈍るのを抑制でき、これによって繰り返し周期の短いクロックパルスＣＫでも取り扱うことができるようになる。
【００２９】
図３（ｂ）は、同図（ａ）のクロックパルスＣＫに対して、理想的な出力信号Ｑｃ０を示しているが、この出力回路８を用いた出力信号Ｑｃ１は同図（ｃ）に示すような波形として得ることができるようになる。なお、このようなコンプリメンタリ出力タイプの出力回路８を使用しない場合には同図（ｄ）に示すような時定数に起因した鈍った波形の出力信号Ｑｃ２となる。
【００３０】
さて、同様にして、出力回路２においても、出力信号Ｑｓ1の波形が鈍らずに得ることができる。同図（ｅ）は理想的な出力波形Ｑｓ０を示している。受光信号は光軸間が連続した状態で出力されるようになっているが、実際には、同図（ｆ）に示すような波形の出力信号Ｑｓ１として得ることができる。また、同図（ｇ）では、出力回路８を用いない場合の出力信号Ｑｓ２の波形を示している。この出力信号Ｑｓ２は、ロウレベルの信号として確実に検出することが困難となる場合があるが、本実施形態のように同図（ｆ）のような波形の出力信号Ｑｓ１で得られることから、確実な検出動作を行うことができる。
【００３１】
さて、上述のような動作を行ううちに、例えば負荷が何らかの条件により短絡したり低インピーダンスになるなどの故障が生ずると、過電流検知回路部１０によりこれが検出されるようになる。以下の説明では、前述した負荷Ｌがグランド端子に接続された場合に負荷Ｌが短絡状態となった場合（ａ）と、負荷Ｌが電源端子Ｖｄ側に接続された場合に負荷Ｌが短絡常態となった場合（ｂ）とに分けて説明する。
【００３２】
（ａ）グランド端子と短絡状態になった場合
この場合には、図４（ａ）に示すように、負荷Ｌが短絡したことから、電源端子Ｖｄから第１のトランジスタ１１、第１の抵抗１２を経て負荷Ｌからグランドに過電流Ｉs1が流れるようになる。このとき第２のトランジスタ１４はオフ状態であるから、回路を形成していない。また、第２の抵抗１３と入力抵抗１６はトランジスタ１６の入力保護抵抗となる。
【００３３】
これにより、第１の抵抗１２に過電流Ｉs1に応じた端子電圧Ｖs1（＝Ｉs1・Ｒ12（Ｖ））が発生し、この端子電圧Ｖs1がトランジスタ１５のベースエミッタ間電圧を０．６Ｖ以上とするので、トランジスタ１５がオンする。すると、トランジスタ１８もオンするようになり、出力端子Ｓ１にロウレベルの短絡検出信号が出力されるようになる。この結果、受光制御回路側でこの短絡検出信号を受信すると、トランジスタ１１および１４の入力端子Ｐに強制的にロウレベルの信号を与えると共に、外部に異常判別の表示などを行うようになる。
【００３４】
（ｂ）電源端子Ｖｄ側と短絡状態になった場合
この場合には、図４（ｂ）に示すように、負荷Ｌが短絡したことから、電源端子Ｖｄから負荷Ｌ、第２の抵抗１３、第２のトランジスタ１４を経てグランドに過電流Ｉs2が流れるようになる。このとき第１のトランジスタ１１はオフ状態であるから、回路を形成していない。また、今度は第１の抵抗１２にはトランジスタ１５のエミッタ電流が流れるようになって、電圧降下を発生するが、ここでの電圧降下は、Ｒ12（数オーム）＜＜Ｒ17（１０ｋオーム程度）であることから無視できるレベルである。
【００３５】
これにより、第２の抵抗１３に過電流Ｉs2に応じた端子電圧Ｖs2（＝Ｉs2・Ｒ13（Ｖ））が発生し、この端子電圧Ｖs2がトランジスタ１５のベースエミッタ間電圧を０．６Ｖ以上とするので、トランジスタ１５がオンする。上述同様にして出力端子Ｓ１にロウレベルの短絡検出信号が出力されるようになる。以下、上述の（ａ）の場合と同様に動作する。
【００３６】
上述と同様にして、クロック発生回路７の出力端子Ｑｃに接続されている出力回路８についても同様に短絡状態の検出動作が行えるようになる。この場合には、負荷として電流の流し出しおよび流し込みの双方で動作させるものを接続しているので、いずれかで短絡事故が発生していることが簡単な構成で検出することができるようになる。
【００３７】
このような本実施形態によれば、出力回路部９を、第１および第２のトランジスタ１１，１４を過電流検知用の抵抗１２，１３を介して接続し、抵抗１２，１３の共通接続点を出力端子Ｑｓとして構成すると共に、過電流検知部１０を、この過電流検知用の抵抗１２，１３の端子電圧を検出して動作するように構成した。これにより、出力端子Ｑｓに接続される負荷Ｌが電源端子Ｖｄ側と短絡した場合あるいはグランド端子側と短絡した場合のいずれにおいても短絡状態を検出することができ、その構成を簡単で部品点数を少なくして得ることができる。特に、ディスクリート回路で構成する場合には省スペースで且つ低コストで構成することができるようになる。
【００３８】
また、出力回路部９を構成するトランジスタ１１，１４を、エミッタが出力端子Ｑ側となるエミッタフォロワタイプとしているので、入力端子Ｐに入力する信号のレベルが中間レベルとなったときに、同時にオンすることを防止でき、貫通電流を流さないように構成することができる。
【００３９】
（第２〜４の実施形態）
図５（ａ），（ｂ），（ｃ）は本実施形態の第２〜第４の実施形態を示すもので、第１の実施形態と異なるところは、いずれも出力回路部９を構成するトランジスタ１１，１４の型の組み合わせを異なる構成としたところである。
【００４０】
すなわち、同図（ａ）に示す出力回路部２１では、第１の実施形態におけるトランジスタ１１，１４に代えて、ＰＮＰ型のトランジスタ２２，ＮＰＮ型のトランジスタ２３を設ける構成とし、各トランジスタ２２，２３のベースを入力端子Ｐ１，Ｐ２とした構成としている。この構成の場合には、入力端子Ｐ１，Ｐ２への入力信号のレベルが一方をＯＮさせるときに他方をオフさせるレベルとなるように調整された信号が採用される。これは、例えば、１つの制御信号に基づいて各入力端子Ｐ１，Ｐ２に適切な入力信号を与えるようにした回路を付加することで実現できる。
【００４１】
同様に、同図（ｂ）に示す出力回路部２４では、第１の実施形態におけるトランジスタ１４に代えて、ＮＰＮ型のトランジスタ２３を設ける構成としている。また、トランジスタ１１，２３が共にＮＰＮ型となるので、入力端子Ｐからトランジスタ２３のベースに至る経路にインバータ２５を介在させることで反転した入力信号を与えるように構成している。この構成によっても第１の実施形態と同様の動作を行わせることができる。
【００４２】
また、同図（ｃ）に示す出力回路２６では、第１の実施形態におけるトランジスタ１１に代えて、ＰＮＰ型のトランジスタ２２を設ける構成とすると共に、インバータ回路２５を設ける構成としている。この構成によっても、第２の実施形態と同様の動作を行わせることができるようになる。
【００４３】
【発明の効果】
本発明は以上の説明から明らかなように、第１および第２の抵抗要素を直列接続してなる検知抵抗と、負荷の一端が電源端子またはグランド端子に接続されるとともに、この検知抵抗の第１および第２の抵抗要素の接続点に設けられ前記負荷の他端が接続される出力端子と、直流電源端子と前記検知抵抗の一端子との間に接続される第１のトランジスタと、グランド端子と前記検知抵抗の他端子との間に接続される第２のトランジスタと、エミッタ・ベース間に前記検知抵抗の両端子が接続され、前記第１の抵抗要素を通じて前記出力端子に流れ出る過電流もしくは前記出力端子から前記第２の抵抗要素に流れ込む過電流で前記検知抵抗の端子間に発生する端子間電圧が印加されたときにオン動作する検出用トランジスタとを設ける構成としたので、負荷が短絡するなどして第１もしくは第２のトランジスタに過電流が流れるようになると、検知抵抗の第１もしくは第２の抵抗要素に流れる過電流で発生する端子間電圧を検出することにより過電流が流れていることを検出することができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態を示す電気的構成図
【図２】 受光部の概略的なブロック構成図
【図３】 本実施形態の各部の信号波形を示すと共に比較のために示す従来技術の同等箇所の信号波形を示す図
【図４】 作用説明図
【図５】 本発明の第２〜第４の実施形態を示す出力回路部の電気的構成図
【符号の説明】
１は受光器、２，８は出力回路、３は受光素子、４はシフトレジスタ、５は比較回路、６はケーブル、７はクロック発生回路、９，２１，２４，２６は出力回路部、１０は過電流検知部、１１はＮＰＮ型のトランジスタ（第１のトランジスタ）、１２は検知抵抗の第１の抵抗（第１の抵抗要素）、１３は検知抵抗の第２の抵抗（第２の抵抗要素）、１４はＰＮＰ型のトランジスタ（第２のトランジスタ）、１５は過電流検知用のトランジスタ、１６は入力抵抗、１８は出力用のＮＰＮ型トランジスタである。
【発明の属する技術分野】
本発明は、出力用のトランジスタを複数個有する構成の過電流検出回路に関する。
【０００２】
【従来の技術】
従来、光電スイッチや近接スイッチなどには検出信号やクロック信号などのデジタル信号を外部に出力するための出力回路が設けられている。これらの出力回路においては、負荷に対応して、出力段のトランジスタにより電流を流しだしたり、流入させることで負荷を駆動するように構成されている。
【０００３】
このような出力回路において、出力端子に負荷である外部機器を接続して使用する場合、短絡などの故障を検出すべく、過電流検出回路を備えるものがある（例えば特許文献１参照）。これは、第１のトランジスタに流れる電流を検出する第１の検出抵抗と、第２のトランジスタに流れる電流を検出する第２の検出抵抗を備えるものである。これにより、短絡等が発生しても、第１の検出抵抗あるいは第２の検出抵抗の電流を検出して、この電流に基づいて過電流あるいは短絡などを検出することができるというものである。
【０００４】
【特許文献１】
特許第３０７９５８２号
【０００５】
【発明が解決しようとする課題】
このような光電スイッチや近接スイッチなどの小型の製品においては、無駄な機能や構成を省いて部品点数を削減することが望まれている。上記した従来構成のものでは、過電流を検出するための構成がそれぞれのトランジスタに対応して設ける必要があるため、それらの回路をディスクリート回路で構成する場合には部品点数が多くなり、小型化の妨げになってしまうものであった。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、出力用の第１および第２のトランジスタを備える出力回路においても、過電流検出を簡単な構成で成し得て、部品点数の削減を図ることができるようにした過電流検出回路を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に記載の過電流検出回路は、第１および第２の抵抗要素を直列接続してなる検知抵抗と、 負荷の一端が電源端子またはグランド端子に接続されるとともに、この検知抵抗の第１および第２の抵抗要素の接続点に設けられ前記負荷の他端が接続される出力端子と、直流電源端子と前記検知抵抗の一端子との間に接続される第１のトランジスタと、グランド端子と前記検知抵抗の他端子との間に接続される第２のトランジスタと、
エミッタ・ベース間に前記検知抵抗の両端子が接続され、前記第１の抵抗要素を通じて前記出力端子に流れ出る過電流もしくは前記出力端子から前記第２の抵抗要素に流れ込む過電流で前記検知抵抗の端子間に発生する端子間電圧が印加されたときにオン動作する検出用トランジスタとを設ける構成としたところに特徴を有する。
【０００８】
上記構成を採用することにより、出力端子に接続される負荷に対して第１および第２のトランジスタにより電流を流しだしたり、流入させることで負荷の駆動をすることができ、この場合に、負荷が短絡するなどして第１もしくは第２のトランジスタに過電流が流れるようになると、検知抵抗の第１もしくは第２の抵抗要素に流れる過電流で発生する端子間電圧信号を検出することにより過電流が流れていることを検出することができる。
【０００９】
この場合、第１および第２の抵抗要素のいずれかに過電流が流れることで、検知抵抗の両端には過電流を検出する端子間電圧信号が発生するので、これを検出する回路構成を形成することで、簡単な構成としながら過電流検知を行う構成を得ることができ、部品点数の削減を図ることができるようになる。
【００１０】
請求項２に記載の過電流検出回路は、上記構成において、前記第１のトランジスタを、ＮＰＮ型トランジスタにより構成し、前記第２のトランジスタを、ＰＮＰ型トランジスタにより構成したところに特徴を有する。
上記構成を採用することにより、出力端子にコンプリメンタリ出力を得ることができ、これによって、例えばデジタル出力方式として採用した場合などにおいては、出力回路の入力信号が中間電位の不安定な状態となっても、第１および第２のトランジスタが同時にオンするような事態を回避した構成で過電流を検出することができるようになる。
【００１１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明を多光軸光電スイッチの受光器の出力回路部に適用した場合の第１の実施形態について図１ないし図４を参照して説明する。
図２は多光軸光電スイッチの受光器１に設けた出力回路２部分を中心とした電気的構成を示している。光軸を構成する多数の受光素子３は、図示しないアナログスイッチを介した状態でシフトレジスタ４に接続されている。このシフトレジスタ４により各アナログスイッチを開くことによって受光素子３から入力される受光信号を順次出力端子から比較回路５に出力する。比較回路５は、受光信号のレベルが受光状態を示す信号か遮光状態を示す信号かをしきい値で比較して出力回路２に出力する。
【００１２】
出力回路２は後述するように構成されていて、その出力信号をケーブル６を通じて外部のシーケンサなどに入力することができる信号に変換するように構成されている。この出力回路２は、負荷側の短絡状態を検出する検出端子Ｓ１を備えた構成とされている。
【００１３】
クロック発生回路７は、投光器および受光器１の投光制御および受光制御を行うためのクロック信号ＣＫを発生する回路で、投光器および受光器１のシフトレジスタ４にクロック信号を与えるように接続されると共に、外部にケーブル６を介して出力できるように出力回路８を介在させた構成とされている。この出力回路８にも負荷側の短絡状態を検出する検出端子Ｓ２が設けられている。
【００１４】
図１は出力回路２あるいは８の電気的構成を示すもので、出力回路部９と過電流検知回路部１０とから構成されている。この出力回路部９はいわゆるプッシュプル回路を構成しており、出力端子Ｑｓ(出力回路８においてはＱｃ)はコンプリメンタリ出力を得るように構成されている。出力端子Ｑｓ(Ｑｃ)に接続される負荷として後述するようにプッシュプル出力が必要となる場合の構成である。
【００１５】
この出力回路部９において、第１のトランジスタであるＮＰＮ型トランジスタ１１のコレクタは電源端子Ｖｄに接続されている。トランジスタ１１のエミッタは、短絡検知用の第１および第２の抵抗要素としての抵抗１２，１３の直列回路を介して第２のトランジスタであるＰＮＰ型トランジスタ１４のエミッタに接続されている。トランジスタ１４のコレクタはグランド端子に接続されている。
【００１６】
第１および第２の抵抗要素としての短絡検知用の第１および第２の抵抗１２，１３の共通接続点は、出力端子Ｑｓ（出力回路８においてはＱｃ）として外部に導出されている。また、トランジスタ１１および１４のベースは信号入力端子Ｐに接続され、比較回路５から信号が入力されるようになっている。
【００１７】
次に、過電流検知回路部１０において、検知用のＰＮＰ型トランジスタ１５のエミッタはトランジスタ１１のエミッタに接続され、ベースは抵抗１６を介してトランジスタ１４のエミッタに接続されている。また、トランジスタ１５のコレクタは抵抗１７を介してグランド端子に接続されている。なお、検知用のＰＮＰ型トランジスタ１５は、これに限らず、ＮＰＮ型トランジスタを用いる構成とすることができるものである。
【００１８】
出力用のＮＰＮ型トランジスタ１８のコレクタは検知出力端子Ｓ１に接続されると共に、抵抗１９を介して電源端子Ｖｄに接続され、エミッタはグランド端子に接続されている。また、トランジスタ１８のベースは抵抗２０を介してトランジスタ１５のコレクタに接続されている。
【００１９】
上記構成において、短絡検知用の第１および第２の抵抗１２，１３は、その抵抗値Ｒ12，Ｒ13が数オーム程度の低い値のものが選定されており、トランジスタ１５のベースに接続される入力抵抗１６あるいはトランジスタ１５のコレクタとグランド端子間の抵抗１７の各抵抗値Ｒ16，Ｒ17は１０ｋオーム程度の大きい抵抗値のものが選定されている。これらの抵抗値の設定は、後述する動作を達成するために適宜のものを選択して設定するものである。
【００２０】
次に本実施形態の作用について図３および図４も参照して説明する。
クロック発生回路７は、所定の繰り返し周波数で図３（ａ）に示すようなクロック信号ＣＫを投光器（図示せず）、シフトレジスタ４および出力回路８に出力する。クロック信号ＣＫは同図（ａ）に示しているように、スタートパルスに続いて所定パルス幅（例えば３５μsecのパルス幅）のパルスクロックＣＫ１，ＣＫ２，…が出力される。
【００２１】
このクロック信号ＣＫによりシフトレジスタ４においては、投光器と同期をとった状態で各光軸の受光素子３から入力された受光信号を順次比較回路５に出力する。比較回路５は受光レベルか否かをしきい値で比較して受光状態を示す信号もしくは遮光状態を示す信号として出力回路２に出力する。
【００２２】
出力回路２においては、入力端子Ｐから入力される受光もしくは遮光を示す信号は、例えばハイレベルもしくはロウレベルに設定された信号であり、ハイレベルの信号が入力された場合には、トランジスタ１１がオンして出力端子Ｑｓがほぼ電源電圧Ｖｄのハイレベルの出力信号Ｑｓ1となり、電流を流し出すことができるようになる。また、ロウレベルの信号が入力された場合には、トランジスタ１４がオンして出力端子Ｑｓがほぼグランド電位であるロウレベルの出力信号Ｑｓ1となり、電流を流入させることができるようになる。
【００２３】
これにより、出力端子Ｑｓに接続された負荷Ｌ（図４参照）が駆動されるようになる。この結果、シーケンサなどの負荷が接続されている場合には、そのシーケンサの動作を出力回路２の出力信号信号Ｑｓ1により駆動することができる。
【００２４】
この場合、負荷Ｌが、電源端子Ｖｄと出力端子Ｑｓとの間に接続されている状態では、入力端子Ｐがハイレベルのときには、トランジスタ１４がオフ状態にあって負荷Ｌに電流が流れることはない。これに対して、入力端子Ｐにロウレベルの信号が入力されるとトランジスタ１４がオン状態となって出力端子Ｑｓから電流を引き込む状態となり、負荷Ｌに通電されるようになる。
【００２５】
また、負荷Ｌが、グランド端子と出力端子Ｑｓとの間に接続されている状態では、入力端子Ｐがロウレベルのときには、トランジスタ１１がオフ状態にあって負荷Ｌに電流が流れることはない。そして、入力端子Ｐにハイレベルの信号が入力されると、トランジスタ１１がオン状態となって出力端子Ｑｓから電流を流しだす状態となり、負荷Ｌに通電されるようになる。
【００２６】
そして、負荷Ｌが、電源端子Ｖｄとグランド端子との中間の任意電位に接続される場合には、上記した両方の状態を併せ持つことになり、入力端子Ｐにハイレベルの信号が入力されたときにはトランジスタ１１から出力端子Ｑｓを経て負荷Ｌに電流を流し出す状態になり、ロウレベルの信号が入力されたときにはトランジスタ１４が負荷Ｌから出力端子Ｑｓを介して電流を引き込む状態となる。
【００２７】
一方、クロック発生回路７から出力されるクロック信号ＣＫは出力回路８にも入力され、ここで出力端子Ｑｃからケーブル６にクロック出力信号Ｑｃ1が出力されるようになる。このとき、ケーブル６は一般に浮遊容量Ｃｆを持っているので、その出力の特性によっては時定数が大きくなって出力波形が鈍ることになり、速いクロック信号を取り扱うことができなくなる場合がある。
【００２８】
この実施形態においては、コンプリメンタリ出力タイプの出力回路８を採用していることから、ケーブル６が有する浮遊容量Ｃｆに起因した蓄積電荷を放電することができるので、波形が鈍るのを抑制でき、これによって繰り返し周期の短いクロックパルスＣＫでも取り扱うことができるようになる。
【００２９】
図３（ｂ）は、同図（ａ）のクロックパルスＣＫに対して、理想的な出力信号Ｑｃ０を示しているが、この出力回路８を用いた出力信号Ｑｃ１は同図（ｃ）に示すような波形として得ることができるようになる。なお、このようなコンプリメンタリ出力タイプの出力回路８を使用しない場合には同図（ｄ）に示すような時定数に起因した鈍った波形の出力信号Ｑｃ２となる。
【００３０】
さて、同様にして、出力回路２においても、出力信号Ｑｓ1の波形が鈍らずに得ることができる。同図（ｅ）は理想的な出力波形Ｑｓ０を示している。受光信号は光軸間が連続した状態で出力されるようになっているが、実際には、同図（ｆ）に示すような波形の出力信号Ｑｓ１として得ることができる。また、同図（ｇ）では、出力回路８を用いない場合の出力信号Ｑｓ２の波形を示している。この出力信号Ｑｓ２は、ロウレベルの信号として確実に検出することが困難となる場合があるが、本実施形態のように同図（ｆ）のような波形の出力信号Ｑｓ１で得られることから、確実な検出動作を行うことができる。
【００３１】
さて、上述のような動作を行ううちに、例えば負荷が何らかの条件により短絡したり低インピーダンスになるなどの故障が生ずると、過電流検知回路部１０によりこれが検出されるようになる。以下の説明では、前述した負荷Ｌがグランド端子に接続された場合に負荷Ｌが短絡状態となった場合（ａ）と、負荷Ｌが電源端子Ｖｄ側に接続された場合に負荷Ｌが短絡常態となった場合（ｂ）とに分けて説明する。
【００３２】
（ａ）グランド端子と短絡状態になった場合
この場合には、図４（ａ）に示すように、負荷Ｌが短絡したことから、電源端子Ｖｄから第１のトランジスタ１１、第１の抵抗１２を経て負荷Ｌからグランドに過電流Ｉs1が流れるようになる。このとき第２のトランジスタ１４はオフ状態であるから、回路を形成していない。また、第２の抵抗１３と入力抵抗１６はトランジスタ１６の入力保護抵抗となる。
【００３３】
これにより、第１の抵抗１２に過電流Ｉs1に応じた端子電圧Ｖs1（＝Ｉs1・Ｒ12（Ｖ））が発生し、この端子電圧Ｖs1がトランジスタ１５のベースエミッタ間電圧を０．６Ｖ以上とするので、トランジスタ１５がオンする。すると、トランジスタ１８もオンするようになり、出力端子Ｓ１にロウレベルの短絡検出信号が出力されるようになる。この結果、受光制御回路側でこの短絡検出信号を受信すると、トランジスタ１１および１４の入力端子Ｐに強制的にロウレベルの信号を与えると共に、外部に異常判別の表示などを行うようになる。
【００３４】
（ｂ）電源端子Ｖｄ側と短絡状態になった場合
この場合には、図４（ｂ）に示すように、負荷Ｌが短絡したことから、電源端子Ｖｄから負荷Ｌ、第２の抵抗１３、第２のトランジスタ１４を経てグランドに過電流Ｉs2が流れるようになる。このとき第１のトランジスタ１１はオフ状態であるから、回路を形成していない。また、今度は第１の抵抗１２にはトランジスタ１５のエミッタ電流が流れるようになって、電圧降下を発生するが、ここでの電圧降下は、Ｒ12（数オーム）＜＜Ｒ17（１０ｋオーム程度）であることから無視できるレベルである。
【００３５】
これにより、第２の抵抗１３に過電流Ｉs2に応じた端子電圧Ｖs2（＝Ｉs2・Ｒ13（Ｖ））が発生し、この端子電圧Ｖs2がトランジスタ１５のベースエミッタ間電圧を０．６Ｖ以上とするので、トランジスタ１５がオンする。上述同様にして出力端子Ｓ１にロウレベルの短絡検出信号が出力されるようになる。以下、上述の（ａ）の場合と同様に動作する。
【００３６】
上述と同様にして、クロック発生回路７の出力端子Ｑｃに接続されている出力回路８についても同様に短絡状態の検出動作が行えるようになる。この場合には、負荷として電流の流し出しおよび流し込みの双方で動作させるものを接続しているので、いずれかで短絡事故が発生していることが簡単な構成で検出することができるようになる。
【００３７】
このような本実施形態によれば、出力回路部９を、第１および第２のトランジスタ１１，１４を過電流検知用の抵抗１２，１３を介して接続し、抵抗１２，１３の共通接続点を出力端子Ｑｓとして構成すると共に、過電流検知部１０を、この過電流検知用の抵抗１２，１３の端子電圧を検出して動作するように構成した。これにより、出力端子Ｑｓに接続される負荷Ｌが電源端子Ｖｄ側と短絡した場合あるいはグランド端子側と短絡した場合のいずれにおいても短絡状態を検出することができ、その構成を簡単で部品点数を少なくして得ることができる。特に、ディスクリート回路で構成する場合には省スペースで且つ低コストで構成することができるようになる。
【００３８】
また、出力回路部９を構成するトランジスタ１１，１４を、エミッタが出力端子Ｑ側となるエミッタフォロワタイプとしているので、入力端子Ｐに入力する信号のレベルが中間レベルとなったときに、同時にオンすることを防止でき、貫通電流を流さないように構成することができる。
【００３９】
（第２〜４の実施形態）
図５（ａ），（ｂ），（ｃ）は本実施形態の第２〜第４の実施形態を示すもので、第１の実施形態と異なるところは、いずれも出力回路部９を構成するトランジスタ１１，１４の型の組み合わせを異なる構成としたところである。
【００４０】
すなわち、同図（ａ）に示す出力回路部２１では、第１の実施形態におけるトランジスタ１１，１４に代えて、ＰＮＰ型のトランジスタ２２，ＮＰＮ型のトランジスタ２３を設ける構成とし、各トランジスタ２２，２３のベースを入力端子Ｐ１，Ｐ２とした構成としている。この構成の場合には、入力端子Ｐ１，Ｐ２への入力信号のレベルが一方をＯＮさせるときに他方をオフさせるレベルとなるように調整された信号が採用される。これは、例えば、１つの制御信号に基づいて各入力端子Ｐ１，Ｐ２に適切な入力信号を与えるようにした回路を付加することで実現できる。
【００４１】
同様に、同図（ｂ）に示す出力回路部２４では、第１の実施形態におけるトランジスタ１４に代えて、ＮＰＮ型のトランジスタ２３を設ける構成としている。また、トランジスタ１１，２３が共にＮＰＮ型となるので、入力端子Ｐからトランジスタ２３のベースに至る経路にインバータ２５を介在させることで反転した入力信号を与えるように構成している。この構成によっても第１の実施形態と同様の動作を行わせることができる。
【００４２】
また、同図（ｃ）に示す出力回路２６では、第１の実施形態におけるトランジスタ１１に代えて、ＰＮＰ型のトランジスタ２２を設ける構成とすると共に、インバータ回路２５を設ける構成としている。この構成によっても、第２の実施形態と同様の動作を行わせることができるようになる。
【００４３】
【発明の効果】
本発明は以上の説明から明らかなように、第１および第２の抵抗要素を直列接続してなる検知抵抗と、負荷の一端が電源端子またはグランド端子に接続されるとともに、この検知抵抗の第１および第２の抵抗要素の接続点に設けられ前記負荷の他端が接続される出力端子と、直流電源端子と前記検知抵抗の一端子との間に接続される第１のトランジスタと、グランド端子と前記検知抵抗の他端子との間に接続される第２のトランジスタと、エミッタ・ベース間に前記検知抵抗の両端子が接続され、前記第１の抵抗要素を通じて前記出力端子に流れ出る過電流もしくは前記出力端子から前記第２の抵抗要素に流れ込む過電流で前記検知抵抗の端子間に発生する端子間電圧が印加されたときにオン動作する検出用トランジスタとを設ける構成としたので、負荷が短絡するなどして第１もしくは第２のトランジスタに過電流が流れるようになると、検知抵抗の第１もしくは第２の抵抗要素に流れる過電流で発生する端子間電圧を検出することにより過電流が流れていることを検出することができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態を示す電気的構成図
【図２】 受光部の概略的なブロック構成図
【図３】 本実施形態の各部の信号波形を示すと共に比較のために示す従来技術の同等箇所の信号波形を示す図
【図４】 作用説明図
【図５】 本発明の第２〜第４の実施形態を示す出力回路部の電気的構成図
【符号の説明】
１は受光器、２，８は出力回路、３は受光素子、４はシフトレジスタ、５は比較回路、６はケーブル、７はクロック発生回路、９，２１，２４，２６は出力回路部、１０は過電流検知部、１１はＮＰＮ型のトランジスタ（第１のトランジスタ）、１２は検知抵抗の第１の抵抗（第１の抵抗要素）、１３は検知抵抗の第２の抵抗（第２の抵抗要素）、１４はＰＮＰ型のトランジスタ（第２のトランジスタ）、１５は過電流検知用のトランジスタ、１６は入力抵抗、１８は出力用のＮＰＮ型トランジスタである。
Claims (2)
- 第１および第２の抵抗要素を直列接続してなる検知抵抗と、
負荷の一端が電源端子またはグランド端子に接続されるとともに、この検知抵抗の第１および第２の抵抗要素の接続点に設けられ前記負荷の他端が接続される出力端子と、
直流電源端子と前記検知抵抗の一端子との間に接続される第１のトランジスタと、
グランド端子と前記検知抵抗の他端子との間に接続される第２のトランジスタと、
エミッタ・ベース間に前記検知抵抗の両端子が接続され、前記第１の抵抗要素を通じて前記出力端子に流れ出る過電流もしくは前記出力端子から前記第２の抵抗要素に流れ込む過電流で前記検知抵抗の端子間に発生する端子間電圧が印加されたときにオン動作する検出用トランジスタとを備えたことを特徴とする過電流検出回路。 - 請求項１に記載の過電流検出回路において、
前記第１のトランジスタは、ＮＰＮ型トランジスタにより構成され、
前記第２のトランジスタは、ＰＮＰ型トランジスタにより構成されていることを特徴とする過電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002368091A JP4093407B2 (ja) | 2002-12-19 | 2002-12-19 | 過電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002368091A JP4093407B2 (ja) | 2002-12-19 | 2002-12-19 | 過電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004201083A JP2004201083A (ja) | 2004-07-15 |
| JP4093407B2 true JP4093407B2 (ja) | 2008-06-04 |
Family
ID=32764770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002368091A Expired - Fee Related JP4093407B2 (ja) | 2002-12-19 | 2002-12-19 | 過電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4093407B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105137270A (zh) * | 2015-09-29 | 2015-12-09 | 昆明理工大学 | 一种基于差动电流离散余弦变换的励磁涌流快速识别方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102105011B (zh) * | 2010-11-29 | 2013-10-23 | 重庆多邦科技发展有限公司 | 路灯节能终端监控方法及路灯节能终端的监控中心 |
| JP6364852B2 (ja) * | 2014-03-24 | 2018-08-01 | 株式会社デンソー | 入力保護回路 |
| JP6160545B2 (ja) | 2014-04-07 | 2017-07-12 | 株式会社デンソー | 過電流保護回路 |
-
2002
- 2002-12-19 JP JP2002368091A patent/JP4093407B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105137270A (zh) * | 2015-09-29 | 2015-12-09 | 昆明理工大学 | 一种基于差动电流离散余弦变换的励磁涌流快速识别方法 |
| CN105137270B (zh) * | 2015-09-29 | 2018-07-24 | 昆明理工大学 | 一种基于差动电流离散余弦变换的励磁涌流快速识别方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004201083A (ja) | 2004-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2999887B2 (ja) | Ｉｇｂｔの過電流保護回路及び半導体集積回路装置 | |
| JP4093407B2 (ja) | 過電流検出回路 | |
| JP3928908B2 (ja) | 半導体装置 | |
| TWI445306B (zh) | Power supply voltage monitoring circuit | |
| JPH11134623A (ja) | ヘッドショート検出回路 | |
| JP2974104B2 (ja) | インテリジェントパワスイッチ用回路 | |
| JPH10312829A (ja) | バッテリ電圧監視装置 | |
| JPH11160370A (ja) | 異常電圧検出回路 | |
| JP2535824B2 (ja) | 検知装置 | |
| JP2508172B2 (ja) | コントロ―ラの入力回路 | |
| JP3469456B2 (ja) | スイッチング素子の駆動回路 | |
| JP2615890B2 (ja) | 制御機器の入力装置 | |
| JP7231490B2 (ja) | データ伝送方法及びデータ転送装置 | |
| KR100344762B1 (ko) | 전원전압의 저전압레벨 검출회로 | |
| JP3103423B2 (ja) | 負荷制御装置 | |
| JP2000066990A (ja) | 接続認識イベント回路 | |
| JPH0572646B2 (ja) | ||
| JP4079671B2 (ja) | 給電装置 | |
| JP2580932Y2 (ja) | 電源異常検出回路 | |
| JPH0342538Y2 (ja) | ||
| JP3572212B2 (ja) | サイリスタスイッチ駆動回路 | |
| JP2801342B2 (ja) | 電源ｏｎ―ｏｆｆ回路 | |
| JP2001091384A (ja) | 断線検出機能付きブリッジセンサ | |
| JPH07333262A (ja) | 電圧低下監視装置 | |
| JPS60187134A (ja) | キ−ボ−ド装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |