JPH11134623A - ヘッドショート検出回路 - Google Patents
ヘッドショート検出回路Info
- Publication number
- JPH11134623A JPH11134623A JP9298689A JP29868997A JPH11134623A JP H11134623 A JPH11134623 A JP H11134623A JP 9298689 A JP9298689 A JP 9298689A JP 29868997 A JP29868997 A JP 29868997A JP H11134623 A JPH11134623 A JP H11134623A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- comparator
- magnetic head
- head
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
Abstract
(57)【要約】
【課題】 磁気ヘッドのコイル端子間の電気的短絡を正
確に検出するヘッドショート検出回路を提供する。 【解決手段】 磁気ヘッドの端子ＨX 、ＨY はそれぞれ
ｐｎｐトランジスタＰ1、Ｐ2 のベースに接続され、電
源ＶccとトランジスタＰ1 、Ｐ2 のエミッタ間に電流源
Ｉ1 、Ｉ2 が挿入されている。Ｐ1 のエミッタから比較
器１の（−）入力端子に抵抗Ｒ1 を介して接続され、比
較器２の（＋）入力端子には直接接続されている。Ｐ2
のエミッタから比較器１の（＋）入力端子に直接接続さ
れ、比較器２の（−）入力端子には抵抗Ｒ2 を介して接
続されている。比較器１の（−）入力端子とＧＮＤとの
間に電流源Ｉ3 が、比較器２の（−）入力端子とＧＮＤ
との間に電流源Ｉ4 が接続されていて、比較器１と比較
器２の比較結果に基づいてヘッドショートを検出する。
確に検出するヘッドショート検出回路を提供する。 【解決手段】 磁気ヘッドの端子ＨX 、ＨY はそれぞれ
ｐｎｐトランジスタＰ1、Ｐ2 のベースに接続され、電
源ＶccとトランジスタＰ1 、Ｐ2 のエミッタ間に電流源
Ｉ1 、Ｉ2 が挿入されている。Ｐ1 のエミッタから比較
器１の（−）入力端子に抵抗Ｒ1 を介して接続され、比
較器２の（＋）入力端子には直接接続されている。Ｐ2
のエミッタから比較器１の（＋）入力端子に直接接続さ
れ、比較器２の（−）入力端子には抵抗Ｒ2 を介して接
続されている。比較器１の（−）入力端子とＧＮＤとの
間に電流源Ｉ3 が、比較器２の（−）入力端子とＧＮＤ
との間に電流源Ｉ4 が接続されていて、比較器１と比較
器２の比較結果に基づいてヘッドショートを検出する。
Description
【０００１】
【発明の属する技術分野】本発明は磁気ヘッドに関し、
さらに詳しくは磁気ヘッドのコイル端子間の電気的短絡
を正確に検出するヘッドショート検出回路に関する。
さらに詳しくは磁気ヘッドのコイル端子間の電気的短絡
を正確に検出するヘッドショート検出回路に関する。
【０００２】
【従来の技術】本発明にかかわる従来の技術について図
４ないし図７を参照して説明する。図４は磁気ヘッドの
記録駆動回路であり、図５は磁気ヘッドの正常動作時の
出力両端における電圧とデータの波形である。また、図
６は従来の磁気ヘッドのヘッドショート検出回路であ
り、図７はそのヘッドショートの検出について説明する
ための図である。
４ないし図７を参照して説明する。図４は磁気ヘッドの
記録駆動回路であり、図５は磁気ヘッドの正常動作時の
出力両端における電圧とデータの波形である。また、図
６は従来の磁気ヘッドのヘッドショート検出回路であ
り、図７はそのヘッドショートの検出について説明する
ための図である。
【０００３】まず、例えばＨＤＤ（Ｈａｒｄ Ｄｉｓｋ
Ｄｒｉｖｅ）の磁気ヘッドの駆動について説明する。
図４に示すようにトランジスタＱ1 とトランジスタＱ3
とが、またトランジスタＱ2 とトランジスタＱ4 とが、
それぞれエミッタとコレクタとで接続され、トランジス
タＱ1 とトランジスタＱ2 のコレクタが電源ＶCCに、ト
ランジスタＱ3 とトランジスタＱ4 のエミッタが電流源
ＩW を介して接地されている。このような回路構成にお
いて磁気ヘッドのコイルの両端ＨX 、ＨY はトランジス
タＱ1 とトランジスタＱ3 、およびトランジスタＱ2 と
トランジスタＱ4 の接続点にそれぞれ接続されている。
尚、ＬH はヘッドインダクタンスであり、ＲL はヘッド
抵抗である。
Ｄｒｉｖｅ）の磁気ヘッドの駆動について説明する。
図４に示すようにトランジスタＱ1 とトランジスタＱ3
とが、またトランジスタＱ2 とトランジスタＱ4 とが、
それぞれエミッタとコレクタとで接続され、トランジス
タＱ1 とトランジスタＱ2 のコレクタが電源ＶCCに、ト
ランジスタＱ3 とトランジスタＱ4 のエミッタが電流源
ＩW を介して接地されている。このような回路構成にお
いて磁気ヘッドのコイルの両端ＨX 、ＨY はトランジス
タＱ1 とトランジスタＱ3 、およびトランジスタＱ2 と
トランジスタＱ4 の接続点にそれぞれ接続されている。
尚、ＬH はヘッドインダクタンスであり、ＲL はヘッド
抵抗である。
【０００４】上述した回路構成で記録データに基づいて
トランジスタＱ1 〜Ｑ4 をスイッチング制御を行うこと
によりヘッドコイルに電流を流して記録磁界を発生させ
磁気記録媒体にデータを記録する。即ち、データの
「Ｈ」レベルによってトランジスタＱ1 とトランジスタ
Ｑ4 をＯＮし、同時にこれを反転した「Ｌ」レベルによ
ってトランジスタＱ2 とトランジスタＱ3 をＯＦＦする
ことにより、電流ｉW1が流れ、一方、データの「Ｈ」レ
ベルによってトランジスタＱ2 とトランジスタＱ3をＯ
Ｎし、同時にこれを反転した「Ｌ」レベルによってトラ
ンジスタＱ1 とトランジスタＱ4 をＯＦＦすることによ
り電流ＩW2が流れて反転した磁界が発生し、磁気記録に
供されることになる。尚、ｉW1とｉW2は電流源ＩW によ
るものであって同じ値となり、また、Ｖ2 は磁気ヘッド
の端子ＨX 、ＨY 間の電位差であって、Ｖ2 ＝ｉW1ＲL
＝ｉW2ＲL である。
トランジスタＱ1 〜Ｑ4 をスイッチング制御を行うこと
によりヘッドコイルに電流を流して記録磁界を発生させ
磁気記録媒体にデータを記録する。即ち、データの
「Ｈ」レベルによってトランジスタＱ1 とトランジスタ
Ｑ4 をＯＮし、同時にこれを反転した「Ｌ」レベルによ
ってトランジスタＱ2 とトランジスタＱ3 をＯＦＦする
ことにより、電流ｉW1が流れ、一方、データの「Ｈ」レ
ベルによってトランジスタＱ2 とトランジスタＱ3をＯ
Ｎし、同時にこれを反転した「Ｌ」レベルによってトラ
ンジスタＱ1 とトランジスタＱ4 をＯＦＦすることによ
り電流ＩW2が流れて反転した磁界が発生し、磁気記録に
供されることになる。尚、ｉW1とｉW2は電流源ＩW によ
るものであって同じ値となり、また、Ｖ2 は磁気ヘッド
の端子ＨX 、ＨY 間の電位差であって、Ｖ2 ＝ｉW1ＲL
＝ｉW2ＲL である。
【０００５】図５はヘッドショートのない状態で記録動
作中の記録データ（ＷＤ）と端子ＨX 、ＨY の電圧Ｖ
（ＨX ）、Ｖ（ＨY ）、および後段で図６を参照して説
明する従来のヘッドショート検出回路におけるテストポ
イントＴＰ11、ＴＰ12の充電電圧Ｖ（ＴＰ11）、Ｖ（Ｔ
Ｐ12）の波形である。
作中の記録データ（ＷＤ）と端子ＨX 、ＨY の電圧Ｖ
（ＨX ）、Ｖ（ＨY ）、および後段で図６を参照して説
明する従来のヘッドショート検出回路におけるテストポ
イントＴＰ11、ＴＰ12の充電電圧Ｖ（ＴＰ11）、Ｖ（Ｔ
Ｐ12）の波形である。
【０００６】端子ＨX での電圧Ｖ（ＨX ）は記録データ
の「Ｈ」の時、電源ＶCCから図４に示すトランジスタＱ
1 による電圧降下を差し引いた電圧ＶCC−ＶBEとなり、
端子ＨY での電圧Ｖ（ＨY ）はさらに電流ｉW1による電
圧降下Ｖ2 を差し引いた電圧ＶCC−ＶBE−Ｖ2 となる。
同様に記録データの「Ｌ」の時、端子ＨY での電圧Ｖ
（ＨY ）は電源ＶCCから図４に示すトランジスタＱ2 に
よる電圧降下を差し引いた電圧ＶCC−ＶBEとなり、端子
ＨX での電圧Ｖ（ＨX ）はさらに電流ｉW2による電圧降
下Ｖ2 を差し引いた電圧ＶCC−ＶBE−Ｖ2 となる。尚、
トランジスタの切り替わり時にヘッドインダクタンスＬ
H に突入する電流成分のためフライバックパルスが発生
する。
の「Ｈ」の時、電源ＶCCから図４に示すトランジスタＱ
1 による電圧降下を差し引いた電圧ＶCC−ＶBEとなり、
端子ＨY での電圧Ｖ（ＨY ）はさらに電流ｉW1による電
圧降下Ｖ2 を差し引いた電圧ＶCC−ＶBE−Ｖ2 となる。
同様に記録データの「Ｌ」の時、端子ＨY での電圧Ｖ
（ＨY ）は電源ＶCCから図４に示すトランジスタＱ2 に
よる電圧降下を差し引いた電圧ＶCC−ＶBEとなり、端子
ＨX での電圧Ｖ（ＨX ）はさらに電流ｉW2による電圧降
下Ｖ2 を差し引いた電圧ＶCC−ＶBE−Ｖ2 となる。尚、
トランジスタの切り替わり時にヘッドインダクタンスＬ
H に突入する電流成分のためフライバックパルスが発生
する。
【０００７】さて、このような記録動作において、その
動作状態を監視するために種々な監視機能が駆動側回路
に要求されていて、その１つに磁気ヘッドのショートを
検出する機能がある。これは何らかの要因でヘッドコイ
ルがショートしたときに異常動作であることを示す信号
を出力するものである。
動作状態を監視するために種々な監視機能が駆動側回路
に要求されていて、その１つに磁気ヘッドのショートを
検出する機能がある。これは何らかの要因でヘッドコイ
ルがショートしたときに異常動作であることを示す信号
を出力するものである。
【０００８】図６は従来のヘッドショート検出回路の一
例であって、周波数検出の機能を併せ持っている。磁気
ヘッドの端子ＨX はｐｎｐトランジスタＰ1 のベースに
接続され、また、電源ＶccとトランジスタＰ1 のエミッ
タ間に電流源Ｉ1 が挿入されていて、これにより容量Ｃ
1 が充電されている。同様に端子ＨY はｐｎｐトランジ
スタＰ2 のベースに接続され、また、電源Ｖccとトラン
ジスタＰ2 のエミッタ間に電流源Ｉ2 が挿入されてい
て、これにより容量Ｃ2 が充電されている。
例であって、周波数検出の機能を併せ持っている。磁気
ヘッドの端子ＨX はｐｎｐトランジスタＰ1 のベースに
接続され、また、電源ＶccとトランジスタＰ1 のエミッ
タ間に電流源Ｉ1 が挿入されていて、これにより容量Ｃ
1 が充電されている。同様に端子ＨY はｐｎｐトランジ
スタＰ2 のベースに接続され、また、電源Ｖccとトラン
ジスタＰ2 のエミッタ間に電流源Ｉ2 が挿入されてい
て、これにより容量Ｃ2 が充電されている。
【０００９】さて、図５に示したように記録データの
「Ｈ」、「Ｌ」の切り替わり時に発生する端子ＨX 、Ｈ
Y のフライバックパルスによってトランジスタＰ1 、Ｐ
2 が作動し容量Ｃ1 、Ｃ2 が放電され、その後、再度電
流ｉ1 、ｉ2 によって充電される。従って、容量Ｃ1 の
充電電圧波形、即ちテストポイントＴＰ11の電圧波形は
図５のＶ（ＴＰ11）で、また、容量Ｃ2 の充電電圧波
形、即ちテストポイントＴＰ12の電圧波形は図５のＶ
（ＴＰ12）で表される。
「Ｈ」、「Ｌ」の切り替わり時に発生する端子ＨX 、Ｈ
Y のフライバックパルスによってトランジスタＰ1 、Ｐ
2 が作動し容量Ｃ1 、Ｃ2 が放電され、その後、再度電
流ｉ1 、ｉ2 によって充電される。従って、容量Ｃ1 の
充電電圧波形、即ちテストポイントＴＰ11の電圧波形は
図５のＶ（ＴＰ11）で、また、容量Ｃ2 の充電電圧波
形、即ちテストポイントＴＰ12の電圧波形は図５のＶ
（ＴＰ12）で表される。
【００１０】このテストポイントＴＰ11の電圧は比較器
１に入力され、ＴＰ12の電圧は比較器２に入力されて、
比較基準となる共通の電圧ＶTH＝ＶCC−Ｖ1 と比較され
る。ここで、図７に示すように周期Ｔでフライバックパ
ルスが発生して放電が行われているとすると充電はフラ
イバックパルスの後から始まり、容量Ｃ1 に電流源Ｉ1
から、また容量Ｃ2 に電流源Ｉ2 から電荷が供給され電
圧が時間とともに上昇する。この状態で充電電圧がＶTH
に到達する前にフライバックパルスによって放電される
と、比較器１、２からは「Ｌ」だけが出力されつづけ、
従ってＯＲゲート５からは「Ｌ」が出力されつづけて、
磁気ヘッドにショートが発生していない状態を示すこと
になる。
１に入力され、ＴＰ12の電圧は比較器２に入力されて、
比較基準となる共通の電圧ＶTH＝ＶCC−Ｖ1 と比較され
る。ここで、図７に示すように周期Ｔでフライバックパ
ルスが発生して放電が行われているとすると充電はフラ
イバックパルスの後から始まり、容量Ｃ1 に電流源Ｉ1
から、また容量Ｃ2 に電流源Ｉ2 から電荷が供給され電
圧が時間とともに上昇する。この状態で充電電圧がＶTH
に到達する前にフライバックパルスによって放電される
と、比較器１、２からは「Ｌ」だけが出力されつづけ、
従ってＯＲゲート５からは「Ｌ」が出力されつづけて、
磁気ヘッドにショートが発生していない状態を示すこと
になる。
【００１１】一方、ヘッドショートが発生しているとす
ると端子ＨX 、ＨY は共にＶCC−ＶBEと同じ電位にな
り、固定される。この状態ではトランジスタＰ1 、Ｐ2
は作動せず、容量Ｃ1 、Ｃ2 は充電されつづけ、Ｔ
Ｐ11、ＴＰ12の電圧は上昇してＶTHの電圧を越えた状態
を保持する。従って比較器１、２からは「Ｈ」が出力さ
れつづけ、ＯＲゲート５からは「Ｈ」が出力されつづけ
て、磁気ヘッドにショートが発生した状態を示すことに
なる。尚、フリップフロップ４はＷＤと同期をとってＯ
Ｒゲート５の出力を適正に検出するものである。
ると端子ＨX 、ＨY は共にＶCC−ＶBEと同じ電位にな
り、固定される。この状態ではトランジスタＰ1 、Ｐ2
は作動せず、容量Ｃ1 、Ｃ2 は充電されつづけ、Ｔ
Ｐ11、ＴＰ12の電圧は上昇してＶTHの電圧を越えた状態
を保持する。従って比較器１、２からは「Ｈ」が出力さ
れつづけ、ＯＲゲート５からは「Ｈ」が出力されつづけ
て、磁気ヘッドにショートが発生した状態を示すことに
なる。尚、フリップフロップ４はＷＤと同期をとってＯ
Ｒゲート５の出力を適正に検出するものである。
【００１２】また、図６に示すヘッドショート検出回路
は周波数検出の機能も有している。即ち、図７に示すよ
うに記録データＷＤの周期Ｔが遅くなってＴ＋ΔＴにな
ったとすると、容量Ｃ1 、Ｃ2 の充電時間が長くなり、
比較基準電圧ＶTHを越えて充電されることが生じる。従
って、この越えた時刻ｔ1 からフライバックパルスによ
る放電までの時刻ｔ2 までの時間、比較器１、２から
「Ｈ」が出力され、ＷＤの周期が長いこと、即ち周波数
が低いことが認知される。
は周波数検出の機能も有している。即ち、図７に示すよ
うに記録データＷＤの周期Ｔが遅くなってＴ＋ΔＴにな
ったとすると、容量Ｃ1 、Ｃ2 の充電時間が長くなり、
比較基準電圧ＶTHを越えて充電されることが生じる。従
って、この越えた時刻ｔ1 からフライバックパルスによ
る放電までの時刻ｔ2 までの時間、比較器１、２から
「Ｈ」が出力され、ＷＤの周期が長いこと、即ち周波数
が低いことが認知される。
【００１３】
【発明が解決しようとする課題】しかしながら、実際に
は磁気ヘッドを装置に装着する場合は、信号の入出力の
ために配線が必要であり、これによってインダクタンス
成分が発生して、これを要因とした短いフライバックパ
ルスが発生する。このフライバックパルスがＬｏｗ側に
発生すると、これによってトランジスタが作動され容量
に蓄積された電荷を周期的に放電してしまうことにな
り、ヘッドのショートを検出できない虞れがあった。
は磁気ヘッドを装置に装着する場合は、信号の入出力の
ために配線が必要であり、これによってインダクタンス
成分が発生して、これを要因とした短いフライバックパ
ルスが発生する。このフライバックパルスがＬｏｗ側に
発生すると、これによってトランジスタが作動され容量
に蓄積された電荷を周期的に放電してしまうことにな
り、ヘッドのショートを検出できない虞れがあった。
【００１４】従って本発明は、基板の配線によるインダ
クタンス等の影響を排除して、磁気ヘッドの端子間の電
気的短絡を正確に検出することを目的とする。
クタンス等の影響を排除して、磁気ヘッドの端子間の電
気的短絡を正確に検出することを目的とする。
【００１５】
【課題を解決するための手段】本発明は上記課題に鑑み
なされたものであって、請求項１の記載によれば、磁気
ヘッドのショートを検出するヘッドショート検出回路に
おいて、磁気ヘッドの記録作動状態でのヘッドコイルの
一端に生じる電圧に対応した第一の電圧と、該第一の電
圧に対して所定の電位差を有する第二の電圧とを生成す
る手段と、磁気ヘッドの記録作動状態での前記ヘッドコ
イルの他の一端に生じる電圧に対応した第三の電圧と、
該第三の電圧に対して所定の電位差を有する第四の電圧
とを生成する手段と、前記第一の電圧と前記第四の電圧
とを比較する第１の比較手段と、前記第二の電圧と前記
第三の電圧とを比較する第２の比較手段とを具備し、前
記第１の比較手段と第２の比較手段との比較結果に基づ
いてヘッドコイルの両端のショートを検出するヘッドシ
ョート検出回路を構成する。
なされたものであって、請求項１の記載によれば、磁気
ヘッドのショートを検出するヘッドショート検出回路に
おいて、磁気ヘッドの記録作動状態でのヘッドコイルの
一端に生じる電圧に対応した第一の電圧と、該第一の電
圧に対して所定の電位差を有する第二の電圧とを生成す
る手段と、磁気ヘッドの記録作動状態での前記ヘッドコ
イルの他の一端に生じる電圧に対応した第三の電圧と、
該第三の電圧に対して所定の電位差を有する第四の電圧
とを生成する手段と、前記第一の電圧と前記第四の電圧
とを比較する第１の比較手段と、前記第二の電圧と前記
第三の電圧とを比較する第２の比較手段とを具備し、前
記第１の比較手段と第２の比較手段との比較結果に基づ
いてヘッドコイルの両端のショートを検出するヘッドシ
ョート検出回路を構成する。
【００１６】上記回路構成によると、常に磁気ヘッドコ
イルの端子間電圧を監視することになるので、基板のイ
ンダクタンス等の影響を排除して、磁気ヘッドの端子間
の電気的短絡を正確に検出する。
イルの端子間電圧を監視することになるので、基板のイ
ンダクタンス等の影響を排除して、磁気ヘッドの端子間
の電気的短絡を正確に検出する。
【００１７】
【発明の実施の形態】本発明の実施の形態について図１
ないし図３を参照して説明する。図１は本発明のヘッド
ショート検出回路の実施例であり、図２は本実施例にお
ける磁気ヘッドの正常動作時のテストポイントでの電圧
波形であり、図３はショート時のテストポイントでの電
圧波形である。また、磁気ヘッドの記録駆動回路は図４
で示したものと同一である。
ないし図３を参照して説明する。図１は本発明のヘッド
ショート検出回路の実施例であり、図２は本実施例にお
ける磁気ヘッドの正常動作時のテストポイントでの電圧
波形であり、図３はショート時のテストポイントでの電
圧波形である。また、磁気ヘッドの記録駆動回路は図４
で示したものと同一である。
【００１８】本発明に係わる実施形態の構成は図１に示
すように、図４における記録駆動回路での磁気ヘッドの
端子ＨX はｐｎｐトランジスタＰ1 のベースに接続さ
れ、電源ＶccとトランジスタＰ1 のエミッタ間に電流源
Ｉ1 が挿入されている。同様に端子ＨY はｐｎｐトラン
ジスタＰ2 のベースに接続され、電源Ｖccとトランジス
タＰ2 のエミッタ間に電流源Ｉ2 が挿入されている。ト
ランジスタＰ1 のエミッタから比較器１の（−）入力端
子に抵抗Ｒ1 を介して接続され、比較器２の（＋）入力
端子には直接接続されている。一方、トランジスタＰ2
のエミッタから比較器１の（＋）入力端子に直接接続さ
れ、比較器２の（−）入力端子には抵抗Ｒ2 を介して接
続されている。また、比較器１の（−）入力端子と接地
（ＧＮＤ）との間に電流源Ｉ3 が、比較器２の（−）入
力端子と接地（ＧＮＤ）との間に電流源Ｉ4 が接続され
ている。比較器１と比較器２の出力はＡＮＤゲート３に
入力され、さらに、その出力はフリップフロップ４に入
力されている。
すように、図４における記録駆動回路での磁気ヘッドの
端子ＨX はｐｎｐトランジスタＰ1 のベースに接続さ
れ、電源ＶccとトランジスタＰ1 のエミッタ間に電流源
Ｉ1 が挿入されている。同様に端子ＨY はｐｎｐトラン
ジスタＰ2 のベースに接続され、電源Ｖccとトランジス
タＰ2 のエミッタ間に電流源Ｉ2 が挿入されている。ト
ランジスタＰ1 のエミッタから比較器１の（−）入力端
子に抵抗Ｒ1 を介して接続され、比較器２の（＋）入力
端子には直接接続されている。一方、トランジスタＰ2
のエミッタから比較器１の（＋）入力端子に直接接続さ
れ、比較器２の（−）入力端子には抵抗Ｒ2 を介して接
続されている。また、比較器１の（−）入力端子と接地
（ＧＮＤ）との間に電流源Ｉ3 が、比較器２の（−）入
力端子と接地（ＧＮＤ）との間に電流源Ｉ4 が接続され
ている。比較器１と比較器２の出力はＡＮＤゲート３に
入力され、さらに、その出力はフリップフロップ４に入
力されている。
【００１９】つぎに、上述したヘッドショート検出回路
の動作について説明する。まず、ショートが生じていな
い正常動作をしている場合、図１に示すテストポイント
ＴＰ1 〜ＴＰ4 の電圧の関係は図２に示すようになる。
即ち、ＷＤが「Ｌ」の時、図４を参照して従来例で説明
したように端子ＨX での電圧Ｖ（ＨX ）は電圧ＶCC−Ｖ
BE−Ｖ2 となり、端子ＨY での電圧Ｖ（ＨY ）は電圧Ｖ
CC−ＶBEとなる。従ってＴＰ1 の電圧Ｖ（ＴＰ1 ）とＴ
Ｐ2 の電圧Ｖ（ＴＰ2 ）の電位差はＶ2 となる。また、
ＴＰ3 の電圧Ｖ（ＴＰ3 ）はＶ（ＴＰ1 ）−ｉ3 ×Ｒ1
であり、ＴＰ4 の電圧Ｖ（ＴＰ4 ）はＶ（ＴＰ2 ）−ｉ
4 ×Ｒ2 である。図２中でＶ3 ＝ｉ3 ×Ｒ1 、Ｖ4 ＝ｉ
4 ×Ｒ2 であり、またＶ2 は図４を参照して従来例で説
明したものと同じくヘッド抵抗ＲL と記録電流による電
圧降下である。
の動作について説明する。まず、ショートが生じていな
い正常動作をしている場合、図１に示すテストポイント
ＴＰ1 〜ＴＰ4 の電圧の関係は図２に示すようになる。
即ち、ＷＤが「Ｌ」の時、図４を参照して従来例で説明
したように端子ＨX での電圧Ｖ（ＨX ）は電圧ＶCC−Ｖ
BE−Ｖ2 となり、端子ＨY での電圧Ｖ（ＨY ）は電圧Ｖ
CC−ＶBEとなる。従ってＴＰ1 の電圧Ｖ（ＴＰ1 ）とＴ
Ｐ2 の電圧Ｖ（ＴＰ2 ）の電位差はＶ2 となる。また、
ＴＰ3 の電圧Ｖ（ＴＰ3 ）はＶ（ＴＰ1 ）−ｉ3 ×Ｒ1
であり、ＴＰ4 の電圧Ｖ（ＴＰ4 ）はＶ（ＴＰ2 ）−ｉ
4 ×Ｒ2 である。図２中でＶ3 ＝ｉ3 ×Ｒ1 、Ｖ4 ＝ｉ
4 ×Ｒ2 であり、またＶ2 は図４を参照して従来例で説
明したものと同じくヘッド抵抗ＲL と記録電流による電
圧降下である。
【００２０】この状態で比較器１の入力であるＶ（ＴＰ
2 ）とＶ（ＴＰ3 ）との大小関係が期間Ｔ1 においては
常にＶ（ＴＰ2 ）＞Ｖ（ＴＰ3 ）であるように、一方、
比較器２の入力であるＶ（ＴＰ1 ）とＶ（ＴＰ4 ）との
大小関係が期間Ｔ1 においては常にＶ（ＴＰ1 ）＜Ｖ
（ＴＰ4 ）であるように、抵抗Ｒ1 、Ｒ2 、および電流
ｉ3 、ｉ4 を定めることができ、これによって期間Ｔ1
における比較器１の出力（ＴＰ5 ）は「Ｈ」、一方、比
較器２の出力（ＴＰ6 ）は「Ｌ」となる。従って、ＡＮ
Ｄゲート３の出力は「Ｌ」であって（ＴＰ7 ）、この状
態でヘッドショートが起きていないことが示される。
2 ）とＶ（ＴＰ3 ）との大小関係が期間Ｔ1 においては
常にＶ（ＴＰ2 ）＞Ｖ（ＴＰ3 ）であるように、一方、
比較器２の入力であるＶ（ＴＰ1 ）とＶ（ＴＰ4 ）との
大小関係が期間Ｔ1 においては常にＶ（ＴＰ1 ）＜Ｖ
（ＴＰ4 ）であるように、抵抗Ｒ1 、Ｒ2 、および電流
ｉ3 、ｉ4 を定めることができ、これによって期間Ｔ1
における比較器１の出力（ＴＰ5 ）は「Ｈ」、一方、比
較器２の出力（ＴＰ6 ）は「Ｌ」となる。従って、ＡＮ
Ｄゲート３の出力は「Ｌ」であって（ＴＰ7 ）、この状
態でヘッドショートが起きていないことが示される。
【００２１】一方、ショートが生じていて、且つ、配線
のインダクタンスでフライバックパルスが出力された場
合、図１に示すテストポイントＴＰ1 〜ＴＰ4 の電圧の
関係は図３に示すようになる。即ち、ショートによりＶ
（ＴＰ1 ）とＶ（ＴＰ2 ）の差であるＶ2 は殆ど零とな
る。また、ＷＤが「Ｌ」の時、電圧Ｖ（ＴＰ3 ）はＶ
（ＴＰ1 ）−ｉ3 ×Ｒ1 であり、電圧Ｖ（ＴＰ4 ）はＶ
（ＴＰ2 ）−ｉ4 ×Ｒ2である。尚、図３の電圧軸方向
は図２に比して拡大して描いている。
のインダクタンスでフライバックパルスが出力された場
合、図１に示すテストポイントＴＰ1 〜ＴＰ4 の電圧の
関係は図３に示すようになる。即ち、ショートによりＶ
（ＴＰ1 ）とＶ（ＴＰ2 ）の差であるＶ2 は殆ど零とな
る。また、ＷＤが「Ｌ」の時、電圧Ｖ（ＴＰ3 ）はＶ
（ＴＰ1 ）−ｉ3 ×Ｒ1 であり、電圧Ｖ（ＴＰ4 ）はＶ
（ＴＰ2 ）−ｉ4 ×Ｒ2である。尚、図３の電圧軸方向
は図２に比して拡大して描いている。
【００２２】このＶ2 が殆ど零となる状態において比較
器１の入力であるＶ（ＴＰ2 ）とＶ（ＴＰ3 ）との大小
を比較すると期間Ｔ1 においては常にＶ（ＴＰ2 ）＞Ｖ
（ＴＰ3 ）であって、比較器１の出力は「Ｈ」となる
（ＴＰ5 ）。一方、比較器２の入力であるＶ（ＴＰ1 ）
とＶ（ＴＰ4 ）との大小を比較すると期間Ｔ1 において
は常にＶ（ＴＰ1 ）＞Ｖ（ＴＰ4 ）となって、比較器２
の出力も「Ｈ」である（ＴＰ6 ）。従って、ＡＮＤゲー
ト３の出力は「Ｈ」となって（ＴＰ7 ）、この状態でヘ
ッドショートが生じていることを示すことになる。
器１の入力であるＶ（ＴＰ2 ）とＶ（ＴＰ3 ）との大小
を比較すると期間Ｔ1 においては常にＶ（ＴＰ2 ）＞Ｖ
（ＴＰ3 ）であって、比較器１の出力は「Ｈ」となる
（ＴＰ5 ）。一方、比較器２の入力であるＶ（ＴＰ1 ）
とＶ（ＴＰ4 ）との大小を比較すると期間Ｔ1 において
は常にＶ（ＴＰ1 ）＞Ｖ（ＴＰ4 ）となって、比較器２
の出力も「Ｈ」である（ＴＰ6 ）。従って、ＡＮＤゲー
ト３の出力は「Ｈ」となって（ＴＰ7 ）、この状態でヘ
ッドショートが生じていることを示すことになる。
【００２３】以上、ＷＤの「Ｌ」の期間について説明し
たが、「Ｈ」の期間においても同様であることは容易に
理解できる。また、フリップフロップ４はＷＤに基づい
た抜き取り信号によって安定したヘッドショートの検出
を行うために設けられているものである。
たが、「Ｈ」の期間においても同様であることは容易に
理解できる。また、フリップフロップ４はＷＤに基づい
た抜き取り信号によって安定したヘッドショートの検出
を行うために設けられているものである。
【００２４】尚、上述した実施形態に限ることなく、本
発明の技術的思想を具現化する他の回路構成を用いても
よいことは当然である。
発明の技術的思想を具現化する他の回路構成を用いても
よいことは当然である。
【００２５】
【発明の効果】以上の説明から明らかなように、本発明
のヘッドショート検出回路によれば基板のインダクタン
ス等の影響を排除して、磁気ヘッドの端子間の電気的短
絡を正確に検出することが可能となる。
のヘッドショート検出回路によれば基板のインダクタン
ス等の影響を排除して、磁気ヘッドの端子間の電気的短
絡を正確に検出することが可能となる。
【図１】 本発明のヘッドショート検出回路の実施例で
ある。
ある。
【図２】 本実施例における磁気ヘッドの正常動作時の
テストポイントでの電圧波形である。
テストポイントでの電圧波形である。
【図３】 本実施例における磁気ヘッドのショート時の
テストポイントでの電圧波形である。
テストポイントでの電圧波形である。
【図４】 磁気ヘッドの記録駆動回路である。
【図５】 磁気ヘッドの正常動作時の出力両端における
電圧とデータの波形である。
電圧とデータの波形である。
【図６】 従来の磁気ヘッドのヘッドショート検出回路
である。
である。
【図７】 従来の磁気ヘッドのヘッドショートの検出に
ついて説明するための図である。
ついて説明するための図である。
１，２…比較器、３…ＡＮＤゲート、４…フリップフロ
ップ、５…ＯＲゲート、Ｉ1 ，Ｉ2 ，Ｉ3 ，Ｉ4 ，ＩW
…電流源、ＨX ，ＨY …磁気ヘッド端子
ップ、５…ＯＲゲート、Ｉ1 ，Ｉ2 ，Ｉ3 ，Ｉ4 ，ＩW
…電流源、ＨX ，ＨY …磁気ヘッド端子
Claims (1)
- 【請求項１】 磁気ヘッドのショートを検出するヘッド
ショート検出回路において、 磁気ヘッドの記録作動状態でのヘッドコイルの一端に生
じる電圧に対応した第一の電圧と、該第一の電圧に対し
て所定の電位差を有する第二の電圧とを生成する手段
と、 磁気ヘッドの記録作動状態での前記ヘッドコイルの他の
一端に生じる電圧に対応した第三の電圧と、該第三の電
圧に対して所定の電位差を有する第四の電圧とを生成す
る手段と、 前記第一の電圧と前記第四の電圧とを比較する第１の比
較手段と、 前記第二の電圧と前記第三の電圧とを比較する第２の比
較手段とを具備し、前記第１の比較手段と第２の比較手
段との比較結果に基づいてヘッドコイルの両端のショー
トを検出することを特徴とするヘッドショート検出回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9298689A JPH11134623A (ja) | 1997-10-30 | 1997-10-30 | ヘッドショート検出回路 |
| US09/181,805 US6104199A (en) | 1997-10-30 | 1998-10-29 | Magnetic-head short-circuit detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9298689A JPH11134623A (ja) | 1997-10-30 | 1997-10-30 | ヘッドショート検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11134623A true JPH11134623A (ja) | 1999-05-21 |
Family
ID=17863019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9298689A Pending JPH11134623A (ja) | 1997-10-30 | 1997-10-30 | ヘッドショート検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6104199A (ja) |
| JP (1) | JPH11134623A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001095326A3 (en) * | 2000-06-06 | 2002-03-28 | Mitsubishi Electric & Electron | System and method for terminal short detection |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6687064B1 (en) * | 2000-07-21 | 2004-02-03 | Texas Instruments Incorporated | Write head fault detection circuit and method |
| SG96239A1 (en) | 2000-09-27 | 2003-05-23 | Seagate Technology Llc | Data head writer coil testing |
| US6487034B1 (en) * | 2001-06-08 | 2002-11-26 | Texas Instruments Incorporated | Write head fault detection with small threshold |
| AU2002346003A1 (en) * | 2001-06-29 | 2003-03-03 | Inductive Signature Technologies, Inc. | Inductive signature measurement circuit |
| US6349007B1 (en) * | 2001-07-25 | 2002-02-19 | Texas Instruments Incorporated | Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier |
| US8044816B2 (en) * | 2007-02-01 | 2011-10-25 | International Business Machines Corporation | Apparatus, system, and method for detecting the formation of a short between a magnetoresistive head and a head substrate |
| US20100147832A1 (en) * | 2008-12-16 | 2010-06-17 | Barker Iii Charles R | Induction cookware identifying |
| CN108226690B (zh) * | 2016-12-21 | 2021-06-08 | 国家无线电监测中心检测中心 | 检测电路 |
| JP2019046515A (ja) * | 2017-08-30 | 2019-03-22 | 株式会社東芝 | ディスク装置およびヘッド装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4746869A (en) * | 1987-06-10 | 1988-05-24 | Hesston Corporation | Circuit for testing inductive coils |
| US5457391A (en) * | 1992-09-03 | 1995-10-10 | Nec Corporation | Load short-circuit detection using AWH-bridge driving circuit and an exclusive-OR gate |
-
1997
- 1997-10-30 JP JP9298689A patent/JPH11134623A/ja active Pending
-
1998
- 1998-10-29 US US09/181,805 patent/US6104199A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001095326A3 (en) * | 2000-06-06 | 2002-03-28 | Mitsubishi Electric & Electron | System and method for terminal short detection |
Also Published As
| Publication number | Publication date |
|---|---|
| US6104199A (en) | 2000-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5457391A (en) | Load short-circuit detection using AWH-bridge driving circuit and an exclusive-OR gate | |
| US6794880B2 (en) | Methods and apparatus for detecting terminal open circuits and short circuits to ground in inductive head write driver circuits | |
| JPH11134623A (ja) | ヘッドショート検出回路 | |
| US5357150A (en) | Defect tolerant envelope follower | |
| EP0582289B1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JP2974104B2 (ja) | インテリジェントパワスイッチ用回路 | |
| JPS61171223A (ja) | レベル検出器 | |
| JPS5992717A (ja) | 電気負荷用の耐短絡制御回路 | |
| JP2002245603A (ja) | 磁気記録装置 | |
| US6060887A (en) | Method of detecting abnormality in magnetic head, circuit therefor, and magnetic disk apparatus | |
| JPH10177044A (ja) | ゼロクロス検出回路 | |
| JP4093407B2 (ja) | 過電流検出回路 | |
| JPH0572646B2 (ja) | ||
| JPS6142358B2 (ja) | ||
| JPH11134605A (ja) | ライトデータ周波数検出装置 | |
| JP2000013203A (ja) | パルス整形装置及びパルス整形方法 | |
| JPH0631426Y2 (ja) | 負荷駆動回路 | |
| JP3440482B2 (ja) | 切替回路 | |
| JP2626023B2 (ja) | 磁気ヘッドドライブ装置 | |
| JP2003151104A (ja) | 磁気記録装置 | |
| JPH05325143A (ja) | ヘッドオープン検出回路 | |
| JPH03178009A (ja) | 異常検出回路 | |
| JPH0210467B2 (ja) | ||
| JPS61296508A (ja) | デイジタル磁気回路のヘツド開放検出回路 | |
| KR890001943B1 (ko) | 자기 메모리장치의 인덱스 버스트 적분기 |