JP2002245603A - 磁気記録装置 - Google Patents
磁気記録装置Info
- Publication number
- JP2002245603A JP2002245603A JP2001037935A JP2001037935A JP2002245603A JP 2002245603 A JP2002245603 A JP 2002245603A JP 2001037935 A JP2001037935 A JP 2001037935A JP 2001037935 A JP2001037935 A JP 2001037935A JP 2002245603 A JP2002245603 A JP 2002245603A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- head
- current
- circuit
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/455—Arrangements for functional testing of heads; Measuring arrangements for heads
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
- G11B5/016—Recording on, or reproducing or erasing from, magnetic disks using magnetic foils
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【課題】本発明は、インダクティブヘッドのライト電流
の電流値や電源電圧の電圧値に依存することなく、常に
正しいヘッド異常検出動作が可能な磁気記録装置を提供
することを目的とする。 【解決手段】本発明の磁気記録装置は、ヘッド４と、ラ
イト電流ＩWRを制御するライト電流設定回路１１と、ヘ
ッド電圧ＨＸ、ＨＹと基準電圧Ｖrefとを比較してヘッ
ド４の異常を検出するライトアンセーフ検出回路１５
と、を有し、ライト電流ＩWR及び電源電圧Ｖccに応じて
基準電圧Ｖrefを変化させる構成である。
の電流値や電源電圧の電圧値に依存することなく、常に
正しいヘッド異常検出動作が可能な磁気記録装置を提供
することを目的とする。 【解決手段】本発明の磁気記録装置は、ヘッド４と、ラ
イト電流ＩWRを制御するライト電流設定回路１１と、ヘ
ッド電圧ＨＸ、ＨＹと基準電圧Ｖrefとを比較してヘッ
ド４の異常を検出するライトアンセーフ検出回路１５
と、を有し、ライト電流ＩWR及び電源電圧Ｖccに応じて
基準電圧Ｖrefを変化させる構成である。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気記録媒体（フ
ロッピーディスク等）への情報記録手段としてインダク
ティブヘッドを有する磁気記録装置に関する。
ロッピーディスク等）への情報記録手段としてインダク
ティブヘッドを有する磁気記録装置に関する。
【０００２】
【従来の技術】図６は従来の磁気記録装置の一構成例を
示すブロック図である。本図に示す磁気記録装置におい
て磁気記録媒体に対する情報の記録を行う際には、ホス
ト（図示せず）からライトドライバ１００に対してライ
トデータＤWRが入力される。ライトドライバ１００は入
力されたライトデータＤWRに基づいて、インダクティブ
ヘッド１１０（以下、ヘッド１１０と呼ぶ）に供給する
ライト電流ＩWRの向きを切り換える。このような動作に
より、磁気記録媒体はヘッド１１０のライト電流ＩWRに
応じた方向に磁化され、ライトデータＤWRの書き込みが
行われる。
示すブロック図である。本図に示す磁気記録装置におい
て磁気記録媒体に対する情報の記録を行う際には、ホス
ト（図示せず）からライトドライバ１００に対してライ
トデータＤWRが入力される。ライトドライバ１００は入
力されたライトデータＤWRに基づいて、インダクティブ
ヘッド１１０（以下、ヘッド１１０と呼ぶ）に供給する
ライト電流ＩWRの向きを切り換える。このような動作に
より、磁気記録媒体はヘッド１１０のライト電流ＩWRに
応じた方向に磁化され、ライトデータＤWRの書き込みが
行われる。
【０００３】上記したライト電流ＩWRの電流値は、ライ
ト電流設定回路１０１からライトドライバ１００に供給
される制御電流ＩWRrefの電流値に比例している。な
お、ライト電流設定回路１０１はホストから与えられる
制御信号ＣＮＴに基づいて制御電流ＩWRref（すなわち
ライト電流ＩWR）の電流値を変化させる回路である。
ト電流設定回路１０１からライトドライバ１００に供給
される制御電流ＩWRrefの電流値に比例している。な
お、ライト電流設定回路１０１はホストから与えられる
制御信号ＣＮＴに基づいて制御電流ＩWRref（すなわち
ライト電流ＩWR）の電流値を変化させる回路である。
【０００４】また、従来の磁気記録装置には、比較器１
０２、１０３を入力段に有する第１ライトアンセーフ検
出回路１０５（以下、第１ＷＵＳ回路１０５と呼ぶ）
と、比較器１０６、１０７を入力段に有する第２ライト
アンセーフ検出回路１０９（以下、第２ＷＵＳ回路１０
９と呼ぶ）を始めとする多数の検出回路が設けられてい
る。これら多数の検出回路は、ヘッド１１０の両端に現
れるヘッド電圧ＨＸ、ＨＹと所定の基準電圧（第１、第
２ＷＵＳ回路１０５、１０９については第１、第２基準
電圧Ｖref1、Ｖref2）との比較結果に基づいてヘッド１
１０の各種異常を検出する回路である。
０２、１０３を入力段に有する第１ライトアンセーフ検
出回路１０５（以下、第１ＷＵＳ回路１０５と呼ぶ）
と、比較器１０６、１０７を入力段に有する第２ライト
アンセーフ検出回路１０９（以下、第２ＷＵＳ回路１０
９と呼ぶ）を始めとする多数の検出回路が設けられてい
る。これら多数の検出回路は、ヘッド１１０の両端に現
れるヘッド電圧ＨＸ、ＨＹと所定の基準電圧（第１、第
２ＷＵＳ回路１０５、１０９については第１、第２基準
電圧Ｖref1、Ｖref2）との比較結果に基づいてヘッド１
１０の各種異常を検出する回路である。
【０００５】本図に示すように、比較器１０２、１０３
の非反転入力端子（＋）には第１直流電圧源１０４（第
１基準電圧Ｖref1）が接続されており、比較器１０６、
１０７の非反転入力端子（＋）には第２直流電圧源１０
８（第２基準電圧Ｖref2）が接続されている。また、比
較器１０２、１０６の各反転入力端子（−）にはヘッド
１１０の一端（ヘッド電圧ＨＸ）が接続されており、比
較器１０３、１０７の各反転入力端子（−）にはヘッド
１１０の他端（ヘッド電圧ＨＹ）が接続されている。一
方、比較器１０２、１０３の出力端子はそれぞれ第１Ｗ
ＵＳ回路１０５の入力端子に接続されており、比較器１
０６、１０７の出力端子はそれぞれ第２ＷＵＳ回路１０
９の入力端子に接続されている。
の非反転入力端子（＋）には第１直流電圧源１０４（第
１基準電圧Ｖref1）が接続されており、比較器１０６、
１０７の非反転入力端子（＋）には第２直流電圧源１０
８（第２基準電圧Ｖref2）が接続されている。また、比
較器１０２、１０６の各反転入力端子（−）にはヘッド
１１０の一端（ヘッド電圧ＨＸ）が接続されており、比
較器１０３、１０７の各反転入力端子（−）にはヘッド
１１０の他端（ヘッド電圧ＨＹ）が接続されている。一
方、比較器１０２、１０３の出力端子はそれぞれ第１Ｗ
ＵＳ回路１０５の入力端子に接続されており、比較器１
０６、１０７の出力端子はそれぞれ第２ＷＵＳ回路１０
９の入力端子に接続されている。
【０００６】第１ＷＵＳ回路１０５では、ヘッド電圧Ｈ
Ｘ、ＨＹと第１基準電圧Ｖref1との比較結果に基づい
て、ライトデータＤWRの低周波数異常、ヘッド１１０の
Ｖcc短絡異常、及びヘッド１１０のＧＮＤ短絡異常の検
出が行われる。なお、これらの異常検出は、ライトデー
タＤWRに応じてヘッド電圧ＨＸ、ＨＹに現れる逆起電圧
の立ち下がりを捉えることで行われる。従って、比較器
１０２、１０３の閾値レベル（第１基準電圧Ｖref1）と
しては、上記した各種異常をできる限り正確に検出する
ための最適値を選択する必要がある。或いは、上記と同
様な回路を複数設けて、各種異常を検出するのに最適な
基準電圧を個別に設定する必要がある。
Ｘ、ＨＹと第１基準電圧Ｖref1との比較結果に基づい
て、ライトデータＤWRの低周波数異常、ヘッド１１０の
Ｖcc短絡異常、及びヘッド１１０のＧＮＤ短絡異常の検
出が行われる。なお、これらの異常検出は、ライトデー
タＤWRに応じてヘッド電圧ＨＸ、ＨＹに現れる逆起電圧
の立ち下がりを捉えることで行われる。従って、比較器
１０２、１０３の閾値レベル（第１基準電圧Ｖref1）と
しては、上記した各種異常をできる限り正確に検出する
ための最適値を選択する必要がある。或いは、上記と同
様な回路を複数設けて、各種異常を検出するのに最適な
基準電圧を個別に設定する必要がある。
【０００７】一方、第２ＷＵＳ回路１０９では、ヘッド
電圧ＨＸ、ＨＹと第２基準電圧Ｖre f2との比較結果にラ
イトデータＤWRでラッチをかけ、そのラッチ出力に基づ
いてロジカルにヘッド１１０のオープン異常の検出が行
われる。この場合、比較器１０６、１０７における比較
動作では、ヘッド電圧ＨＸ、ＨＹが異常波形であること
を検出できれば足りるため、その閾値レベル（第２基準
電圧Ｖref2）は前述した第１基準電圧Ｖref1ほど重要で
はない。そこで、第２基準電圧Ｖref2の電圧値は、ヘッ
ド電圧ＨＸ、ＨＹの立ち下がりを遅延なく検出するため
にできるだけ高レベル（電源電圧Ｖcc付近）に設定され
ている。
電圧ＨＸ、ＨＹと第２基準電圧Ｖre f2との比較結果にラ
イトデータＤWRでラッチをかけ、そのラッチ出力に基づ
いてロジカルにヘッド１１０のオープン異常の検出が行
われる。この場合、比較器１０６、１０７における比較
動作では、ヘッド電圧ＨＸ、ＨＹが異常波形であること
を検出できれば足りるため、その閾値レベル（第２基準
電圧Ｖref2）は前述した第１基準電圧Ｖref1ほど重要で
はない。そこで、第２基準電圧Ｖref2の電圧値は、ヘッ
ド電圧ＨＸ、ＨＹの立ち下がりを遅延なく検出するため
にできるだけ高レベル（電源電圧Ｖcc付近）に設定され
ている。
【０００８】第１、第２ＷＵＳ回路１０５、１０９は、
上記した異常検出動作の結果をそれぞれ異常検出信号Ｗ
ＵＳ１、ＷＵＳ２としてホストに送出する。これらの異
常検出信号ＷＵＳ１、ＷＵＳ２に基づいて、ホストがヘ
ッド１１０の異常を検出した場合には、磁気記録媒体へ
の書き込みを保障する動作（例えば、書き込み禁止やリ
セット動作）が行われる。
上記した異常検出動作の結果をそれぞれ異常検出信号Ｗ
ＵＳ１、ＷＵＳ２としてホストに送出する。これらの異
常検出信号ＷＵＳ１、ＷＵＳ２に基づいて、ホストがヘ
ッド１１０の異常を検出した場合には、磁気記録媒体へ
の書き込みを保障する動作（例えば、書き込み禁止やリ
セット動作）が行われる。
【０００９】
【発明が解決しようとする課題】図７は従来におけるヘ
ッド電圧Ｖa〜Ｖd及び第１、第２基準電圧Ｖref1、Ｖre
f2とライト電流ＩWRとの関係を示す図である。なお、本
図中のＶaはヘッド電圧ＨＸ、ＨＹが逆起電圧によって
立ち下がる際のピーク電圧を示しており、Ｖbはヘッド
１１０の一端が電源電圧Ｖccに短絡した際に現れる短絡
電圧を示している。また、Ｖcはヘッド１１０の一端が
グランドに短絡した際に現れる短絡電圧を示しており、
Ｖdはヘッド１１０がオープンした際に現れるオープン
電圧を示している。
ッド電圧Ｖa〜Ｖd及び第１、第２基準電圧Ｖref1、Ｖre
f2とライト電流ＩWRとの関係を示す図である。なお、本
図中のＶaはヘッド電圧ＨＸ、ＨＹが逆起電圧によって
立ち下がる際のピーク電圧を示しており、Ｖbはヘッド
１１０の一端が電源電圧Ｖccに短絡した際に現れる短絡
電圧を示している。また、Ｖcはヘッド１１０の一端が
グランドに短絡した際に現れる短絡電圧を示しており、
Ｖdはヘッド１１０がオープンした際に現れるオープン
電圧を示している。
【００１０】本図に示すように、ヘッド電圧ＨＸ、ＨＹ
の挙動（各電圧Ｖa〜Ｖdの電圧値）はライト電流ＩWRの
電流値に依存して大きく変化する。それに対して、ヘッ
ド１１０の異常検出動作を行うために設けられた第１、
第２基準電圧Ｖref1、Ｖref2の電圧値は、前述の通り、
ライト電流ＩWRの電流値に依らず一定値に固定されてい
た。そのため、ライト電流ＩWRの電流値にはヘッド１１
０の異常検出動作を正しく行うための制限範囲が存在
し、その制限範囲を超えてライト電流ＩWRの電流値を変
化させると、異常検出動作が正しく行えなくなるといっ
た課題があった。
の挙動（各電圧Ｖa〜Ｖdの電圧値）はライト電流ＩWRの
電流値に依存して大きく変化する。それに対して、ヘッ
ド１１０の異常検出動作を行うために設けられた第１、
第２基準電圧Ｖref1、Ｖref2の電圧値は、前述の通り、
ライト電流ＩWRの電流値に依らず一定値に固定されてい
た。そのため、ライト電流ＩWRの電流値にはヘッド１１
０の異常検出動作を正しく行うための制限範囲が存在
し、その制限範囲を超えてライト電流ＩWRの電流値を変
化させると、異常検出動作が正しく行えなくなるといっ
た課題があった。
【００１１】具体的に説明すると、ライト電流ＩWRを所
定値よりも上げた場合、電源電圧Ｖ ccへの短絡電圧Ｖb
が第１基準電圧Ｖref1を下回る。そのため、ヘッド１１
０の一端が電源電圧Ｖccに短絡していても、ヘッド１１
０は正常であると判断されていた。逆に、ライト電流Ｉ
WRを所定値よりも下げた場合、逆起電圧のピーク電圧値
Ｖaが第１基準電圧Ｖref1を上回る。そのため、ヘッド
１１０が正常状態であっても、ヘッド１１０は電源電圧
Ｖccへの短絡状態であると判断されていた。
定値よりも上げた場合、電源電圧Ｖ ccへの短絡電圧Ｖb
が第１基準電圧Ｖref1を下回る。そのため、ヘッド１１
０の一端が電源電圧Ｖccに短絡していても、ヘッド１１
０は正常であると判断されていた。逆に、ライト電流Ｉ
WRを所定値よりも下げた場合、逆起電圧のピーク電圧値
Ｖaが第１基準電圧Ｖref1を上回る。そのため、ヘッド
１１０が正常状態であっても、ヘッド１１０は電源電圧
Ｖccへの短絡状態であると判断されていた。
【００１２】なお、ヘッド電圧ＨＸ、ＨＹの挙動は電源
電圧Ｖccの電圧値にも依存して変化するため、上記した
ライト電流ＩWRと同様、電源電圧Ｖccの電圧値にもヘッ
ド１１０の異常検出動作を正しく行うための制限範囲が
存在していた。
電圧Ｖccの電圧値にも依存して変化するため、上記した
ライト電流ＩWRと同様、電源電圧Ｖccの電圧値にもヘッ
ド１１０の異常検出動作を正しく行うための制限範囲が
存在していた。
【００１３】また、従来の磁気記録装置は、ヘッド１１
０の両端に現れるヘッド電圧ＨＸ、ＨＹと少なくとも２
種類の基準電圧（第１、第２基準電圧Ｖref1、Ｖref2）
との比較結果に基づいてヘッド１１０の各種異常を検出
する構成であり、その異常検出手段として少なくとも２
つのライトアンセーフ検出回路（第１、第２ＷＵＳ回路
１０５、１０９）が設けられていた。そのため、従来の
磁気記録装置では、チップ面積の拡大や素子数の増大、
及びそれに伴うコストアップが課題であった。
０の両端に現れるヘッド電圧ＨＸ、ＨＹと少なくとも２
種類の基準電圧（第１、第２基準電圧Ｖref1、Ｖref2）
との比較結果に基づいてヘッド１１０の各種異常を検出
する構成であり、その異常検出手段として少なくとも２
つのライトアンセーフ検出回路（第１、第２ＷＵＳ回路
１０５、１０９）が設けられていた。そのため、従来の
磁気記録装置では、チップ面積の拡大や素子数の増大、
及びそれに伴うコストアップが課題であった。
【００１４】本発明は上記の問題点に鑑み、インダクテ
ィブヘッドのライト電流の電流値や電源電圧の電圧値に
依存することなく、常に正しい異常検出動作が可能な磁
気記録装置を提供することを目的とする。また、本発明
ではインダクティブヘッドの異常を検出するための回路
（比較器及びライトアンセーフ検出回路）の回路規模を
従来より縮小することも目的としている。
ィブヘッドのライト電流の電流値や電源電圧の電圧値に
依存することなく、常に正しい異常検出動作が可能な磁
気記録装置を提供することを目的とする。また、本発明
ではインダクティブヘッドの異常を検出するための回路
（比較器及びライトアンセーフ検出回路）の回路規模を
従来より縮小することも目的としている。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る磁気記録装置においては、磁気記録媒
体への情報記録手段であるインダクティブヘッドと、該
インダクティブヘッドに流すライト電流の大きさを制御
する手段と、前記インダクティブヘッドの両端に現れる
ヘッド電圧と所定の基準電圧との比較結果に基づいて前
記インダクティブヘッドの異常を検出する手段と、を有
する磁気記録装置において、前記ライト電流の電流値に
応じて前記基準電圧の電圧値を変化させる構成としてい
る。
に、本発明に係る磁気記録装置においては、磁気記録媒
体への情報記録手段であるインダクティブヘッドと、該
インダクティブヘッドに流すライト電流の大きさを制御
する手段と、前記インダクティブヘッドの両端に現れる
ヘッド電圧と所定の基準電圧との比較結果に基づいて前
記インダクティブヘッドの異常を検出する手段と、を有
する磁気記録装置において、前記ライト電流の電流値に
応じて前記基準電圧の電圧値を変化させる構成としてい
る。
【００１６】なお、前記基準電圧を発生する回路は、前
記ライト電流に比例した電流を一端が電源電圧に接続さ
れた抵抗に流し、該抵抗の他端から前記基準電圧を取り
出すことにより、前記ライト電流の電流値及び前記電源
電圧の電圧値に応じて前記基準電圧の電圧値を変化させ
る構成にするとよい。また、前記抵抗の他端には、前記
ライト電流に比例した電流を流す第１電流源と、所定の
定電流を流す第２電流源と、をそれぞれ接続するとよ
い。
記ライト電流に比例した電流を一端が電源電圧に接続さ
れた抵抗に流し、該抵抗の他端から前記基準電圧を取り
出すことにより、前記ライト電流の電流値及び前記電源
電圧の電圧値に応じて前記基準電圧の電圧値を変化させ
る構成にするとよい。また、前記抵抗の他端には、前記
ライト電流に比例した電流を流す第１電流源と、所定の
定電流を流す第２電流源と、をそれぞれ接続するとよ
い。
【００１７】また、上記構成から成る磁気記録装置にお
いて、前記基準電圧の電圧値は、常に前記ヘッド電圧が
立ち下がる際のピーク電圧値より高く、かつ前記インダ
クティブヘッドの一端が前記電源電圧に短絡した際に現
れる短絡電圧の電圧値より低くなるように調整するとよ
い。
いて、前記基準電圧の電圧値は、常に前記ヘッド電圧が
立ち下がる際のピーク電圧値より高く、かつ前記インダ
クティブヘッドの一端が前記電源電圧に短絡した際に現
れる短絡電圧の電圧値より低くなるように調整するとよ
い。
【００１８】
【発明の実施の形態】本発明に係る磁気記録装置とし
て、ここではフロッピーディスクドライブ装置（以下、
ＦＤＤ装置と呼ぶ）を例に挙げて説明を行う。ＦＤＤ装
置は磁気記録媒体であるフロッピーディスク（以下、デ
ィスクと呼ぶ）に対し、インダクティブヘッドを介して
情報の記録／再生を行う装置である。なお、ＦＤＤ装置
はホスト（ＣＰＵ）からの命令信号に基づいて動作し、
その制御はＦＤＤ装置に設けられた１チップのＦＤＤコ
ントロールＬＳＩによって行われる。
て、ここではフロッピーディスクドライブ装置（以下、
ＦＤＤ装置と呼ぶ）を例に挙げて説明を行う。ＦＤＤ装
置は磁気記録媒体であるフロッピーディスク（以下、デ
ィスクと呼ぶ）に対し、インダクティブヘッドを介して
情報の記録／再生を行う装置である。なお、ＦＤＤ装置
はホスト（ＣＰＵ）からの命令信号に基づいて動作し、
その制御はＦＤＤ装置に設けられた１チップのＦＤＤコ
ントロールＬＳＩによって行われる。
【００１９】図１は本実施形態のＦＤＤ装置に搭載され
るＦＤＤコントロールＬＳＩの要部構成を示すブロック
図である。本図に示す通り、ＦＤＤコントロールＬＳＩ
１にはコントロール回路２と信号処理回路３とが組み込
まれている。コントロール回路２はホスト（ＣＰＵ）側
からの命令信号等に基づいて信号処理回路３のコントロ
ールを行うロジック部である。
るＦＤＤコントロールＬＳＩの要部構成を示すブロック
図である。本図に示す通り、ＦＤＤコントロールＬＳＩ
１にはコントロール回路２と信号処理回路３とが組み込
まれている。コントロール回路２はホスト（ＣＰＵ）側
からの命令信号等に基づいて信号処理回路３のコントロ
ールを行うロジック部である。
【００２０】信号処理回路３はディスクへ書き込まれる
ライトデータＤWR、及びディスクから読み出されるリー
ドデータ（図示せず）を処理する回路であり、ディスク
への情報記録再生手段であるインダクティブヘッド４
（以下、ヘッド４と呼ぶ）の動作を制御するリードライ
ト部としての機能を有する。
ライトデータＤWR、及びディスクから読み出されるリー
ドデータ（図示せず）を処理する回路であり、ディスク
への情報記録再生手段であるインダクティブヘッド４
（以下、ヘッド４と呼ぶ）の動作を制御するリードライ
ト部としての機能を有する。
【００２１】さらに信号処理回路３についての詳細な説
明を行う。ディスクに対する情報の記録を行う際には、
コントロール回路２からライトドライバ１０に対してラ
イトデータＤWRが入力される。ライトドライバ１０は入
力されたライトデータＤWRに基づいて、ヘッド４に供給
するライト電流ＩWRの向きを切り換える。このような動
作により、ディスクはヘッド４のライト電流ＩWRに応じ
た方向に磁化され、ライトデータＤWRの書き込みが行わ
れる。
明を行う。ディスクに対する情報の記録を行う際には、
コントロール回路２からライトドライバ１０に対してラ
イトデータＤWRが入力される。ライトドライバ１０は入
力されたライトデータＤWRに基づいて、ヘッド４に供給
するライト電流ＩWRの向きを切り換える。このような動
作により、ディスクはヘッド４のライト電流ＩWRに応じ
た方向に磁化され、ライトデータＤWRの書き込みが行わ
れる。
【００２２】上記したライト電流ＩWRの電流値は、ライ
ト電流設定回路１１からライトドライバ１０に供給され
る制御電流ＩWRrefの電流値に比例している。なお、ラ
イト電流設定回路１１はホスト（ＣＰＵ）から与えられ
る制御信号ＣＮＴに基づいて制御電流ＩWRref（すなわ
ちライト電流ＩWR）の電流値を変化させる回路である。
また、ライト電流設定回路１１は後述する基準電圧設定
回路１４に対して、制御電流ＩWRrefに比例した電流Ｉ
２を送出する。
ト電流設定回路１１からライトドライバ１０に供給され
る制御電流ＩWRrefの電流値に比例している。なお、ラ
イト電流設定回路１１はホスト（ＣＰＵ）から与えられ
る制御信号ＣＮＴに基づいて制御電流ＩWRref（すなわ
ちライト電流ＩWR）の電流値を変化させる回路である。
また、ライト電流設定回路１１は後述する基準電圧設定
回路１４に対して、制御電流ＩWRrefに比例した電流Ｉ
２を送出する。
【００２３】さらに、本実施形態のＦＤＤ装置は、比較
器１２、１３を入力段に有するライトアンセーフ検出回
路１５（以下、ＷＵＳ回路１５と呼ぶ）を有している。
ＷＵＳ回路１５は、ヘッド４の両端に現れるヘッド電圧
ＨＸ、ＨＹと基準電圧Ｖrefとの比較結果に基づいてヘ
ッド４の各種異常を検出し、その検出結果を異常検出信
号ＷＵＳとしてホスト（ＣＰＵ）に送出する回路であ
る。
器１２、１３を入力段に有するライトアンセーフ検出回
路１５（以下、ＷＵＳ回路１５と呼ぶ）を有している。
ＷＵＳ回路１５は、ヘッド４の両端に現れるヘッド電圧
ＨＸ、ＨＹと基準電圧Ｖrefとの比較結果に基づいてヘ
ッド４の各種異常を検出し、その検出結果を異常検出信
号ＷＵＳとしてホスト（ＣＰＵ）に送出する回路であ
る。
【００２４】本図に示すように、比較器１２、１３の非
反転入力端子（＋）はともに基準電圧設定回路１４の出
力端子に接続されている。基準電圧設定回路１４は、ラ
イト電流設定回路１１から入力された電流Ｉ２の電流
値、及びＦＤＤコントロールＬＳＩ１を駆動する電源電
圧Ｖccの電圧値に応じてその電圧値が変化する基準電圧
Ｖrefを生成し、該基準電圧Ｖrefを比較器１２、１３の
各非反転入力端子（＋）にそれぞれ供給する。
反転入力端子（＋）はともに基準電圧設定回路１４の出
力端子に接続されている。基準電圧設定回路１４は、ラ
イト電流設定回路１１から入力された電流Ｉ２の電流
値、及びＦＤＤコントロールＬＳＩ１を駆動する電源電
圧Ｖccの電圧値に応じてその電圧値が変化する基準電圧
Ｖrefを生成し、該基準電圧Ｖrefを比較器１２、１３の
各非反転入力端子（＋）にそれぞれ供給する。
【００２５】また、比較器１２の反転入力端子（−）は
ヘッド４の一端に接続されており、該端子にはヘッド電
圧ＨＸが印加されている。一方、比較器１３の反転入力
端子（−）はヘッド４の他端に接続されており、該端子
にはヘッド電圧ＨＹが印加されている。なお、比較器１
２、１３の出力端子はそれぞれＷＵＳ回路１５の入力端
子に接続されている。
ヘッド４の一端に接続されており、該端子にはヘッド電
圧ＨＸが印加されている。一方、比較器１３の反転入力
端子（−）はヘッド４の他端に接続されており、該端子
にはヘッド電圧ＨＹが印加されている。なお、比較器１
２、１３の出力端子はそれぞれＷＵＳ回路１５の入力端
子に接続されている。
【００２６】従って、ヘッド電圧ＨＸ、ＨＹはそれぞれ
比較器１２、１３によって基準電圧Ｖrefと比較され、
その比較出力はヘッド電圧ＨＸ、ＨＹの電圧レベルが基
準電圧ＶRefより低ければＨレベルとなり、高ければＬ
レベルとなる。
比較器１２、１３によって基準電圧Ｖrefと比較され、
その比較出力はヘッド電圧ＨＸ、ＨＹの電圧レベルが基
準電圧ＶRefより低ければＨレベルとなり、高ければＬ
レベルとなる。
【００２７】次に、ＷＵＳ回路１５によるヘッド４の異
常検出動作について説明する。図２はヘッド４の異常検
出動作の一例を示すタイミングチャートである。なお、
本図では説明を簡略化するために、ヘッド電圧としてヘ
ッド電圧ＨＸのみを示し、比較出力として比較器１２の
出力のみを示している。
常検出動作について説明する。図２はヘッド４の異常検
出動作の一例を示すタイミングチャートである。なお、
本図では説明を簡略化するために、ヘッド電圧としてヘ
ッド電圧ＨＸのみを示し、比較出力として比較器１２の
出力のみを示している。
【００２８】図中（ａ）はヘッド４が正常動作を行って
いる場合を示している。この場合、ヘッド電圧ＨＸには
ライトデータＤWRの立ち上がり／立ち下がりに応じて若
干遅延した逆起電圧のパルスが現れる。このとき、逆起
電圧の立ち下がりピーク電圧Ｖaは基準電圧Ｖrefを下回
るため、比較器１２の出力は逆起電圧の立ち下がりに応
じてＨレベルとなる。また、ライトデータＤWRの周波数
には装置の規格に応じて予め最低値が設定されているた
め、その周波数が正常である場合、比較器１２の出力が
Ｈレベルとなる間隔も所定期間内となる。また、ヘッド
電圧ＨＸに現れる逆起電圧のパルス幅は非常に狭いた
め、比較器１２の出力にライトデータＤWRの立ち下がり
でラッチをかければ、そのラッチ出力は常にＬレベルと
なる。
いる場合を示している。この場合、ヘッド電圧ＨＸには
ライトデータＤWRの立ち上がり／立ち下がりに応じて若
干遅延した逆起電圧のパルスが現れる。このとき、逆起
電圧の立ち下がりピーク電圧Ｖaは基準電圧Ｖrefを下回
るため、比較器１２の出力は逆起電圧の立ち下がりに応
じてＨレベルとなる。また、ライトデータＤWRの周波数
には装置の規格に応じて予め最低値が設定されているた
め、その周波数が正常である場合、比較器１２の出力が
Ｈレベルとなる間隔も所定期間内となる。また、ヘッド
電圧ＨＸに現れる逆起電圧のパルス幅は非常に狭いた
め、比較器１２の出力にライトデータＤWRの立ち下がり
でラッチをかければ、そのラッチ出力は常にＬレベルと
なる。
【００２９】図中（ｂ）はライトデータＤWRに低周波数
異常が発生した場合を示している。この場合でも、ヘッ
ド電圧ＨＸにはライトデータＤWRの立ち上がり／立ち下
がりに応じて若干遅延した逆起電圧のパルスが現れる。
しかし、ライトデータＤWRの周波数が低いと逆起電圧の
パルス間隔が長くなるため、比較器１２の比較出力がＨ
レベルとなる間隔も長くなる。従って、ＷＵＳ回路１５
では比較器１２の出力がＨレベルとなる間隔が所定間隔
よりも長くなった時点で、ライトデータＤWRに低周波数
異常が発生したと判断することができる。
異常が発生した場合を示している。この場合でも、ヘッ
ド電圧ＨＸにはライトデータＤWRの立ち上がり／立ち下
がりに応じて若干遅延した逆起電圧のパルスが現れる。
しかし、ライトデータＤWRの周波数が低いと逆起電圧の
パルス間隔が長くなるため、比較器１２の比較出力がＨ
レベルとなる間隔も長くなる。従って、ＷＵＳ回路１５
では比較器１２の出力がＨレベルとなる間隔が所定間隔
よりも長くなった時点で、ライトデータＤWRに低周波数
異常が発生したと判断することができる。
【００３０】図中（ｃ）はヘッド４の一端が電源電圧Ｖ
ccに短絡した場合を示している。この場合でも、ヘッド
電圧ＨＸにはライトデータＤWRの立ち上がり／立ち下が
りに応じて若干遅延した逆起電圧のパルスが現れる。し
かし、その逆起電圧の立ち下がりピーク電圧Ｖbは正常
時に比べて小さく、基準電圧Ｖrefを下回るまでには至
らない。よって、比較器１２の出力は常にＬレベルとな
る。従って、ＷＵＳ回路１５では比較器１２の出力が常
にＬレベルとなった時点で、ヘッド４の一端が電源電圧
Ｖccに短絡したと判断することができる。
ccに短絡した場合を示している。この場合でも、ヘッド
電圧ＨＸにはライトデータＤWRの立ち上がり／立ち下が
りに応じて若干遅延した逆起電圧のパルスが現れる。し
かし、その逆起電圧の立ち下がりピーク電圧Ｖbは正常
時に比べて小さく、基準電圧Ｖrefを下回るまでには至
らない。よって、比較器１２の出力は常にＬレベルとな
る。従って、ＷＵＳ回路１５では比較器１２の出力が常
にＬレベルとなった時点で、ヘッド４の一端が電源電圧
Ｖccに短絡したと判断することができる。
【００３１】図中（ｄ）はヘッド４の一端がグランドに
短絡した場合を示している。この場合、ヘッド電圧ＨＸ
はグランド短絡電圧Ｖcに張り付いてしまい、基準電圧
Ｖrefを常に下回るため、比較器１２の出力は常にＨレ
ベルとなる。従って、ＷＵＳ回路１５では比較器１２の
出力が常にＨレベルとなった時点で、ヘッド４の一端が
グランドに短絡したと判断することができる。
短絡した場合を示している。この場合、ヘッド電圧ＨＸ
はグランド短絡電圧Ｖcに張り付いてしまい、基準電圧
Ｖrefを常に下回るため、比較器１２の出力は常にＨレ
ベルとなる。従って、ＷＵＳ回路１５では比較器１２の
出力が常にＨレベルとなった時点で、ヘッド４の一端が
グランドに短絡したと判断することができる。
【００３２】図中（ｅ）はヘッド４がオープンした場合
を示している。この場合、ヘッド電圧ＨＸにはライトデ
ータＤWRに応じた矩形パルスが現れる。このとき、矩形
パルスの立ち下がりピーク電圧Ｖdは基準電圧Ｖrefを下
回るため、比較器１２の出力は矩形パルスの立ち下がり
に応じてＨレベルとなる。ここで、矩形パルスの立ち上
がり／立ち下がりはライトデータＤWRの立ち下がり／立
ち上がりに応じて若干遅延したものとなるため、比較器
１２の出力にライトデータＤWRの立ち下がりでラッチを
かければ、そのラッチ出力は正常時のようにＬレベルと
はならない。従って、ＷＵＳ回路１５では前記ラッチ出
力がＬレベルでなければ、ヘッド４がオープンしたと判
断することができる。
を示している。この場合、ヘッド電圧ＨＸにはライトデ
ータＤWRに応じた矩形パルスが現れる。このとき、矩形
パルスの立ち下がりピーク電圧Ｖdは基準電圧Ｖrefを下
回るため、比較器１２の出力は矩形パルスの立ち下がり
に応じてＨレベルとなる。ここで、矩形パルスの立ち上
がり／立ち下がりはライトデータＤWRの立ち下がり／立
ち上がりに応じて若干遅延したものとなるため、比較器
１２の出力にライトデータＤWRの立ち下がりでラッチを
かければ、そのラッチ出力は正常時のようにＬレベルと
はならない。従って、ＷＵＳ回路１５では前記ラッチ出
力がＬレベルでなければ、ヘッド４がオープンしたと判
断することができる。
【００３３】上記に説明した各状態で発生するヘッド電
圧Ｖa〜Ｖdは、ヘッド４に流れるライト電流ＩWRや電源
電圧Ｖccに依存して、後述の図３に示すように大きく変
化する。そのため、ライト電流ＩWRや電源電圧Ｖccに依
存することなく、常に正しいヘッド４の異常検出動作を
行うためには、基準電圧Ｖrefをライト電流ＩWRや電源
電圧Ｖccに応じて変化させる必要がある。
圧Ｖa〜Ｖdは、ヘッド４に流れるライト電流ＩWRや電源
電圧Ｖccに依存して、後述の図３に示すように大きく変
化する。そのため、ライト電流ＩWRや電源電圧Ｖccに依
存することなく、常に正しいヘッド４の異常検出動作を
行うためには、基準電圧Ｖrefをライト電流ＩWRや電源
電圧Ｖccに応じて変化させる必要がある。
【００３４】図３は本実施形態におけるヘッド電圧Ｖa
〜Ｖd及び基準電圧Ｖrefとライト電流ＩWRとの関係を示
す図である。なお、本図中の実線Ｖa〜Ｖdは図２に示し
た電圧Ｖa〜Ｖdをそれぞれ示している。すなわち、Ｖa
はヘッド電圧ＨＸ、ＨＹが逆起電圧によって立ち下がる
際の下側のピーク電圧を示しており、Ｖbはヘッド４の
一端が電源電圧Ｖccに短絡した際に現れる短絡電圧を示
している。また、Ｖcはヘッド４の一端がグランドに短
絡した際に現れる短絡電圧を示しており、Ｖdはヘッド
４がオープンした際に現れるオープン電圧を示してい
る。
〜Ｖd及び基準電圧Ｖrefとライト電流ＩWRとの関係を示
す図である。なお、本図中の実線Ｖa〜Ｖdは図２に示し
た電圧Ｖa〜Ｖdをそれぞれ示している。すなわち、Ｖa
はヘッド電圧ＨＸ、ＨＹが逆起電圧によって立ち下がる
際の下側のピーク電圧を示しており、Ｖbはヘッド４の
一端が電源電圧Ｖccに短絡した際に現れる短絡電圧を示
している。また、Ｖcはヘッド４の一端がグランドに短
絡した際に現れる短絡電圧を示しており、Ｖdはヘッド
４がオープンした際に現れるオープン電圧を示してい
る。
【００３５】本図に示すように、各状態で発生するヘッ
ド電圧Ｖa〜Ｖdは、ライト電流ＩWRの電流値が増大する
につれて低下する。そこで、本実施形態のＦＤＤ装置で
は、基準電圧Ｖrefの電圧値を常にヘッド電圧ＨＸが立
ち下がる際の下側のピーク電圧Ｖa、Ｖdより高く、上側
のピーク電圧よりは低く、かつヘッド４の一端が電源電
圧Ｖccに短絡した際に現れる短絡電圧Ｖbより低くなる
ように、ライト電流ＩW Rの電流値が増大するにつれて基
準電圧Ｖrefが低下するように調整している。
ド電圧Ｖa〜Ｖdは、ライト電流ＩWRの電流値が増大する
につれて低下する。そこで、本実施形態のＦＤＤ装置で
は、基準電圧Ｖrefの電圧値を常にヘッド電圧ＨＸが立
ち下がる際の下側のピーク電圧Ｖa、Ｖdより高く、上側
のピーク電圧よりは低く、かつヘッド４の一端が電源電
圧Ｖccに短絡した際に現れる短絡電圧Ｖbより低くなる
ように、ライト電流ＩW Rの電流値が増大するにつれて基
準電圧Ｖrefが低下するように調整している。
【００３６】このような構成とすることにより、従来
（図７参照）のようにライト電流ＩWRが所定値以上とな
った時点で短絡電圧Ｖbが基準電圧Ｖrefを下回ったり、
ライト電流ＩWRが所定値以下となった時点でピーク電圧
Ｖa、Ｖdが基準電圧Ｖrefを上回ったりすることがな
い。従って、他の基準電圧及びそれを比較するための回
路を別途設けなくても、ライト電流ＩWRの電流値を広範
囲に変化させても、正しくヘッド４の異常検出動作を行
うことができる。
（図７参照）のようにライト電流ＩWRが所定値以上とな
った時点で短絡電圧Ｖbが基準電圧Ｖrefを下回ったり、
ライト電流ＩWRが所定値以下となった時点でピーク電圧
Ｖa、Ｖdが基準電圧Ｖrefを上回ったりすることがな
い。従って、他の基準電圧及びそれを比較するための回
路を別途設けなくても、ライト電流ＩWRの電流値を広範
囲に変化させても、正しくヘッド４の異常検出動作を行
うことができる。
【００３７】また、本図には示されていないが、各状態
で発生するヘッド電圧Ｖa〜Ｖdは電源電圧Ｖccにも依存
して変化する。そこで、本実施形態のＦＤＤ装置では、
基準電圧Ｖrefの電圧値を電源電圧Ｖccの電圧値に応じ
て変化させている。より具体的に言えば、電源電圧Ｖcc
の上昇／下降に応じて基準電圧Ｖrefも上昇／下降させ
ている。このような構成とすることにより、たとえ電源
電圧Ｖccが変化しても正しくヘッド４の異常検出動作を
行うことができる。
で発生するヘッド電圧Ｖa〜Ｖdは電源電圧Ｖccにも依存
して変化する。そこで、本実施形態のＦＤＤ装置では、
基準電圧Ｖrefの電圧値を電源電圧Ｖccの電圧値に応じ
て変化させている。より具体的に言えば、電源電圧Ｖcc
の上昇／下降に応じて基準電圧Ｖrefも上昇／下降させ
ている。このような構成とすることにより、たとえ電源
電圧Ｖccが変化しても正しくヘッド４の異常検出動作を
行うことができる。
【００３８】なお、本実施形態のように、基準電圧Ｖ
refの電圧値をライト電流ＩWRや電源電圧Ｖccに応じて
変化させる構成とすることにより、従来のように固定さ
れた基準電圧を複数設ける必要がなくなるため、インダ
クティブヘッドの異常を検出するライトアンセーフ検出
回路の回路規模を縮小することが可能となる。
refの電圧値をライト電流ＩWRや電源電圧Ｖccに応じて
変化させる構成とすることにより、従来のように固定さ
れた基準電圧を複数設ける必要がなくなるため、インダ
クティブヘッドの異常を検出するライトアンセーフ検出
回路の回路規模を縮小することが可能となる。
【００３９】次に、ライト電流設定回路１１及び基準電
圧設定回路１４の具体的な回路構成及び動作について説
明する。図４はライト電流設定回路１１及び基準電圧設
定回路１４の一構成例を示す回路図である。
圧設定回路１４の具体的な回路構成及び動作について説
明する。図４はライト電流設定回路１１及び基準電圧設
定回路１４の一構成例を示す回路図である。
【００４０】まず、ライト電流設定回路１１の回路構成
及び動作について説明する。カレントミラーを構成する
ｐｎｐ型トランジスタ２３、２４、２５の各エミッタは
それぞれ抵抗２０、２１、２２を介して電源電圧Ｖccに
接続されている。また、各ベースは互いに接続されると
ともに、ｐｎｐ型トランジスタ２６のエミッタにも接続
されている。トランジスタ２６のコレクタはグランドに
接続されており、ベースはトランジスタ２３のコレクタ
及びｎｐｎ型トランジスタ２７のコレクタに接続されて
いる。
及び動作について説明する。カレントミラーを構成する
ｐｎｐ型トランジスタ２３、２４、２５の各エミッタは
それぞれ抵抗２０、２１、２２を介して電源電圧Ｖccに
接続されている。また、各ベースは互いに接続されると
ともに、ｐｎｐ型トランジスタ２６のエミッタにも接続
されている。トランジスタ２６のコレクタはグランドに
接続されており、ベースはトランジスタ２３のコレクタ
及びｎｐｎ型トランジスタ２７のコレクタに接続されて
いる。
【００４１】トランジスタ２７のベースはオペアンプ２
８の出力端に接続されており、エミッタはオペアンプ２
８の反転入力端子（−）に接続される一方で、所定の定
電流Ｉ１を生成する定電流源３０を介してグランドに接
続されている。なお、定電流源３０にはコントロール回
路２から制御信号ＣＮＴが入力されており、定電流Ｉ１
の電流値は該制御信号ＣＮＴに基づいて変化される。ま
た、オペアンプ２８の非反転入力端子（＋）には直流電
圧源２９が接続されている。これにより、定電流Ｉ１の
電流値が安定化される。
８の出力端に接続されており、エミッタはオペアンプ２
８の反転入力端子（−）に接続される一方で、所定の定
電流Ｉ１を生成する定電流源３０を介してグランドに接
続されている。なお、定電流源３０にはコントロール回
路２から制御信号ＣＮＴが入力されており、定電流Ｉ１
の電流値は該制御信号ＣＮＴに基づいて変化される。ま
た、オペアンプ２８の非反転入力端子（＋）には直流電
圧源２９が接続されている。これにより、定電流Ｉ１の
電流値が安定化される。
【００４２】一方、カレントミラーを構成するトランジ
スタ２４のコレクタはライトドライバ１０に接続されて
おり、定電流Ｉ１に比例する制御電流ＩWRrefがライト
ドライバ１０に対して供給される。前述した通り、ヘッ
ド４に流れるライト電流ＩWRの電流値は制御電流Ｉ
WRrefの電流値に比例する。従って、定電流Ｉ１を制御
することでライト電流ＩWRを変化させることができる。
また、トランジスタ２５のコレクタは基準電圧設定回路
１４に接続されており、定電流Ｉ１（さらに言えばライ
ト電流ＩWR）に比例する電流Ｉ２が基準電圧設定回路１
４に対して供給される。
スタ２４のコレクタはライトドライバ１０に接続されて
おり、定電流Ｉ１に比例する制御電流ＩWRrefがライト
ドライバ１０に対して供給される。前述した通り、ヘッ
ド４に流れるライト電流ＩWRの電流値は制御電流Ｉ
WRrefの電流値に比例する。従って、定電流Ｉ１を制御
することでライト電流ＩWRを変化させることができる。
また、トランジスタ２５のコレクタは基準電圧設定回路
１４に接続されており、定電流Ｉ１（さらに言えばライ
ト電流ＩWR）に比例する電流Ｉ２が基準電圧設定回路１
４に対して供給される。
【００４３】次に、基準電圧設定回路１４の回路構成及
び動作について説明する。カレントミラーを構成するｎ
ｐｎ型トランジスタ４１、４２の各ベースは互いに接続
されるとともに、ｎｐｎ型トランジスタ４０のエミッタ
にも接続されている。また、トランジスタ４１、４２の
各エミッタはそれぞれ抵抗４３、４４を介してグランド
に接続されている。トランジスタ４０のコレクタは電源
電圧Ｖccに接続されており、ベースはトランジスタ４１
のコレクタに接続されている。なお、トランジスタ４０
のベースとトランジスタ４１のコレクタの接続ノード
は、ライト電流設定回路１１を構成するトランジスタ２
５のコレクタに接続されている。従って、トランジスタ
４２のコレクタには電流Ｉ２（さらに言えばライト電流
ＩWR）に比例した電流Ｉ３が流れる。
び動作について説明する。カレントミラーを構成するｎ
ｐｎ型トランジスタ４１、４２の各ベースは互いに接続
されるとともに、ｎｐｎ型トランジスタ４０のエミッタ
にも接続されている。また、トランジスタ４１、４２の
各エミッタはそれぞれ抵抗４３、４４を介してグランド
に接続されている。トランジスタ４０のコレクタは電源
電圧Ｖccに接続されており、ベースはトランジスタ４１
のコレクタに接続されている。なお、トランジスタ４０
のベースとトランジスタ４１のコレクタの接続ノード
は、ライト電流設定回路１１を構成するトランジスタ２
５のコレクタに接続されている。従って、トランジスタ
４２のコレクタには電流Ｉ２（さらに言えばライト電流
ＩWR）に比例した電流Ｉ３が流れる。
【００４４】トランジスタ４２のコレクタは抵抗４５を
介して電源電圧Ｖccに接続される一方で、所定の定電流
Ｉ４を生成する定電流源４６を介してグランドに接続さ
れている。また、トランジスタ４２のコレクタは基準電
圧設定回路１４の出力端子に相当しており、バッファ４
７を介して比較器１２、１３の非反転入力端子（＋）に
接続されている。すなわち、基準電圧設定回路１４によ
って生成される基準電圧Ｖrefの電圧値は、次の（１）
式によって求めることができる。
介して電源電圧Ｖccに接続される一方で、所定の定電流
Ｉ４を生成する定電流源４６を介してグランドに接続さ
れている。また、トランジスタ４２のコレクタは基準電
圧設定回路１４の出力端子に相当しており、バッファ４
７を介して比較器１２、１３の非反転入力端子（＋）に
接続されている。すなわち、基準電圧設定回路１４によ
って生成される基準電圧Ｖrefの電圧値は、次の（１）
式によって求めることができる。
【数１】
【００４５】なお、上式中において、Ｒは抵抗４５の抵
抗値を示しており、ａはライト電流設定回路１１及び基
準電圧設定回路１４の回路定数によって任意に調整可能
な比例定数（Ｉ３＝ａ・ＩWR）を示している。
抗値を示しており、ａはライト電流設定回路１１及び基
準電圧設定回路１４の回路定数によって任意に調整可能
な比例定数（Ｉ３＝ａ・ＩWR）を示している。
【００４６】上記した（１）式から、基準電圧設定回路
１４で生成される基準電圧Ｖrefの電圧値は、ライト電
流ＩWRの電流値、及び電源電圧Ｖccの電圧値に応じて変
化することが分かる。また、（１）式中の比例定数ａ及
び定電流Ｉ４を予め調整することにより、前述したよう
に、基準電圧Ｖrefの電圧値を常にヘッド電圧ＨＸが立
ち下がる際の下側のピーク電圧Ｖa、Ｖdより高く、上側
のピーク電圧よりは低く、かつヘッド４の一端が電源電
圧Ｖccに短絡した際に現れる短絡電圧Ｖbより低くなる
ように調整することができる。
１４で生成される基準電圧Ｖrefの電圧値は、ライト電
流ＩWRの電流値、及び電源電圧Ｖccの電圧値に応じて変
化することが分かる。また、（１）式中の比例定数ａ及
び定電流Ｉ４を予め調整することにより、前述したよう
に、基準電圧Ｖrefの電圧値を常にヘッド電圧ＨＸが立
ち下がる際の下側のピーク電圧Ｖa、Ｖdより高く、上側
のピーク電圧よりは低く、かつヘッド４の一端が電源電
圧Ｖccに短絡した際に現れる短絡電圧Ｖbより低くなる
ように調整することができる。
【００４７】図５は基準電圧Ｖrefの調整方法の一例を
示す図である。図中（ａ）で示すように、ライト電流設
定回路１１及び基準電圧設定回路１４の回路定数を任意
に設定して比例定数ａを調整することにより、ライト電
流ＩWRに対する基準電圧Ｖre fの変化率（傾き）を調整
することができる。具体的に言えば、比例定数ａを大き
くするほど、基準電圧Ｖrefはライト電流ＩWRに対して
急峻に変化するようになる。また、図中（ｂ）で示すよ
うに、定電流Ｉ４の電流値を調整することにより、基準
電圧Ｖrefの絶対値を調整することができる。具体的に
言えば、定電流Ｉ４の電流値を大きくするほど、基準電
圧Ｖrefの絶対値を低く抑えることができる。
示す図である。図中（ａ）で示すように、ライト電流設
定回路１１及び基準電圧設定回路１４の回路定数を任意
に設定して比例定数ａを調整することにより、ライト電
流ＩWRに対する基準電圧Ｖre fの変化率（傾き）を調整
することができる。具体的に言えば、比例定数ａを大き
くするほど、基準電圧Ｖrefはライト電流ＩWRに対して
急峻に変化するようになる。また、図中（ｂ）で示すよ
うに、定電流Ｉ４の電流値を調整することにより、基準
電圧Ｖrefの絶対値を調整することができる。具体的に
言えば、定電流Ｉ４の電流値を大きくするほど、基準電
圧Ｖrefの絶対値を低く抑えることができる。
【００４８】なお、上記した実施形態では、本発明をＦ
ＤＤ装置に適用した例を挙げて説明を行ったが、本発明
はこれに限定されるものではなく、ヘッド電圧と所定の
基準電圧との比較結果に基づいてインダクティブヘッド
の異常検出を行う磁気記録装置に広く適用することがで
きる。
ＤＤ装置に適用した例を挙げて説明を行ったが、本発明
はこれに限定されるものではなく、ヘッド電圧と所定の
基準電圧との比較結果に基づいてインダクティブヘッド
の異常検出を行う磁気記録装置に広く適用することがで
きる。
【００４９】
【発明の効果】上記したように、本発明に係る磁気記録
装置においては、磁気記録媒体への情報記録手段である
インダクティブヘッドと、該インダクティブヘッドに流
すライト電流の大きさを制御する手段と、前記インダク
ティブヘッドの両端に現れるヘッド電圧と所定の基準電
圧との比較結果に基づいて前記インダクティブヘッドの
異常を検出する手段と、を有する磁気記録装置におい
て、前記ライト電流の電流値に応じて前記基準電圧の電
圧値を変化させる構成としている。
装置においては、磁気記録媒体への情報記録手段である
インダクティブヘッドと、該インダクティブヘッドに流
すライト電流の大きさを制御する手段と、前記インダク
ティブヘッドの両端に現れるヘッド電圧と所定の基準電
圧との比較結果に基づいて前記インダクティブヘッドの
異常を検出する手段と、を有する磁気記録装置におい
て、前記ライト電流の電流値に応じて前記基準電圧の電
圧値を変化させる構成としている。
【００５０】このような構成とすることにより、ライト
電流の電流値に依存することなく、常に正しくインダク
ティブヘッドの異常検出動作を行うことができる。ま
た、上記構成から成る磁気記録装置であれば、ヘッドの
異常を検出するために基準電圧を複数設ける必要がなく
なるため、インダクティブヘッドの異常を検出するライ
トアンセーフ検出回路の回路規模を従来より縮小するこ
とも可能となる。
電流の電流値に依存することなく、常に正しくインダク
ティブヘッドの異常検出動作を行うことができる。ま
た、上記構成から成る磁気記録装置であれば、ヘッドの
異常を検出するために基準電圧を複数設ける必要がなく
なるため、インダクティブヘッドの異常を検出するライ
トアンセーフ検出回路の回路規模を従来より縮小するこ
とも可能となる。
【００５１】また、上記構成から成る磁気記録装置にお
いて、前記基準電圧を発生する回路は、前記ライト電流
に比例した電流を一端が電源電圧に接続された抵抗に流
し、該抵抗の他端から前記基準電圧を取り出すことによ
り、前記ライト電流の電流値及び前記電源電圧の電圧値
に応じて前記基準電圧の電圧値を変化させる構成として
いる。このような構成とすることにより、基準電圧の電
圧値を回路定数や抵抗値等の変更によって容易に調整す
ることが可能である。
いて、前記基準電圧を発生する回路は、前記ライト電流
に比例した電流を一端が電源電圧に接続された抵抗に流
し、該抵抗の他端から前記基準電圧を取り出すことによ
り、前記ライト電流の電流値及び前記電源電圧の電圧値
に応じて前記基準電圧の電圧値を変化させる構成として
いる。このような構成とすることにより、基準電圧の電
圧値を回路定数や抵抗値等の変更によって容易に調整す
ることが可能である。
【００５２】また、上記構成から成る磁気記録装置にお
いて、前記抵抗の他端には、前記ライト電流に比例した
電流を流す第１電流源と、所定の定電流を流す第２電流
源とをそれぞれ接続するとよい。このような構成であれ
ば、第２電流源に流す定電流を予め調整することによ
り、基準電圧の絶対値を任意に調整することができる。
いて、前記抵抗の他端には、前記ライト電流に比例した
電流を流す第１電流源と、所定の定電流を流す第２電流
源とをそれぞれ接続するとよい。このような構成であれ
ば、第２電流源に流す定電流を予め調整することによ
り、基準電圧の絶対値を任意に調整することができる。
【００５３】なお、上記構成から成る磁気記録装置にお
いて、前記基準電圧の電圧値は、常に前記ヘッド電圧が
立ち下がる際の下側のピーク電圧値より高く、上側のピ
ーク電圧よりは低く、かつ前記インダクティブヘッドの
一端が前記電源電圧に短絡した際に現れる短絡電圧の電
圧値より低くなるように、前記ライト電流の電流値が増
大するにつれて低下するように調整するとよい。
いて、前記基準電圧の電圧値は、常に前記ヘッド電圧が
立ち下がる際の下側のピーク電圧値より高く、上側のピ
ーク電圧よりは低く、かつ前記インダクティブヘッドの
一端が前記電源電圧に短絡した際に現れる短絡電圧の電
圧値より低くなるように、前記ライト電流の電流値が増
大するにつれて低下するように調整するとよい。
【００５４】このような構成とすることにより、ライト
電流が所定値以上となった時点で短絡電圧が基準電圧を
下回ったり、逆にライト電流が所定値以下となった時点
でピーク電圧が前記基準電圧を上回ったりすることがな
い範囲を従来よりも大幅に拡大できるようになるので、
ライト電流の電流値を広範囲に変化させても、正しくイ
ンダクティブヘッドの異常検出動作を行うことができ
る。
電流が所定値以上となった時点で短絡電圧が基準電圧を
下回ったり、逆にライト電流が所定値以下となった時点
でピーク電圧が前記基準電圧を上回ったりすることがな
い範囲を従来よりも大幅に拡大できるようになるので、
ライト電流の電流値を広範囲に変化させても、正しくイ
ンダクティブヘッドの異常検出動作を行うことができ
る。
【図１】 本実施形態のＦＤＤ装置に搭載されるＦＤＤ
コントロールＬＳＩの要部構成を示すブロック図であ
る。
コントロールＬＳＩの要部構成を示すブロック図であ
る。
【図２】 ヘッド４の異常検出動作の一例を示すタイミ
ングチャートである。
ングチャートである。
【図３】 本実施形態におけるヘッド電圧Ｖa〜Ｖd及び
基準電圧Ｖrefとライト電流ＩWRとの関係を示す図であ
る。
基準電圧Ｖrefとライト電流ＩWRとの関係を示す図であ
る。
【図４】 ライト電流設定回路１１及び基準電圧設定回
路１４の一構成例を示す回路図である。
路１４の一構成例を示す回路図である。
【図５】 基準電圧Ｖrefの調整方法の一例を示す図で
ある。
ある。
【図６】 従来の磁気記録装置の一構成例を示すブロッ
ク図である。
ク図である。
【図７】 従来におけるヘッド電圧Ｖa〜Ｖd及び第１、
第２基準電圧Ｖref1、Ｖref2とライト電流ＩWRとの関係
を示す図である。
第２基準電圧Ｖref1、Ｖref2とライト電流ＩWRとの関係
を示す図である。
１ ＦＤＤコントロールＬＳＩ ２ コントロール回路 ３ 信号処理回路 ４ インダクティブヘッド １０ ライトドライバ １１ ライト電流設定回路 １２、１３ 比較器 １４ 基準電圧設定回路 １５ ライトアンセーフ検出回路（ＷＵＳ回路）
Claims (4)
- 【請求項１】磁気記録媒体への情報記録手段であるイン
ダクティブヘッドと、該インダクティブヘッドに流すラ
イト電流の大きさを制御する手段と、前記インダクティ
ブヘッドの両端に現れるヘッド電圧と所定の基準電圧と
の比較結果に基づいて前記インダクティブヘッドの異常
を検出する手段と、を有する磁気記録装置において、 前記ライト電流の電流値に応じて前記基準電圧の電圧値
を変化させることを特徴とする磁気記録装置。 - 【請求項２】前記基準電圧を発生する回路は、前記ライ
ト電流に比例した電流を一端が電源電圧に接続された抵
抗に流し、該抵抗の他端から前記基準電圧を取り出すこ
とにより、前記ライト電流の電流値及び前記電源電圧の
電圧値に応じて前記基準電圧の電圧値を変化させること
を特徴とする請求項１に記載の磁気記録装置。 - 【請求項３】前記抵抗の他端には、前記ライト電流に比
例した電流を流す第１電流源と、所定の定電流を流す第
２電流源と、がそれぞれ接続されたことを特徴とする請
求項２に記載の磁気記録装置。 - 【請求項４】前記基準電圧の電圧値は、常に前記ヘッド
電圧が立ち下がる際のピーク電圧値より高く、かつ前記
インダクティブヘッドの一端が前記電源電圧に短絡した
際に現れる短絡電圧の電圧値より低いことを特徴とする
請求項１〜請求項３のいずれかに記載の磁気記録装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001037935A JP3576983B2 (ja) | 2001-02-15 | 2001-02-15 | 磁気記録装置 |
| US10/395,250 US7057839B2 (en) | 2001-02-15 | 2003-03-25 | Magnetic recording apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001037935A JP3576983B2 (ja) | 2001-02-15 | 2001-02-15 | 磁気記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002245603A true JP2002245603A (ja) | 2002-08-30 |
| JP3576983B2 JP3576983B2 (ja) | 2004-10-13 |
Family
ID=18901001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001037935A Expired - Lifetime JP3576983B2 (ja) | 2001-02-15 | 2001-02-15 | 磁気記録装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7057839B2 (ja) |
| JP (1) | JP3576983B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020107385A (ja) * | 2018-12-28 | 2020-07-09 | 日本電産サンキョー株式会社 | 磁気記録媒体処理装置 |
| JP2022142783A (ja) * | 2021-03-16 | 2022-09-30 | グンビ カンパニー リミテッド | 折り畳み式マット |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7474491B2 (en) * | 2005-12-09 | 2009-01-06 | Maxtor Corporation | Adaptive write unsafe thresholds for self servo writing |
| US7599139B1 (en) * | 2007-06-22 | 2009-10-06 | Western Digital Technologies, Inc. | Disk drive having a high performance access mode and a lower performance archive mode |
| US7872822B1 (en) | 2007-06-26 | 2011-01-18 | Western Digital Technologies, Inc. | Disk drive refreshing zones based on serpentine access of disk surfaces |
| US7649704B1 (en) | 2007-06-27 | 2010-01-19 | Western Digital Technologies, Inc. | Disk drive deferring refresh based on environmental conditions |
| US7945727B2 (en) * | 2007-07-27 | 2011-05-17 | Western Digital Technologies, Inc. | Disk drive refreshing zones in segments to sustain target throughput of host commands |
| US7835096B2 (en) * | 2008-11-10 | 2010-11-16 | Texas Instuments Incorporated | Disk-drive write head fault detection |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429987B1 (en) * | 2000-04-10 | 2002-08-06 | Marvell International, Inc. | High speed inductor current driver with minimum overshoot |
| US6466388B1 (en) * | 2000-11-17 | 2002-10-15 | Texas Instruments Incorporated | Overshoot control for voltage source/impedanced based write coil driver |
| US6775078B2 (en) * | 2001-09-14 | 2004-08-10 | Texas Instruments Incorporated | Fast magneto-resistive head open and short detection for both voltage and current bias preamplifiers |
| US6794880B2 (en) * | 2002-02-14 | 2004-09-21 | Renesas Technology America, Inc. | Methods and apparatus for detecting terminal open circuits and short circuits to ground in inductive head write driver circuits |
-
2001
- 2001-02-15 JP JP2001037935A patent/JP3576983B2/ja not_active Expired - Lifetime
-
2003
- 2003-03-25 US US10/395,250 patent/US7057839B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020107385A (ja) * | 2018-12-28 | 2020-07-09 | 日本電産サンキョー株式会社 | 磁気記録媒体処理装置 |
| JP2022142783A (ja) * | 2021-03-16 | 2022-09-30 | グンビ カンパニー リミテッド | 折り畳み式マット |
| JP7284532B2 (ja) | 2021-03-16 | 2023-05-31 | グンビ カンパニー リミテッド | 折り畳み式マット |
Also Published As
| Publication number | Publication date |
|---|---|
| US7057839B2 (en) | 2006-06-06 |
| US20030142433A1 (en) | 2003-07-31 |
| JP3576983B2 (ja) | 2004-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6804131B2 (en) | PWM/linear driver for an electromagnetic load | |
| US6359743B1 (en) | Apparatus and method for reducing thermal interference in MR heads in disk drives | |
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| JP2002245603A (ja) | 磁気記録装置 | |
| WO2008101068A1 (en) | Regulator with automatic power output device detection | |
| EP1174859B1 (en) | Write head fault detection circuit and method | |
| US6424475B1 (en) | Magnetic head conductivity testing and form factor determination in a read/write device | |
| JP2003111395A (ja) | ヒステリシスループコントローラを備えた電圧レギュレータを有するスイッチング電源およびそれを作動させ、使用する方法 | |
| JP3465433B2 (ja) | Ｍｒヘッドのディスク接触検出回路 | |
| US6947238B2 (en) | Bias circuit for magneto-resistive head | |
| US20050174673A1 (en) | Apparatus and method for applying write signals for driving a write head | |
| JP2007265582A (ja) | 再生回路およびそれを用いた磁気ディスク装置 | |
| JPH0944989A (ja) | 回路の時定数を較正する装置及び方法 | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| JP2002092802A (ja) | キャパシタ・バイアス回復装置と方法 | |
| US6489779B1 (en) | System and method for terminal short detection | |
| US10073123B1 (en) | High-speed, low drift, precision peak detection circuit and systems | |
| US6580238B2 (en) | Motor driver | |
| JP2002135059A (ja) | 増幅器 | |
| JP3524848B2 (ja) | モータ駆動装置及びこれを用いたディスク装置 | |
| US6594097B1 (en) | Reproduction amplifier circuit of hard disk drive | |
| JPS61170909A (ja) | 半導体集積回路 | |
| KR100192597B1 (ko) | 하드디스크 드라이버 장치의 증폭회로 | |
| US6798233B2 (en) | Digital method of measuring driver slew rates for reduced test time | |
| US20060001475A1 (en) | Class-AB beta helper to reduce effects of mirror perturbation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040708 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |