JP3576983B2 - 磁気記録装置 - Google Patents
磁気記録装置 Download PDFInfo
- Publication number
- JP3576983B2 JP3576983B2 JP2001037935A JP2001037935A JP3576983B2 JP 3576983 B2 JP3576983 B2 JP 3576983B2 JP 2001037935 A JP2001037935 A JP 2001037935A JP 2001037935 A JP2001037935 A JP 2001037935A JP 3576983 B2 JP3576983 B2 JP 3576983B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- head
- current
- circuit
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/455—Arrangements for functional testing of heads; Measuring arrangements for heads
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
- G11B5/016—Recording on, or reproducing or erasing from, magnetic disks using magnetic foils
Landscapes
- Digital Magnetic Recording (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気記録媒体（フロッピーディスク等）への情報記録手段としてインダクティブヘッドを有する磁気記録装置に関する。
【０００２】
【従来の技術】
図６は従来の磁気記録装置の一構成例を示すブロック図である。本図に示す磁気記録装置において磁気記録媒体に対する情報の記録を行う際には、ホスト（図示せず）からライトドライバ１００に対してライトデータＤＷＲが入力される。ライトドライバ１００は入力されたライトデータＤＷＲに基づいて、インダクティブヘッド１１０（以下、ヘッド１１０と呼ぶ）に供給するライト電流ＩＷＲの向きを切り換える。このような動作により、磁気記録媒体はヘッド１１０のライト電流ＩＷＲに応じた方向に磁化され、ライトデータＤＷＲの書き込みが行われる。
【０００３】
上記したライト電流ＩＷＲの電流値は、ライト電流設定回路１０１からライトドライバ１００に供給される制御電流ＩＷＲｒｅｆの電流値に比例している。なお、ライト電流設定回路１０１はホストから与えられる制御信号ＣＮＴに基づいて制御電流ＩＷＲｒｅｆ（すなわちライト電流ＩＷＲ）の電流値を変化させる回路である。
【０００４】
また、従来の磁気記録装置には、比較器１０２、１０３を入力段に有する第１ライトアンセーフ検出回路１０５（以下、第１ＷＵＳ回路１０５と呼ぶ）と、比較器１０６、１０７を入力段に有する第２ライトアンセーフ検出回路１０９（以下、第２ＷＵＳ回路１０９と呼ぶ）を始めとする多数の検出回路が設けられている。これら多数の検出回路は、ヘッド１１０の両端に現れるヘッド電圧ＨＸ、ＨＹと所定の基準電圧（第１、第２ＷＵＳ回路１０５、１０９については第１、第２基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２）との比較結果に基づいてヘッド１１０の各種異常を検出する回路である。
【０００５】
本図に示すように、比較器１０２、１０３の非反転入力端子（＋）には第１直流電圧源１０４（第１基準電圧Ｖｒｅｆ１）が接続されており、比較器１０６、１０７の非反転入力端子（＋）には第２直流電圧源１０８（第２基準電圧Ｖｒｅｆ２）が接続されている。また、比較器１０２、１０６の各反転入力端子（−）にはヘッド１１０の一端（ヘッド電圧ＨＸ）が接続されており、比較器１０３、１０７の各反転入力端子（−）にはヘッド１１０の他端（ヘッド電圧ＨＹ）が接続されている。一方、比較器１０２、１０３の出力端子はそれぞれ第１ＷＵＳ回路１０５の入力端子に接続されており、比較器１０６、１０７の出力端子はそれぞれ第２ＷＵＳ回路１０９の入力端子に接続されている。
【０００６】
第１ＷＵＳ回路１０５では、ヘッド電圧ＨＸ、ＨＹと第１基準電圧Ｖｒｅｆ１との比較結果に基づいて、ライトデータＤＷＲの低周波数異常、ヘッド１１０のＶｃｃ短絡異常、及びヘッド１１０のＧＮＤ短絡異常の検出が行われる。なお、これらの異常検出は、ライトデータＤＷＲに応じてヘッド電圧ＨＸ、ＨＹに現れる逆起電圧の立ち下がりを捉えることで行われる。従って、比較器１０２、１０３の閾値レベル（第１基準電圧Ｖｒｅｆ１）としては、上記した各種異常をできる限り正確に検出するための最適値を選択する必要がある。或いは、上記と同様な回路を複数設けて、各種異常を検出するのに最適な基準電圧を個別に設定する必要がある。
【０００７】
一方、第２ＷＵＳ回路１０９では、ヘッド電圧ＨＸ、ＨＹと第２基準電圧Ｖｒｅｆ２との比較結果にライトデータＤＷＲでラッチをかけ、そのラッチ出力に基づいてロジカルにヘッド１１０のオープン異常の検出が行われる。この場合、比較器１０６、１０７における比較動作では、ヘッド電圧ＨＸ、ＨＹが異常波形であることを検出できれば足りるため、その閾値レベル（第２基準電圧Ｖｒｅｆ２）は前述した第１基準電圧Ｖｒｅｆ１ほど重要ではない。そこで、第２基準電圧Ｖｒｅｆ２の電圧値は、ヘッド電圧ＨＸ、ＨＹの立ち下がりを遅延なく検出するためにできるだけ高レベル（電源電圧Ｖｃｃ付近）に設定されている。
【０００８】
第１、第２ＷＵＳ回路１０５、１０９は、上記した異常検出動作の結果をそれぞれ異常検出信号ＷＵＳ１、ＷＵＳ２としてホストに送出する。これらの異常検出信号ＷＵＳ１、ＷＵＳ２に基づいて、ホストがヘッド１１０の異常を検出した場合には、磁気記録媒体への書き込みを保障する動作（例えば、書き込み禁止やリセット動作）が行われる。
【０００９】
【発明が解決しようとする課題】
図７は従来におけるヘッド電圧Ｖａ〜Ｖｄ及び第１、第２基準電圧Ｖｒｅｆ１、Ｖｒｅ ｆ２とライト電流ＩＷＲとの関係を示す図である。なお、本図中のＶａはヘッド電圧ＨＸ、ＨＹが逆起電圧によって立ち下がる際のピーク電圧を示しており、Ｖｂはヘッド１１０の一端が電源電圧Ｖｃｃに短絡した際に現れる短絡電圧を示している。また、Ｖｃはヘッド１１０の一端がグランドに短絡した際に現れる短絡電圧を示しており、Ｖｄはヘッド１１０がオープンした際に現れるオープン電圧を示している。
【００１０】
本図に示すように、ヘッド電圧ＨＸ、ＨＹの挙動（各電圧Ｖａ〜Ｖｄの電圧値）はライト電流ＩＷＲの電流値に依存して大きく変化する。それに対して、ヘッド１１０の異常検出動作を行うために設けられた第１、第２基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２の電圧値は、前述の通り、ライト電流ＩＷＲの電流値に依らず一定値に固定されていた。そのため、ライト電流ＩＷＲの電流値にはヘッド１１０の異常検出動作を正しく行うための制限範囲が存在し、その制限範囲を超えてライト電流ＩＷＲの電流値を変化させると、異常検出動作が正しく行えなくなるといった課題があった。
【００１１】
具体的に説明すると、ライト電流ＩＷＲを所定値よりも上げた場合、電源電圧Ｖｃｃへの短絡電圧Ｖｂが第１基準電圧Ｖｒｅｆ１を下回る。そのため、ヘッド１１０の一端が電源電圧Ｖｃｃに短絡していても、ヘッド１１０は正常であると判断されていた。逆に、ライト電流ＩＷＲを所定値よりも下げた場合、逆起電圧のピーク電圧値Ｖａが第１基準電圧Ｖｒｅｆ１を上回る。そのため、ヘッド１１０が正常状態であっても、ヘッド１１０は電源電圧Ｖｃｃへの短絡状態であると判断されていた。
【００１２】
なお、ヘッド電圧ＨＸ、ＨＹの挙動は電源電圧Ｖｃｃの電圧値にも依存して変化するため、上記したライト電流ＩＷＲと同様、電源電圧Ｖｃｃの電圧値にもヘッド１１０の異常検出動作を正しく行うための制限範囲が存在していた。
【００１３】
また、従来の磁気記録装置は、ヘッド１１０の両端に現れるヘッド電圧ＨＸ、ＨＹと少なくとも２種類の基準電圧（第１、第２基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２）との比較結果に基づいてヘッド１１０の各種異常を検出する構成であり、その異常検出手段として少なくとも２つのライトアンセーフ検出回路（第１、第２ＷＵＳ回路１０５、１０９）が設けられていた。そのため、従来の磁気記録装置では、チップ面積の拡大や素子数の増大、及びそれに伴うコストアップが課題であった。
【００１４】
本発明は上記の問題点に鑑み、インダクティブヘッドのライト電流の電流値や電源電圧の電圧値に依存することなく、常に正しい異常検出動作が可能な磁気記録装置を提供することを目的とする。また、本発明ではインダクティブヘッドの異常を検出するための回路（比較器及びライトアンセーフ検出回路）の回路規模を従来より縮小することも目的としている。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る磁気記録装置においては、磁気記録媒体への情報記録手段であるインダクティブヘッドと、該インダクティブヘッドに流すライト電流の大きさを制御する手段と、前記インダクティブヘッドの両端に現れるヘッド電圧と所定の基準電圧との比較結果に基づいて前記インダクティブヘッドの異常を検出する手段と、を有する磁気記録装置において、前記ライト電流の電流値に応じて前記基準電圧の電圧値を変化させる構成としている。
【００１６】
なお、前記基準電圧を発生する回路は、前記ライト電流に比例した電流を一端が電源電圧に接続された抵抗に流し、該抵抗の他端から前記基準電圧を取り出すことにより、前記ライト電流の電流値及び前記電源電圧の電圧値に応じて前記基準電圧の電圧値を変化させる構成にするとよい。また、前記抵抗の他端には、前記ライト電流に比例した電流を流す第１電流源と、所定の定電流を流す第２電流源と、をそれぞれ接続するとよい。
【００１７】
また、上記構成から成る磁気記録装置において、前記基準電圧の電圧値は、常に前記ヘッド電圧が立ち下がる際のピーク電圧値より高く、かつ前記インダクティブヘッドの一端が前記電源電圧に短絡した際に現れる短絡電圧の電圧値より低くなるように調整するとよい。
【００１８】
【発明の実施の形態】
本発明に係る磁気記録装置として、ここではフロッピーディスクドライブ装置（以下、ＦＤＤ装置と呼ぶ）を例に挙げて説明を行う。ＦＤＤ装置は磁気記録媒体であるフロッピーディスク（以下、ディスクと呼ぶ）に対し、インダクティブヘッドを介して情報の記録／再生を行う装置である。なお、ＦＤＤ装置はホスト（ＣＰＵ）からの命令信号に基づいて動作し、その制御はＦＤＤ装置に設けられた１チップのＦＤＤコントロールＬＳＩによって行われる。
【００１９】
図１は本実施形態のＦＤＤ装置に搭載されるＦＤＤコントロールＬＳＩの要部構成を示すブロック図である。本図に示す通り、ＦＤＤコントロールＬＳＩ１にはコントロール回路２と信号処理回路３とが組み込まれている。コントロール回路２はホスト（ＣＰＵ）側からの命令信号等に基づいて信号処理回路３のコントロールを行うロジック部である。
【００２０】
信号処理回路３はディスクへ書き込まれるライトデータＤＷＲ、及びディスクから読み出されるリードデータ（図示せず）を処理する回路であり、ディスクへの情報記録再生手段であるインダクティブヘッド４（以下、ヘッド４と呼ぶ）の動作を制御するリードライト部としての機能を有する。
【００２１】
さらに信号処理回路３についての詳細な説明を行う。ディスクに対する情報の記録を行う際には、コントロール回路２からライトドライバ１０に対してライトデータＤＷＲが入力される。ライトドライバ１０は入力されたライトデータＤＷＲに基づいて、ヘッド４に供給するライト電流ＩＷＲの向きを切り換える。このような動作により、ディスクはヘッド４のライト電流ＩＷＲに応じた方向に磁化され、ライトデータＤＷＲの書き込みが行われる。
【００２２】
上記したライト電流ＩＷＲの電流値は、ライト電流設定回路１１からライトドライバ１０に供給される制御電流ＩＷＲｒｅｆの電流値に比例している。なお、ライト電流設定回路１１はホスト（ＣＰＵ）から与えられる制御信号ＣＮＴに基づいて制御電流ＩＷＲｒｅｆ（すなわちライト電流ＩＷＲ）の電流値を変化させる回路である。また、ライト電流設定回路１１は後述する基準電圧設定回路１４に対して、制御電流ＩＷＲｒｅｆに比例した電流Ｉ２を送出する。
【００２３】
さらに、本実施形態のＦＤＤ装置は、比較器１２、１３を入力段に有するライトアンセーフ検出回路１５（以下、ＷＵＳ回路１５と呼ぶ）を有している。ＷＵＳ回路１５は、ヘッド４の両端に現れるヘッド電圧ＨＸ、ＨＹと基準電圧Ｖｒｅｆとの比較結果に基づいてヘッド４の各種異常を検出し、その検出結果を異常検出信号ＷＵＳとしてホスト（ＣＰＵ）に送出する回路である。
【００２４】
本図に示すように、比較器１２、１３の非反転入力端子（＋）はともに基準電圧設定回路１４の出力端子に接続されている。基準電圧設定回路１４は、ライト電流設定回路１１から入力された電流Ｉ２の電流値、及びＦＤＤコントロールＬＳＩ１を駆動する電源電圧Ｖｃｃの電圧値に応じてその電圧値が変化する基準電圧Ｖｒｅｆを生成し、該基準電圧Ｖｒｅｆを比較器１２、１３の各非反転入力端子（＋）にそれぞれ供給する。
【００２５】
また、比較器１２の反転入力端子（−）はヘッド４の一端に接続されており、該端子にはヘッド電圧ＨＸが印加されている。一方、比較器１３の反転入力端子（−）はヘッド４の他端に接続されており、該端子にはヘッド電圧ＨＹが印加されている。なお、比較器１２、１３の出力端子はそれぞれＷＵＳ回路１５の入力端子に接続されている。
【００２６】
従って、ヘッド電圧ＨＸ、ＨＹはそれぞれ比較器１２、１３によって基準電圧Ｖｒｅｆと比較され、その比較出力はヘッド電圧ＨＸ、ＨＹの電圧レベルが基準電圧ＶＲｅｆより低ければＨレベルとなり、高ければＬレベルとなる。
【００２７】
次に、ＷＵＳ回路１５によるヘッド４の異常検出動作について説明する。図２はヘッド４の異常検出動作の一例を示すタイミングチャートである。なお、本図では説明を簡略化するために、ヘッド電圧としてヘッド電圧ＨＸのみを示し、比較出力として比較器１２の出力のみを示している。
【００２８】
図中（ａ）はヘッド４が正常動作を行っている場合を示している。この場合、ヘッド電圧ＨＸにはライトデータＤＷＲの立ち上がり／立ち下がりに応じて若干遅延した逆起電圧のパルスが現れる。このとき、逆起電圧の立ち下がりピーク電圧Ｖａは基準電圧Ｖｒｅｆを下回るため、比較器１２の出力は逆起電圧の立ち下がりに応じてＨレベルとなる。また、ライトデータＤＷＲの周波数には装置の規格に応じて予め最低値が設定されているため、その周波数が正常である場合、比較器１２の出力がＨレベルとなる間隔も所定期間内となる。また、ヘッド電圧ＨＸに現れる逆起電圧のパルス幅は非常に狭いため、比較器１２の出力にライトデータＤＷＲの立ち下がりでラッチをかければ、そのラッチ出力は常にＬレベルとなる。
【００２９】
図中（ｂ）はライトデータＤＷＲに低周波数異常が発生した場合を示している。この場合でも、ヘッド電圧ＨＸにはライトデータＤＷＲの立ち上がり／立ち下がりに応じて若干遅延した逆起電圧のパルスが現れる。しかし、ライトデータＤＷＲの周波数が低いと逆起電圧のパルス間隔が長くなるため、比較器１２の比較出力がＨレベルとなる間隔も長くなる。従って、ＷＵＳ回路１５では比較器１２の出力がＨレベルとなる間隔が所定間隔よりも長くなった時点で、ライトデータＤＷＲに低周波数異常が発生したと判断することができる。
【００３０】
図中（ｃ）はヘッド４の一端が電源電圧Ｖｃｃに短絡した場合を示している。この場合でも、ヘッド電圧ＨＸにはライトデータＤＷＲの立ち上がり／立ち下がりに応じて若干遅延した逆起電圧のパルスが現れる。しかし、その逆起電圧の立ち下がりピーク電圧Ｖｂは正常時に比べて小さく、基準電圧Ｖｒｅｆを下回るまでには至らない。よって、比較器１２の出力は常にＬレベルとなる。従って、ＷＵＳ回路１５では比較器１２の出力が常にＬレベルとなった時点で、ヘッド４の一端が電源電圧Ｖｃｃに短絡したと判断することができる。
【００３１】
図中（ｄ）はヘッド４の一端がグランドに短絡した場合を示している。この場合、ヘッド電圧ＨＸはグランド短絡電圧Ｖｃに張り付いてしまい、基準電圧Ｖｒｅｆを常に下回るため、比較器１２の出力は常にＨレベルとなる。従って、ＷＵＳ回路１５では比較器１２の出力が常にＨレベルとなった時点で、ヘッド４の一端がグランドに短絡したと判断することができる。
【００３２】
図中（ｅ）はヘッド４がオープンした場合を示している。この場合、ヘッド電圧ＨＸにはライトデータＤＷＲに応じた矩形パルスが現れる。このとき、矩形パルスの立ち下がりピーク電圧Ｖｄは基準電圧Ｖｒｅｆを下回るため、比較器１２の出力は矩形パルスの立ち下がりに応じてＨレベルとなる。ここで、矩形パルスの立ち上がり／立ち下がりはライトデータＤＷＲの立ち下がり／立ち上がりに応じて若干遅延したものとなるため、比較器１２の出力にライトデータＤＷＲの立ち下がりでラッチをかければ、そのラッチ出力は正常時のようにＬレベルとはならない。従って、ＷＵＳ回路１５では前記ラッチ出力がＬレベルでなければ、ヘッド４がオープンしたと判断することができる。
【００３３】
上記に説明した各状態で発生するヘッド電圧Ｖａ〜Ｖｄは、ヘッド４に流れるライト電流ＩＷＲや電源電圧Ｖｃｃに依存して、後述の図３に示すように大きく変化する。そのため、ライト電流ＩＷＲや電源電圧Ｖｃｃに依存することなく、常に正しいヘッド４の異常検出動作を行うためには、基準電圧Ｖｒｅｆをライト電流ＩＷＲや電源電圧Ｖｃｃに応じて変化させる必要がある。
【００３４】
図３は本実施形態におけるヘッド電圧Ｖａ〜Ｖｄ及び基準電圧Ｖｒｅｆとライト電流ＩＷＲとの関係を示す図である。なお、本図中の実線Ｖａ〜Ｖｄは図２に示した電圧Ｖａ〜Ｖｄをそれぞれ示している。すなわち、Ｖａはヘッド電圧ＨＸ、ＨＹが逆起電圧によって立ち下がる際の下側のピーク電圧を示しており、Ｖｂはヘッド４の一端が電源電圧Ｖｃｃに短絡した際に現れる短絡電圧を示している。また、Ｖｃはヘッド４の一端がグランドに短絡した際に現れる短絡電圧を示しており、Ｖｄはヘッド４がオープンした際に現れるオープン電圧を示している。
【００３５】
本図に示すように、各状態で発生するヘッド電圧Ｖａ〜Ｖｄは、ライト電流ＩＷＲの電流値が増大するにつれて低下する。そこで、本実施形態のＦＤＤ装置では、基準電圧Ｖｒｅｆの電圧値を常にヘッド電圧ＨＸが立ち下がる際の下側のピーク電圧Ｖａ、Ｖｄより高く、上側のピーク電圧よりは低く、かつヘッド４の一端が電源電圧Ｖｃｃに短絡した際に現れる短絡電圧Ｖｂより低くなるように、ライト電流ＩＷＲの電流値が増大するにつれて基準電圧Ｖｒｅｆが低下するように調整している。
【００３６】
このような構成とすることにより、従来（図７参照）のようにライト電流ＩＷＲが所定値以上となった時点で短絡電圧Ｖｂが基準電圧Ｖｒｅｆを下回ったり、ライト電流ＩＷＲが所定値以下となった時点でピーク電圧Ｖａ、Ｖｄが基準電圧Ｖｒｅｆを上回ったりすることがない。従って、他の基準電圧及びそれを比較するための回路を別途設けなくても、ライト電流ＩＷＲの電流値を広範囲に変化させても、正しくヘッド４の異常検出動作を行うことができる。
【００３７】
また、本図には示されていないが、各状態で発生するヘッド電圧Ｖａ〜Ｖｄは電源電圧Ｖｃｃにも依存して変化する。そこで、本実施形態のＦＤＤ装置では、基準電圧Ｖｒｅｆの電圧値を電源電圧Ｖｃｃの電圧値に応じて変化させている。より具体的に言えば、電源電圧Ｖｃｃの上昇／下降に応じて基準電圧Ｖｒｅｆも上昇／下降させている。このような構成とすることにより、たとえ電源電圧Ｖｃｃが変化しても正しくヘッド４の異常検出動作を行うことができる。
【００３８】
なお、本実施形態のように、基準電圧Ｖｒｅｆの電圧値をライト電流ＩＷＲや電源電圧Ｖｃｃに応じて変化させる構成とすることにより、従来のように固定された基準電圧を複数設ける必要がなくなるため、インダクティブヘッドの異常を検出するライトアンセーフ検出回路の回路規模を縮小することが可能となる。
【００３９】
次に、ライト電流設定回路１１及び基準電圧設定回路１４の具体的な回路構成及び動作について説明する。図４はライト電流設定回路１１及び基準電圧設定回路１４の一構成例を示す回路図である。
【００４０】
まず、ライト電流設定回路１１の回路構成及び動作について説明する。カレントミラーを構成するｐｎｐ型トランジスタ２３、２４、２５の各エミッタはそれぞれ抵抗２０、２１、２２を介して電源電圧Ｖｃｃに接続されている。また、各ベースは互いに接続されるとともに、ｐｎｐ型トランジスタ２６のエミッタにも接続されている。トランジスタ２６のコレクタはグランドに接続されており、ベースはトランジスタ２３のコレクタ及びｎｐｎ型トランジスタ２７のコレクタに接続されている。
【００４１】
トランジスタ２７のベースはオペアンプ２８の出力端に接続されており、エミッタはオペアンプ２８の反転入力端子（−）に接続される一方で、所定の定電流Ｉ１を生成する定電流源３０を介してグランドに接続されている。なお、定電流源３０にはコントロール回路２から制御信号ＣＮＴが入力されており、定電流Ｉ１の電流値は該制御信号ＣＮＴに基づいて変化される。また、オペアンプ２８の非反転入力端子（＋）には直流電圧源２９が接続されている。これにより、定電流Ｉ１の電流値が安定化される。
【００４２】
一方、カレントミラーを構成するトランジスタ２４のコレクタはライトドライバ１０に接続されており、定電流Ｉ１に比例する制御電流ＩＷＲｒｅｆがライトドライバ１０に対して供給される。前述した通り、ヘッド４に流れるライト電流ＩＷＲの電流値は制御電流ＩＷＲｒｅｆの電流値に比例する。従って、定電流Ｉ１を制御することでライト電流ＩＷＲを変化させることができる。また、トランジスタ２５のコレクタは基準電圧設定回路１４に接続されており、定電流Ｉ１（さらに言えばライト電流ＩＷＲ）に比例する電流Ｉ２が基準電圧設定回路１４に対して供給される。
【００４３】
次に、基準電圧設定回路１４の回路構成及び動作について説明する。カレントミラーを構成するｎｐｎ型トランジスタ４１、４２の各ベースは互いに接続されるとともに、ｎｐｎ型トランジスタ４０のエミッタにも接続されている。また、トランジスタ４１、４２の各エミッタはそれぞれ抵抗４３、４４を介してグランドに接続されている。トランジスタ４０のコレクタは電源電圧Ｖｃｃに接続されており、ベースはトランジスタ４１のコレクタに接続されている。なお、トランジスタ４０のベースとトランジスタ４１のコレクタの接続ノードは、ライト電流設定回路１１を構成するトランジスタ２５のコレクタに接続されている。従って、トランジスタ４２のコレクタには電流Ｉ２（さらに言えばライト電流ＩＷＲ）に比例した電流Ｉ３が流れる。
【００４４】
トランジスタ４２のコレクタは抵抗４５を介して電源電圧Ｖｃｃに接続される一方で、所定の定電流Ｉ４を生成する定電流源４６を介してグランドに接続されている。また、トランジスタ４２のコレクタは基準電圧設定回路１４の出力端子に相当しており、バッファ４７を介して比較器１２、１３の非反転入力端子（＋）に接続されている。すなわち、基準電圧設定回路１４によって生成される基準電圧Ｖｒｅｆの電圧値は、次の（１）式によって求めることができる。
【数１】
【００４５】
なお、上式中において、Ｒは抵抗４５の抵抗値を示しており、ａはライト電流設定回路１１及び基準電圧設定回路１４の回路定数によって任意に調整可能な比例定数（Ｉ３＝ａ・ＩＷＲ）を示している。
【００４６】
上記した（１）式から、基準電圧設定回路１４で生成される基準電圧Ｖｒｅｆの電圧値は、ライト電流ＩＷＲの電流値、及び電源電圧Ｖｃｃの電圧値に応じて変化することが分かる。また、（１）式中の比例定数ａ及び定電流Ｉ４を予め調整することにより、前述したように、基準電圧Ｖｒｅｆの電圧値を常にヘッド電圧ＨＸが立ち下がる際の下側のピーク電圧Ｖａ、Ｖｄより高く、上側のピーク電圧よりは低く、かつヘッド４の一端が電源電圧Ｖｃｃに短絡した際に現れる短絡電圧Ｖｂより低くなるように調整することができる。
【００４７】
図５は基準電圧Ｖｒｅｆの調整方法の一例を示す図である。図中（ａ）で示すように、ライト電流設定回路１１及び基準電圧設定回路１４の回路定数を任意に設定して比例定数ａを調整することにより、ライト電流ＩＷＲに対する基準電圧Ｖｒｅｆの変化率（傾き）を調整することができる。具体的に言えば、比例定数ａを大きくするほど、基準電圧Ｖｒｅｆはライト電流ＩＷＲに対して急峻に変化するようになる。また、図中（ｂ）で示すように、定電流Ｉ４の電流値を調整することにより、基準電圧Ｖｒｅｆの絶対値を調整することができる。具体的に言えば、定電流Ｉ４の電流値を大きくするほど、基準電圧Ｖｒｅｆの絶対値を低く抑えることができる。
【００４８】
なお、上記した実施形態では、本発明をＦＤＤ装置に適用した例を挙げて説明を行ったが、本発明はこれに限定されるものではなく、ヘッド電圧と所定の基準電圧との比較結果に基づいてインダクティブヘッドの異常検出を行う磁気記録装置に広く適用することができる。
【００４９】
【発明の効果】
上記したように、本発明に係る磁気記録装置においては、磁気記録媒体への情報記録手段であるインダクティブヘッドと、該インダクティブヘッドに流すライト電流の大きさを制御する手段と、前記インダクティブヘッドの両端に現れるヘッド電圧と所定の基準電圧との比較結果に基づいて前記インダクティブヘッドの異常を検出する手段と、を有する磁気記録装置において、前記ライト電流の電流値に応じて前記基準電圧の電圧値を変化させる構成としている。
【００５０】
このような構成とすることにより、ライト電流の電流値に依存することなく、常に正しくインダクティブヘッドの異常検出動作を行うことができる。また、上記構成から成る磁気記録装置であれば、ヘッドの異常を検出するために基準電圧を複数設ける必要がなくなるため、インダクティブヘッドの異常を検出するライトアンセーフ検出回路の回路規模を従来より縮小することも可能となる。
【００５１】
また、上記構成から成る磁気記録装置において、前記基準電圧を発生する回路は、前記ライト電流に比例した電流を一端が電源電圧に接続された抵抗に流し、該抵抗の他端から前記基準電圧を取り出すことにより、前記ライト電流の電流値及び前記電源電圧の電圧値に応じて前記基準電圧の電圧値を変化させる構成としている。このような構成とすることにより、基準電圧の電圧値を回路定数や抵抗値等の変更によって容易に調整することが可能である。
【００５２】
また、上記構成から成る磁気記録装置において、前記抵抗の他端には、前記ライト電流に比例した電流を流す第１電流源と、所定の定電流を流す第２電流源とをそれぞれ接続するとよい。このような構成であれば、第２電流源に流す定電流を予め調整することにより、基準電圧の絶対値を任意に調整することができる。
【００５３】
なお、上記構成から成る磁気記録装置において、前記基準電圧の電圧値は、常に前記ヘッド電圧が立ち下がる際の下側のピーク電圧値より高く、上側のピーク電圧よりは低く、かつ前記インダクティブヘッドの一端が前記電源電圧に短絡した際に現れる短絡電圧の電圧値より低くなるように、前記ライト電流の電流値が増大するにつれて低下するように調整するとよい。
【００５４】
このような構成とすることにより、ライト電流が所定値以上となった時点で短絡電圧が基準電圧を下回ったり、逆にライト電流が所定値以下となった時点でピーク電圧が前記基準電圧を上回ったりすることがない範囲を従来よりも大幅に拡大できるようになるので、ライト電流の電流値を広範囲に変化させても、正しくインダクティブヘッドの異常検出動作を行うことができる。
【図面の簡単な説明】
【図１】本実施形態のＦＤＤ装置に搭載されるＦＤＤコントロールＬＳＩの要部構成を示すブロック図である。
【図２】ヘッド４の異常検出動作の一例を示すタイミングチャートである。
【図３】本実施形態におけるヘッド電圧Ｖａ〜Ｖｄ及び基準電圧Ｖｒｅｆとライト電流ＩＷＲとの関係を示す図である。
【図４】ライト電流設定回路１１及び基準電圧設定回路１４の一構成例を示す回路図である。
【図５】基準電圧Ｖｒｅｆの調整方法の一例を示す図である。
【図６】従来の磁気記録装置の一構成例を示すブロック図である。
【図７】従来におけるヘッド電圧Ｖａ〜Ｖｄ及び第１、第２基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２とライト電流ＩＷＲとの関係を示す図である。
【符号の説明】
１ ＦＤＤコントロールＬＳＩ
２ コントロール回路
３ 信号処理回路
４ インダクティブヘッド
１０ ライトドライバ
１１ ライト電流設定回路
１２、１３ 比較器
１４ 基準電圧設定回路
１５ ライトアンセーフ検出回路（ＷＵＳ回路）
【発明の属する技術分野】
本発明は、磁気記録媒体（フロッピーディスク等）への情報記録手段としてインダクティブヘッドを有する磁気記録装置に関する。
【０００２】
【従来の技術】
図６は従来の磁気記録装置の一構成例を示すブロック図である。本図に示す磁気記録装置において磁気記録媒体に対する情報の記録を行う際には、ホスト（図示せず）からライトドライバ１００に対してライトデータＤＷＲが入力される。ライトドライバ１００は入力されたライトデータＤＷＲに基づいて、インダクティブヘッド１１０（以下、ヘッド１１０と呼ぶ）に供給するライト電流ＩＷＲの向きを切り換える。このような動作により、磁気記録媒体はヘッド１１０のライト電流ＩＷＲに応じた方向に磁化され、ライトデータＤＷＲの書き込みが行われる。
【０００３】
上記したライト電流ＩＷＲの電流値は、ライト電流設定回路１０１からライトドライバ１００に供給される制御電流ＩＷＲｒｅｆの電流値に比例している。なお、ライト電流設定回路１０１はホストから与えられる制御信号ＣＮＴに基づいて制御電流ＩＷＲｒｅｆ（すなわちライト電流ＩＷＲ）の電流値を変化させる回路である。
【０００４】
また、従来の磁気記録装置には、比較器１０２、１０３を入力段に有する第１ライトアンセーフ検出回路１０５（以下、第１ＷＵＳ回路１０５と呼ぶ）と、比較器１０６、１０７を入力段に有する第２ライトアンセーフ検出回路１０９（以下、第２ＷＵＳ回路１０９と呼ぶ）を始めとする多数の検出回路が設けられている。これら多数の検出回路は、ヘッド１１０の両端に現れるヘッド電圧ＨＸ、ＨＹと所定の基準電圧（第１、第２ＷＵＳ回路１０５、１０９については第１、第２基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２）との比較結果に基づいてヘッド１１０の各種異常を検出する回路である。
【０００５】
本図に示すように、比較器１０２、１０３の非反転入力端子（＋）には第１直流電圧源１０４（第１基準電圧Ｖｒｅｆ１）が接続されており、比較器１０６、１０７の非反転入力端子（＋）には第２直流電圧源１０８（第２基準電圧Ｖｒｅｆ２）が接続されている。また、比較器１０２、１０６の各反転入力端子（−）にはヘッド１１０の一端（ヘッド電圧ＨＸ）が接続されており、比較器１０３、１０７の各反転入力端子（−）にはヘッド１１０の他端（ヘッド電圧ＨＹ）が接続されている。一方、比較器１０２、１０３の出力端子はそれぞれ第１ＷＵＳ回路１０５の入力端子に接続されており、比較器１０６、１０７の出力端子はそれぞれ第２ＷＵＳ回路１０９の入力端子に接続されている。
【０００６】
第１ＷＵＳ回路１０５では、ヘッド電圧ＨＸ、ＨＹと第１基準電圧Ｖｒｅｆ１との比較結果に基づいて、ライトデータＤＷＲの低周波数異常、ヘッド１１０のＶｃｃ短絡異常、及びヘッド１１０のＧＮＤ短絡異常の検出が行われる。なお、これらの異常検出は、ライトデータＤＷＲに応じてヘッド電圧ＨＸ、ＨＹに現れる逆起電圧の立ち下がりを捉えることで行われる。従って、比較器１０２、１０３の閾値レベル（第１基準電圧Ｖｒｅｆ１）としては、上記した各種異常をできる限り正確に検出するための最適値を選択する必要がある。或いは、上記と同様な回路を複数設けて、各種異常を検出するのに最適な基準電圧を個別に設定する必要がある。
【０００７】
一方、第２ＷＵＳ回路１０９では、ヘッド電圧ＨＸ、ＨＹと第２基準電圧Ｖｒｅｆ２との比較結果にライトデータＤＷＲでラッチをかけ、そのラッチ出力に基づいてロジカルにヘッド１１０のオープン異常の検出が行われる。この場合、比較器１０６、１０７における比較動作では、ヘッド電圧ＨＸ、ＨＹが異常波形であることを検出できれば足りるため、その閾値レベル（第２基準電圧Ｖｒｅｆ２）は前述した第１基準電圧Ｖｒｅｆ１ほど重要ではない。そこで、第２基準電圧Ｖｒｅｆ２の電圧値は、ヘッド電圧ＨＸ、ＨＹの立ち下がりを遅延なく検出するためにできるだけ高レベル（電源電圧Ｖｃｃ付近）に設定されている。
【０００８】
第１、第２ＷＵＳ回路１０５、１０９は、上記した異常検出動作の結果をそれぞれ異常検出信号ＷＵＳ１、ＷＵＳ２としてホストに送出する。これらの異常検出信号ＷＵＳ１、ＷＵＳ２に基づいて、ホストがヘッド１１０の異常を検出した場合には、磁気記録媒体への書き込みを保障する動作（例えば、書き込み禁止やリセット動作）が行われる。
【０００９】
【発明が解決しようとする課題】
図７は従来におけるヘッド電圧Ｖａ〜Ｖｄ及び第１、第２基準電圧Ｖｒｅｆ１、Ｖｒｅ ｆ２とライト電流ＩＷＲとの関係を示す図である。なお、本図中のＶａはヘッド電圧ＨＸ、ＨＹが逆起電圧によって立ち下がる際のピーク電圧を示しており、Ｖｂはヘッド１１０の一端が電源電圧Ｖｃｃに短絡した際に現れる短絡電圧を示している。また、Ｖｃはヘッド１１０の一端がグランドに短絡した際に現れる短絡電圧を示しており、Ｖｄはヘッド１１０がオープンした際に現れるオープン電圧を示している。
【００１０】
本図に示すように、ヘッド電圧ＨＸ、ＨＹの挙動（各電圧Ｖａ〜Ｖｄの電圧値）はライト電流ＩＷＲの電流値に依存して大きく変化する。それに対して、ヘッド１１０の異常検出動作を行うために設けられた第１、第２基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２の電圧値は、前述の通り、ライト電流ＩＷＲの電流値に依らず一定値に固定されていた。そのため、ライト電流ＩＷＲの電流値にはヘッド１１０の異常検出動作を正しく行うための制限範囲が存在し、その制限範囲を超えてライト電流ＩＷＲの電流値を変化させると、異常検出動作が正しく行えなくなるといった課題があった。
【００１１】
具体的に説明すると、ライト電流ＩＷＲを所定値よりも上げた場合、電源電圧Ｖｃｃへの短絡電圧Ｖｂが第１基準電圧Ｖｒｅｆ１を下回る。そのため、ヘッド１１０の一端が電源電圧Ｖｃｃに短絡していても、ヘッド１１０は正常であると判断されていた。逆に、ライト電流ＩＷＲを所定値よりも下げた場合、逆起電圧のピーク電圧値Ｖａが第１基準電圧Ｖｒｅｆ１を上回る。そのため、ヘッド１１０が正常状態であっても、ヘッド１１０は電源電圧Ｖｃｃへの短絡状態であると判断されていた。
【００１２】
なお、ヘッド電圧ＨＸ、ＨＹの挙動は電源電圧Ｖｃｃの電圧値にも依存して変化するため、上記したライト電流ＩＷＲと同様、電源電圧Ｖｃｃの電圧値にもヘッド１１０の異常検出動作を正しく行うための制限範囲が存在していた。
【００１３】
また、従来の磁気記録装置は、ヘッド１１０の両端に現れるヘッド電圧ＨＸ、ＨＹと少なくとも２種類の基準電圧（第１、第２基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２）との比較結果に基づいてヘッド１１０の各種異常を検出する構成であり、その異常検出手段として少なくとも２つのライトアンセーフ検出回路（第１、第２ＷＵＳ回路１０５、１０９）が設けられていた。そのため、従来の磁気記録装置では、チップ面積の拡大や素子数の増大、及びそれに伴うコストアップが課題であった。
【００１４】
本発明は上記の問題点に鑑み、インダクティブヘッドのライト電流の電流値や電源電圧の電圧値に依存することなく、常に正しい異常検出動作が可能な磁気記録装置を提供することを目的とする。また、本発明ではインダクティブヘッドの異常を検出するための回路（比較器及びライトアンセーフ検出回路）の回路規模を従来より縮小することも目的としている。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る磁気記録装置においては、磁気記録媒体への情報記録手段であるインダクティブヘッドと、該インダクティブヘッドに流すライト電流の大きさを制御する手段と、前記インダクティブヘッドの両端に現れるヘッド電圧と所定の基準電圧との比較結果に基づいて前記インダクティブヘッドの異常を検出する手段と、を有する磁気記録装置において、前記ライト電流の電流値に応じて前記基準電圧の電圧値を変化させる構成としている。
【００１６】
なお、前記基準電圧を発生する回路は、前記ライト電流に比例した電流を一端が電源電圧に接続された抵抗に流し、該抵抗の他端から前記基準電圧を取り出すことにより、前記ライト電流の電流値及び前記電源電圧の電圧値に応じて前記基準電圧の電圧値を変化させる構成にするとよい。また、前記抵抗の他端には、前記ライト電流に比例した電流を流す第１電流源と、所定の定電流を流す第２電流源と、をそれぞれ接続するとよい。
【００１７】
また、上記構成から成る磁気記録装置において、前記基準電圧の電圧値は、常に前記ヘッド電圧が立ち下がる際のピーク電圧値より高く、かつ前記インダクティブヘッドの一端が前記電源電圧に短絡した際に現れる短絡電圧の電圧値より低くなるように調整するとよい。
【００１８】
【発明の実施の形態】
本発明に係る磁気記録装置として、ここではフロッピーディスクドライブ装置（以下、ＦＤＤ装置と呼ぶ）を例に挙げて説明を行う。ＦＤＤ装置は磁気記録媒体であるフロッピーディスク（以下、ディスクと呼ぶ）に対し、インダクティブヘッドを介して情報の記録／再生を行う装置である。なお、ＦＤＤ装置はホスト（ＣＰＵ）からの命令信号に基づいて動作し、その制御はＦＤＤ装置に設けられた１チップのＦＤＤコントロールＬＳＩによって行われる。
【００１９】
図１は本実施形態のＦＤＤ装置に搭載されるＦＤＤコントロールＬＳＩの要部構成を示すブロック図である。本図に示す通り、ＦＤＤコントロールＬＳＩ１にはコントロール回路２と信号処理回路３とが組み込まれている。コントロール回路２はホスト（ＣＰＵ）側からの命令信号等に基づいて信号処理回路３のコントロールを行うロジック部である。
【００２０】
信号処理回路３はディスクへ書き込まれるライトデータＤＷＲ、及びディスクから読み出されるリードデータ（図示せず）を処理する回路であり、ディスクへの情報記録再生手段であるインダクティブヘッド４（以下、ヘッド４と呼ぶ）の動作を制御するリードライト部としての機能を有する。
【００２１】
さらに信号処理回路３についての詳細な説明を行う。ディスクに対する情報の記録を行う際には、コントロール回路２からライトドライバ１０に対してライトデータＤＷＲが入力される。ライトドライバ１０は入力されたライトデータＤＷＲに基づいて、ヘッド４に供給するライト電流ＩＷＲの向きを切り換える。このような動作により、ディスクはヘッド４のライト電流ＩＷＲに応じた方向に磁化され、ライトデータＤＷＲの書き込みが行われる。
【００２２】
上記したライト電流ＩＷＲの電流値は、ライト電流設定回路１１からライトドライバ１０に供給される制御電流ＩＷＲｒｅｆの電流値に比例している。なお、ライト電流設定回路１１はホスト（ＣＰＵ）から与えられる制御信号ＣＮＴに基づいて制御電流ＩＷＲｒｅｆ（すなわちライト電流ＩＷＲ）の電流値を変化させる回路である。また、ライト電流設定回路１１は後述する基準電圧設定回路１４に対して、制御電流ＩＷＲｒｅｆに比例した電流Ｉ２を送出する。
【００２３】
さらに、本実施形態のＦＤＤ装置は、比較器１２、１３を入力段に有するライトアンセーフ検出回路１５（以下、ＷＵＳ回路１５と呼ぶ）を有している。ＷＵＳ回路１５は、ヘッド４の両端に現れるヘッド電圧ＨＸ、ＨＹと基準電圧Ｖｒｅｆとの比較結果に基づいてヘッド４の各種異常を検出し、その検出結果を異常検出信号ＷＵＳとしてホスト（ＣＰＵ）に送出する回路である。
【００２４】
本図に示すように、比較器１２、１３の非反転入力端子（＋）はともに基準電圧設定回路１４の出力端子に接続されている。基準電圧設定回路１４は、ライト電流設定回路１１から入力された電流Ｉ２の電流値、及びＦＤＤコントロールＬＳＩ１を駆動する電源電圧Ｖｃｃの電圧値に応じてその電圧値が変化する基準電圧Ｖｒｅｆを生成し、該基準電圧Ｖｒｅｆを比較器１２、１３の各非反転入力端子（＋）にそれぞれ供給する。
【００２５】
また、比較器１２の反転入力端子（−）はヘッド４の一端に接続されており、該端子にはヘッド電圧ＨＸが印加されている。一方、比較器１３の反転入力端子（−）はヘッド４の他端に接続されており、該端子にはヘッド電圧ＨＹが印加されている。なお、比較器１２、１３の出力端子はそれぞれＷＵＳ回路１５の入力端子に接続されている。
【００２６】
従って、ヘッド電圧ＨＸ、ＨＹはそれぞれ比較器１２、１３によって基準電圧Ｖｒｅｆと比較され、その比較出力はヘッド電圧ＨＸ、ＨＹの電圧レベルが基準電圧ＶＲｅｆより低ければＨレベルとなり、高ければＬレベルとなる。
【００２７】
次に、ＷＵＳ回路１５によるヘッド４の異常検出動作について説明する。図２はヘッド４の異常検出動作の一例を示すタイミングチャートである。なお、本図では説明を簡略化するために、ヘッド電圧としてヘッド電圧ＨＸのみを示し、比較出力として比較器１２の出力のみを示している。
【００２８】
図中（ａ）はヘッド４が正常動作を行っている場合を示している。この場合、ヘッド電圧ＨＸにはライトデータＤＷＲの立ち上がり／立ち下がりに応じて若干遅延した逆起電圧のパルスが現れる。このとき、逆起電圧の立ち下がりピーク電圧Ｖａは基準電圧Ｖｒｅｆを下回るため、比較器１２の出力は逆起電圧の立ち下がりに応じてＨレベルとなる。また、ライトデータＤＷＲの周波数には装置の規格に応じて予め最低値が設定されているため、その周波数が正常である場合、比較器１２の出力がＨレベルとなる間隔も所定期間内となる。また、ヘッド電圧ＨＸに現れる逆起電圧のパルス幅は非常に狭いため、比較器１２の出力にライトデータＤＷＲの立ち下がりでラッチをかければ、そのラッチ出力は常にＬレベルとなる。
【００２９】
図中（ｂ）はライトデータＤＷＲに低周波数異常が発生した場合を示している。この場合でも、ヘッド電圧ＨＸにはライトデータＤＷＲの立ち上がり／立ち下がりに応じて若干遅延した逆起電圧のパルスが現れる。しかし、ライトデータＤＷＲの周波数が低いと逆起電圧のパルス間隔が長くなるため、比較器１２の比較出力がＨレベルとなる間隔も長くなる。従って、ＷＵＳ回路１５では比較器１２の出力がＨレベルとなる間隔が所定間隔よりも長くなった時点で、ライトデータＤＷＲに低周波数異常が発生したと判断することができる。
【００３０】
図中（ｃ）はヘッド４の一端が電源電圧Ｖｃｃに短絡した場合を示している。この場合でも、ヘッド電圧ＨＸにはライトデータＤＷＲの立ち上がり／立ち下がりに応じて若干遅延した逆起電圧のパルスが現れる。しかし、その逆起電圧の立ち下がりピーク電圧Ｖｂは正常時に比べて小さく、基準電圧Ｖｒｅｆを下回るまでには至らない。よって、比較器１２の出力は常にＬレベルとなる。従って、ＷＵＳ回路１５では比較器１２の出力が常にＬレベルとなった時点で、ヘッド４の一端が電源電圧Ｖｃｃに短絡したと判断することができる。
【００３１】
図中（ｄ）はヘッド４の一端がグランドに短絡した場合を示している。この場合、ヘッド電圧ＨＸはグランド短絡電圧Ｖｃに張り付いてしまい、基準電圧Ｖｒｅｆを常に下回るため、比較器１２の出力は常にＨレベルとなる。従って、ＷＵＳ回路１５では比較器１２の出力が常にＨレベルとなった時点で、ヘッド４の一端がグランドに短絡したと判断することができる。
【００３２】
図中（ｅ）はヘッド４がオープンした場合を示している。この場合、ヘッド電圧ＨＸにはライトデータＤＷＲに応じた矩形パルスが現れる。このとき、矩形パルスの立ち下がりピーク電圧Ｖｄは基準電圧Ｖｒｅｆを下回るため、比較器１２の出力は矩形パルスの立ち下がりに応じてＨレベルとなる。ここで、矩形パルスの立ち上がり／立ち下がりはライトデータＤＷＲの立ち下がり／立ち上がりに応じて若干遅延したものとなるため、比較器１２の出力にライトデータＤＷＲの立ち下がりでラッチをかければ、そのラッチ出力は正常時のようにＬレベルとはならない。従って、ＷＵＳ回路１５では前記ラッチ出力がＬレベルでなければ、ヘッド４がオープンしたと判断することができる。
【００３３】
上記に説明した各状態で発生するヘッド電圧Ｖａ〜Ｖｄは、ヘッド４に流れるライト電流ＩＷＲや電源電圧Ｖｃｃに依存して、後述の図３に示すように大きく変化する。そのため、ライト電流ＩＷＲや電源電圧Ｖｃｃに依存することなく、常に正しいヘッド４の異常検出動作を行うためには、基準電圧Ｖｒｅｆをライト電流ＩＷＲや電源電圧Ｖｃｃに応じて変化させる必要がある。
【００３４】
図３は本実施形態におけるヘッド電圧Ｖａ〜Ｖｄ及び基準電圧Ｖｒｅｆとライト電流ＩＷＲとの関係を示す図である。なお、本図中の実線Ｖａ〜Ｖｄは図２に示した電圧Ｖａ〜Ｖｄをそれぞれ示している。すなわち、Ｖａはヘッド電圧ＨＸ、ＨＹが逆起電圧によって立ち下がる際の下側のピーク電圧を示しており、Ｖｂはヘッド４の一端が電源電圧Ｖｃｃに短絡した際に現れる短絡電圧を示している。また、Ｖｃはヘッド４の一端がグランドに短絡した際に現れる短絡電圧を示しており、Ｖｄはヘッド４がオープンした際に現れるオープン電圧を示している。
【００３５】
本図に示すように、各状態で発生するヘッド電圧Ｖａ〜Ｖｄは、ライト電流ＩＷＲの電流値が増大するにつれて低下する。そこで、本実施形態のＦＤＤ装置では、基準電圧Ｖｒｅｆの電圧値を常にヘッド電圧ＨＸが立ち下がる際の下側のピーク電圧Ｖａ、Ｖｄより高く、上側のピーク電圧よりは低く、かつヘッド４の一端が電源電圧Ｖｃｃに短絡した際に現れる短絡電圧Ｖｂより低くなるように、ライト電流ＩＷＲの電流値が増大するにつれて基準電圧Ｖｒｅｆが低下するように調整している。
【００３６】
このような構成とすることにより、従来（図７参照）のようにライト電流ＩＷＲが所定値以上となった時点で短絡電圧Ｖｂが基準電圧Ｖｒｅｆを下回ったり、ライト電流ＩＷＲが所定値以下となった時点でピーク電圧Ｖａ、Ｖｄが基準電圧Ｖｒｅｆを上回ったりすることがない。従って、他の基準電圧及びそれを比較するための回路を別途設けなくても、ライト電流ＩＷＲの電流値を広範囲に変化させても、正しくヘッド４の異常検出動作を行うことができる。
【００３７】
また、本図には示されていないが、各状態で発生するヘッド電圧Ｖａ〜Ｖｄは電源電圧Ｖｃｃにも依存して変化する。そこで、本実施形態のＦＤＤ装置では、基準電圧Ｖｒｅｆの電圧値を電源電圧Ｖｃｃの電圧値に応じて変化させている。より具体的に言えば、電源電圧Ｖｃｃの上昇／下降に応じて基準電圧Ｖｒｅｆも上昇／下降させている。このような構成とすることにより、たとえ電源電圧Ｖｃｃが変化しても正しくヘッド４の異常検出動作を行うことができる。
【００３８】
なお、本実施形態のように、基準電圧Ｖｒｅｆの電圧値をライト電流ＩＷＲや電源電圧Ｖｃｃに応じて変化させる構成とすることにより、従来のように固定された基準電圧を複数設ける必要がなくなるため、インダクティブヘッドの異常を検出するライトアンセーフ検出回路の回路規模を縮小することが可能となる。
【００３９】
次に、ライト電流設定回路１１及び基準電圧設定回路１４の具体的な回路構成及び動作について説明する。図４はライト電流設定回路１１及び基準電圧設定回路１４の一構成例を示す回路図である。
【００４０】
まず、ライト電流設定回路１１の回路構成及び動作について説明する。カレントミラーを構成するｐｎｐ型トランジスタ２３、２４、２５の各エミッタはそれぞれ抵抗２０、２１、２２を介して電源電圧Ｖｃｃに接続されている。また、各ベースは互いに接続されるとともに、ｐｎｐ型トランジスタ２６のエミッタにも接続されている。トランジスタ２６のコレクタはグランドに接続されており、ベースはトランジスタ２３のコレクタ及びｎｐｎ型トランジスタ２７のコレクタに接続されている。
【００４１】
トランジスタ２７のベースはオペアンプ２８の出力端に接続されており、エミッタはオペアンプ２８の反転入力端子（−）に接続される一方で、所定の定電流Ｉ１を生成する定電流源３０を介してグランドに接続されている。なお、定電流源３０にはコントロール回路２から制御信号ＣＮＴが入力されており、定電流Ｉ１の電流値は該制御信号ＣＮＴに基づいて変化される。また、オペアンプ２８の非反転入力端子（＋）には直流電圧源２９が接続されている。これにより、定電流Ｉ１の電流値が安定化される。
【００４２】
一方、カレントミラーを構成するトランジスタ２４のコレクタはライトドライバ１０に接続されており、定電流Ｉ１に比例する制御電流ＩＷＲｒｅｆがライトドライバ１０に対して供給される。前述した通り、ヘッド４に流れるライト電流ＩＷＲの電流値は制御電流ＩＷＲｒｅｆの電流値に比例する。従って、定電流Ｉ１を制御することでライト電流ＩＷＲを変化させることができる。また、トランジスタ２５のコレクタは基準電圧設定回路１４に接続されており、定電流Ｉ１（さらに言えばライト電流ＩＷＲ）に比例する電流Ｉ２が基準電圧設定回路１４に対して供給される。
【００４３】
次に、基準電圧設定回路１４の回路構成及び動作について説明する。カレントミラーを構成するｎｐｎ型トランジスタ４１、４２の各ベースは互いに接続されるとともに、ｎｐｎ型トランジスタ４０のエミッタにも接続されている。また、トランジスタ４１、４２の各エミッタはそれぞれ抵抗４３、４４を介してグランドに接続されている。トランジスタ４０のコレクタは電源電圧Ｖｃｃに接続されており、ベースはトランジスタ４１のコレクタに接続されている。なお、トランジスタ４０のベースとトランジスタ４１のコレクタの接続ノードは、ライト電流設定回路１１を構成するトランジスタ２５のコレクタに接続されている。従って、トランジスタ４２のコレクタには電流Ｉ２（さらに言えばライト電流ＩＷＲ）に比例した電流Ｉ３が流れる。
【００４４】
トランジスタ４２のコレクタは抵抗４５を介して電源電圧Ｖｃｃに接続される一方で、所定の定電流Ｉ４を生成する定電流源４６を介してグランドに接続されている。また、トランジスタ４２のコレクタは基準電圧設定回路１４の出力端子に相当しており、バッファ４７を介して比較器１２、１３の非反転入力端子（＋）に接続されている。すなわち、基準電圧設定回路１４によって生成される基準電圧Ｖｒｅｆの電圧値は、次の（１）式によって求めることができる。
【数１】
なお、上式中において、Ｒは抵抗４５の抵抗値を示しており、ａはライト電流設定回路１１及び基準電圧設定回路１４の回路定数によって任意に調整可能な比例定数（Ｉ３＝ａ・ＩＷＲ）を示している。
【００４６】
上記した（１）式から、基準電圧設定回路１４で生成される基準電圧Ｖｒｅｆの電圧値は、ライト電流ＩＷＲの電流値、及び電源電圧Ｖｃｃの電圧値に応じて変化することが分かる。また、（１）式中の比例定数ａ及び定電流Ｉ４を予め調整することにより、前述したように、基準電圧Ｖｒｅｆの電圧値を常にヘッド電圧ＨＸが立ち下がる際の下側のピーク電圧Ｖａ、Ｖｄより高く、上側のピーク電圧よりは低く、かつヘッド４の一端が電源電圧Ｖｃｃに短絡した際に現れる短絡電圧Ｖｂより低くなるように調整することができる。
【００４７】
図５は基準電圧Ｖｒｅｆの調整方法の一例を示す図である。図中（ａ）で示すように、ライト電流設定回路１１及び基準電圧設定回路１４の回路定数を任意に設定して比例定数ａを調整することにより、ライト電流ＩＷＲに対する基準電圧Ｖｒｅｆの変化率（傾き）を調整することができる。具体的に言えば、比例定数ａを大きくするほど、基準電圧Ｖｒｅｆはライト電流ＩＷＲに対して急峻に変化するようになる。また、図中（ｂ）で示すように、定電流Ｉ４の電流値を調整することにより、基準電圧Ｖｒｅｆの絶対値を調整することができる。具体的に言えば、定電流Ｉ４の電流値を大きくするほど、基準電圧Ｖｒｅｆの絶対値を低く抑えることができる。
【００４８】
なお、上記した実施形態では、本発明をＦＤＤ装置に適用した例を挙げて説明を行ったが、本発明はこれに限定されるものではなく、ヘッド電圧と所定の基準電圧との比較結果に基づいてインダクティブヘッドの異常検出を行う磁気記録装置に広く適用することができる。
【００４９】
【発明の効果】
上記したように、本発明に係る磁気記録装置においては、磁気記録媒体への情報記録手段であるインダクティブヘッドと、該インダクティブヘッドに流すライト電流の大きさを制御する手段と、前記インダクティブヘッドの両端に現れるヘッド電圧と所定の基準電圧との比較結果に基づいて前記インダクティブヘッドの異常を検出する手段と、を有する磁気記録装置において、前記ライト電流の電流値に応じて前記基準電圧の電圧値を変化させる構成としている。
【００５０】
このような構成とすることにより、ライト電流の電流値に依存することなく、常に正しくインダクティブヘッドの異常検出動作を行うことができる。また、上記構成から成る磁気記録装置であれば、ヘッドの異常を検出するために基準電圧を複数設ける必要がなくなるため、インダクティブヘッドの異常を検出するライトアンセーフ検出回路の回路規模を従来より縮小することも可能となる。
【００５１】
また、上記構成から成る磁気記録装置において、前記基準電圧を発生する回路は、前記ライト電流に比例した電流を一端が電源電圧に接続された抵抗に流し、該抵抗の他端から前記基準電圧を取り出すことにより、前記ライト電流の電流値及び前記電源電圧の電圧値に応じて前記基準電圧の電圧値を変化させる構成としている。このような構成とすることにより、基準電圧の電圧値を回路定数や抵抗値等の変更によって容易に調整することが可能である。
【００５２】
また、上記構成から成る磁気記録装置において、前記抵抗の他端には、前記ライト電流に比例した電流を流す第１電流源と、所定の定電流を流す第２電流源とをそれぞれ接続するとよい。このような構成であれば、第２電流源に流す定電流を予め調整することにより、基準電圧の絶対値を任意に調整することができる。
【００５３】
なお、上記構成から成る磁気記録装置において、前記基準電圧の電圧値は、常に前記ヘッド電圧が立ち下がる際の下側のピーク電圧値より高く、上側のピーク電圧よりは低く、かつ前記インダクティブヘッドの一端が前記電源電圧に短絡した際に現れる短絡電圧の電圧値より低くなるように、前記ライト電流の電流値が増大するにつれて低下するように調整するとよい。
【００５４】
このような構成とすることにより、ライト電流が所定値以上となった時点で短絡電圧が基準電圧を下回ったり、逆にライト電流が所定値以下となった時点でピーク電圧が前記基準電圧を上回ったりすることがない範囲を従来よりも大幅に拡大できるようになるので、ライト電流の電流値を広範囲に変化させても、正しくインダクティブヘッドの異常検出動作を行うことができる。
【図面の簡単な説明】
【図１】本実施形態のＦＤＤ装置に搭載されるＦＤＤコントロールＬＳＩの要部構成を示すブロック図である。
【図２】ヘッド４の異常検出動作の一例を示すタイミングチャートである。
【図３】本実施形態におけるヘッド電圧Ｖａ〜Ｖｄ及び基準電圧Ｖｒｅｆとライト電流ＩＷＲとの関係を示す図である。
【図４】ライト電流設定回路１１及び基準電圧設定回路１４の一構成例を示す回路図である。
【図５】基準電圧Ｖｒｅｆの調整方法の一例を示す図である。
【図６】従来の磁気記録装置の一構成例を示すブロック図である。
【図７】従来におけるヘッド電圧Ｖａ〜Ｖｄ及び第１、第２基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２とライト電流ＩＷＲとの関係を示す図である。
【符号の説明】
１ ＦＤＤコントロールＬＳＩ
２ コントロール回路
３ 信号処理回路
４ インダクティブヘッド
１０ ライトドライバ
１１ ライト電流設定回路
１２、１３ 比較器
１４ 基準電圧設定回路
１５ ライトアンセーフ検出回路（ＷＵＳ回路）
Claims (2)
- 磁気記録媒体への情報記録手段であるインダクティブヘッドと、該インダクティブヘッドに流すライト電流の大きさを制御する手段と、前記インダクティブヘッドの両端に現れるヘッド電圧と所定の基準電圧との比較結果に基づいて前記インダクティブヘッドの異常を検出する手段と、を有する磁気記録装置において、
前記基準電圧を発生する回路は、前記ライト電流に比例した電流を一端が電源電圧に接続された抵抗に流し、該抵抗の他端から前記基準電圧を取り出すことにより、前記ライト電流の電流値及び前記電源電圧の電圧値に応じて前記基準電圧の電圧値を変化させるものであり、前記抵抗の他端には、前記ライト電流に比例した電流を流す第１電流源と、所定の定電流を流す第２電流源と、がそれぞれ接続されていることを特徴とする磁気記録装置。 - 前記基準電圧の電圧値は、常に前記ヘッド電圧が立ち下がる際のピーク電圧値より高く、かつ前記インダクティブヘッドの一端が前記電源電圧に短絡した際に現れる短絡電圧の電圧値より低いことを特徴とする請求項１に記載の磁気記録装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001037935A JP3576983B2 (ja) | 2001-02-15 | 2001-02-15 | 磁気記録装置 |
| US10/395,250 US7057839B2 (en) | 2001-02-15 | 2003-03-25 | Magnetic recording apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001037935A JP3576983B2 (ja) | 2001-02-15 | 2001-02-15 | 磁気記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002245603A JP2002245603A (ja) | 2002-08-30 |
| JP3576983B2 true JP3576983B2 (ja) | 2004-10-13 |
Family
ID=18901001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001037935A Expired - Lifetime JP3576983B2 (ja) | 2001-02-15 | 2001-02-15 | 磁気記録装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7057839B2 (ja) |
| JP (1) | JP3576983B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7474491B2 (en) * | 2005-12-09 | 2009-01-06 | Maxtor Corporation | Adaptive write unsafe thresholds for self servo writing |
| US7599139B1 (en) * | 2007-06-22 | 2009-10-06 | Western Digital Technologies, Inc. | Disk drive having a high performance access mode and a lower performance archive mode |
| US7872822B1 (en) | 2007-06-26 | 2011-01-18 | Western Digital Technologies, Inc. | Disk drive refreshing zones based on serpentine access of disk surfaces |
| US7649704B1 (en) | 2007-06-27 | 2010-01-19 | Western Digital Technologies, Inc. | Disk drive deferring refresh based on environmental conditions |
| US7945727B2 (en) * | 2007-07-27 | 2011-05-17 | Western Digital Technologies, Inc. | Disk drive refreshing zones in segments to sustain target throughput of host commands |
| US7835096B2 (en) * | 2008-11-10 | 2010-11-16 | Texas Instuments Incorporated | Disk-drive write head fault detection |
| JP2020107385A (ja) * | 2018-12-28 | 2020-07-09 | 日本電産サンキョー株式会社 | 磁気記録媒体処理装置 |
| KR102298902B1 (ko) * | 2021-03-16 | 2021-09-07 | 주식회사 꿈비 | 접이식 매트 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429987B1 (en) * | 2000-04-10 | 2002-08-06 | Marvell International, Inc. | High speed inductor current driver with minimum overshoot |
| US6466388B1 (en) * | 2000-11-17 | 2002-10-15 | Texas Instruments Incorporated | Overshoot control for voltage source/impedanced based write coil driver |
| US6775078B2 (en) * | 2001-09-14 | 2004-08-10 | Texas Instruments Incorporated | Fast magneto-resistive head open and short detection for both voltage and current bias preamplifiers |
| US6794880B2 (en) * | 2002-02-14 | 2004-09-21 | Renesas Technology America, Inc. | Methods and apparatus for detecting terminal open circuits and short circuits to ground in inductive head write driver circuits |
-
2001
- 2001-02-15 JP JP2001037935A patent/JP3576983B2/ja not_active Expired - Lifetime
-
2003
- 2003-03-25 US US10/395,250 patent/US7057839B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030142433A1 (en) | 2003-07-31 |
| US7057839B2 (en) | 2006-06-06 |
| JP2002245603A (ja) | 2002-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6804131B2 (en) | PWM/linear driver for an electromagnetic load | |
| US6225802B1 (en) | Apparatus for automatic measurement of resistance of integrated MR device | |
| US6473251B2 (en) | Apparatus and method for reducing thermal interference in MR heads in disk drives | |
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| JP3576983B2 (ja) | 磁気記録装置 | |
| EP1174859B1 (en) | Write head fault detection circuit and method | |
| US6424475B1 (en) | Magnetic head conductivity testing and form factor determination in a read/write device | |
| JP2003111395A (ja) | ヒステリシスループコントローラを備えた電圧レギュレータを有するスイッチング電源およびそれを作動させ、使用する方法 | |
| US6487034B1 (en) | Write head fault detection with small threshold | |
| US6775078B2 (en) | Fast magneto-resistive head open and short detection for both voltage and current bias preamplifiers | |
| JP3465433B2 (ja) | Ｍｒヘッドのディスク接触検出回路 | |
| US6349007B1 (en) | Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier | |
| US6947238B2 (en) | Bias circuit for magneto-resistive head | |
| US6909569B2 (en) | Low impedance semiconductor integrated circuit | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| US6489779B1 (en) | System and method for terminal short detection | |
| US7209307B2 (en) | Variable read output impedance control circuit for a magnetic media storage system | |
| JP3524848B2 (ja) | モータ駆動装置及びこれを用いたディスク装置 | |
| JPS61170909A (ja) | 半導体集積回路 | |
| KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
| US6728056B2 (en) | Current stealing circuit to control the impedance of a TGMR head amplifier biasing circuit regardless of whether the head amplifier is turned on | |
| JPH07320241A (ja) | 半導体集積回路 | |
| JPH0887706A (ja) | 磁気記録用書込回路および磁気記録装置 | |
| JP2001331905A (ja) | 磁気ディスク装置 | |
| JPH0583057A (ja) | 自動利得調整回路のホールド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040708 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |