JP3524848B2 - モータ駆動装置及びこれを用いたディスク装置 - Google Patents
モータ駆動装置及びこれを用いたディスク装置Info
- Publication number
- JP3524848B2 JP3524848B2 JP2000213846A JP2000213846A JP3524848B2 JP 3524848 B2 JP3524848 B2 JP 3524848B2 JP 2000213846 A JP2000213846 A JP 2000213846A JP 2000213846 A JP2000213846 A JP 2000213846A JP 3524848 B2 JP3524848 B2 JP 3524848B2
- Authority
- JP
- Japan
- Prior art keywords
- motor
- current
- drive device
- circuit
- stepping motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/28—Speed controlling, regulating, or indicating
Landscapes
- Control Of Stepping Motors (AREA)
- Moving Of Head For Track Selection And Changing (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はフロッピーディスク
ドライブ装置やＣＤ装置などに代表されるモータ駆動装
置及びこれを用いたディスク装置に関するものであり、
特に、ステッピングモータを制御するためのステッピン
グモータドライバ回路に関するものである。
ドライブ装置やＣＤ装置などに代表されるモータ駆動装
置及びこれを用いたディスク装置に関するものであり、
特に、ステッピングモータを制御するためのステッピン
グモータドライバ回路に関するものである。
【０００２】
【従来の技術】ここでは、従来のディスク装置としてフ
ロッピーディスクドライブ装置を例に挙げて説明を行
う。図４は従来のフロッピーディスクドライブ装置の概
略構成を示すブロック図である。
ロッピーディスクドライブ装置を例に挙げて説明を行
う。図４は従来のフロッピーディスクドライブ装置の概
略構成を示すブロック図である。
【０００３】本図に示すように、フロッピーディスクド
ライブ装置１０（以下、ＦＤＤ装置１０と呼ぶ）は磁気
記録媒体であるフロッピーディスク４０（以下、ディス
ク４０と呼ぶ）に対して信号の読み書きを行うヘッド３
０を有している。
ライブ装置１０（以下、ＦＤＤ装置１０と呼ぶ）は磁気
記録媒体であるフロッピーディスク４０（以下、ディス
ク４０と呼ぶ）に対して信号の読み書きを行うヘッド３
０を有している。
【０００４】ディスク４０に対して信号の読み書きを行
う際、ヘッド３０はステッピングモータ２０によってデ
ィスク４０の半径方向にステップ移動され、信号を読み
書きするべき目的トラックに位置決めがなされる。ま
た、ディスク４０はスピンドルモータ（図示せず）によ
って線速度一定で回転される。
う際、ヘッド３０はステッピングモータ２０によってデ
ィスク４０の半径方向にステップ移動され、信号を読み
書きするべき目的トラックに位置決めがなされる。ま
た、ディスク４０はスピンドルモータ（図示せず）によ
って線速度一定で回転される。
【０００５】ステッピングモータ２０の動作はステッピ
ングモータドライバ回路５０（以下、ステッパ回路５０
と呼ぶ）によって制御される。このステッパ回路５０に
はコントロール回路等を含む他ブロック６０から、ヘッ
ド３０の移動量を指示するステップパルスやヘッド３０
の移動方向を指示するステップ方向信号等が入力され
る。ステッパ回路５０はこれらの信号に基づいてステッ
ピングモータ２０を制御する。
ングモータドライバ回路５０（以下、ステッパ回路５０
と呼ぶ）によって制御される。このステッパ回路５０に
はコントロール回路等を含む他ブロック６０から、ヘッ
ド３０の移動量を指示するステップパルスやヘッド３０
の移動方向を指示するステップ方向信号等が入力され
る。ステッパ回路５０はこれらの信号に基づいてステッ
ピングモータ２０を制御する。
【０００６】また、本図に示すＦＤＤ装置１０はインタ
ーフェースバスとしてＵＳＢ（Universal Serial Bus）
を備えており、前記ＵＳＢを介してパソコン等のホスト
コンピュータ（図示せず）に接続されている。このＵＳ
Ｂはホストコンピュータと周辺機器（フロッピーディス
クドライブ装置、プリンタ、スキャナ等）とを接続する
インターフェースバスとして近年注目を浴びている規格
である。前記ＵＳＢを備えた周辺機器では、従来別々に
設けられていたインターフェースを共通化することがで
きる。
ーフェースバスとしてＵＳＢ（Universal Serial Bus）
を備えており、前記ＵＳＢを介してパソコン等のホスト
コンピュータ（図示せず）に接続されている。このＵＳ
Ｂはホストコンピュータと周辺機器（フロッピーディス
クドライブ装置、プリンタ、スキャナ等）とを接続する
インターフェースバスとして近年注目を浴びている規格
である。前記ＵＳＢを備えた周辺機器では、従来別々に
設けられていたインターフェースを共通化することがで
きる。
【０００７】さらに、前記ＵＳＢはその接続の容易性や
利便性を考慮して、その中に電源供給線を含んでいる。
そのため、前記ＵＳＢを備えた周辺機器には外部からの
電源供給線を別途設ける必要がない。このように、前記
ＵＳＢを介してホスト側から電源供給を受ける仕様を、
ここではバスパワー仕様と呼ぶ。それに対して、前記Ｕ
ＳＢを介さずに外部から別途電源供給を受ける仕様を、
ここではセルフパワー仕様と呼ぶ。
利便性を考慮して、その中に電源供給線を含んでいる。
そのため、前記ＵＳＢを備えた周辺機器には外部からの
電源供給線を別途設ける必要がない。このように、前記
ＵＳＢを介してホスト側から電源供給を受ける仕様を、
ここではバスパワー仕様と呼ぶ。それに対して、前記Ｕ
ＳＢを介さずに外部から別途電源供給を受ける仕様を、
ここではセルフパワー仕様と呼ぶ。
【０００８】本図に示すＦＤＤ装置１０は前述のバスパ
ワー仕様であり、前記ホストコンピュータとの間におけ
るインターフェース信号（以下、Ｉ／Ｆ信号と呼ぶ）の
伝送だけでなく、前記ホストコンピュータからの電源供
給についても前記ＵＳＢを介することで実現している。
ワー仕様であり、前記ホストコンピュータとの間におけ
るインターフェース信号（以下、Ｉ／Ｆ信号と呼ぶ）の
伝送だけでなく、前記ホストコンピュータからの電源供
給についても前記ＵＳＢを介することで実現している。
【０００９】前記Ｉ／Ｆ信号は前記ホストコンピュータ
とＦＤＤ装置１０に設けられた他ブロック６０との間で
直接入出力される。一方、前記ホストコンピュータから
の供給電源はステッパ回路５０や他ブロック６０等の内
部回路に直接入力されるのではなく、ハイサイドスイッ
チ回路７０を介してから前記内部回路に入力される。
とＦＤＤ装置１０に設けられた他ブロック６０との間で
直接入出力される。一方、前記ホストコンピュータから
の供給電源はステッパ回路５０や他ブロック６０等の内
部回路に直接入力されるのではなく、ハイサイドスイッ
チ回路７０を介してから前記内部回路に入力される。
【００１０】ハイサイドスイッチ回路７０は、前記ホス
トコンピュータから供給される電源電流の大きさを所定
レベルに制限するカレントリミッタである。このハイサ
イドスイッチ回路７０によって電源電流にリミットをか
けることで、ＦＤＤ装置１０と前記ホストコンピュータ
とをプラグ接続する際に生じる電流の立ち上がりをソフ
トにすることができ、突入電流に伴うノイズの発生を抑
制することができる。
トコンピュータから供給される電源電流の大きさを所定
レベルに制限するカレントリミッタである。このハイサ
イドスイッチ回路７０によって電源電流にリミットをか
けることで、ＦＤＤ装置１０と前記ホストコンピュータ
とをプラグ接続する際に生じる電流の立ち上がりをソフ
トにすることができ、突入電流に伴うノイズの発生を抑
制することができる。
【００１１】加えて、ハイサイドスイッチ回路７０の出
力端には、ステッパ回路５０や他ブロック６０と並列に
バイパスコンデンサＣ１が接続されているため、ハイサ
イドスイッチ回路７０の出力に含まれるノイズ成分（交
流成分）をグランドへ逃がすことができる。よって、Ｆ
ＤＤ装置１０への供給電源にノイズが重畳したとして
も、そのノイズによる悪影響がステッパ回路５０や他ブ
ロック６０等の内部回路にまで及ばないようにすること
ができる。
力端には、ステッパ回路５０や他ブロック６０と並列に
バイパスコンデンサＣ１が接続されているため、ハイサ
イドスイッチ回路７０の出力に含まれるノイズ成分（交
流成分）をグランドへ逃がすことができる。よって、Ｆ
ＤＤ装置１０への供給電源にノイズが重畳したとして
も、そのノイズによる悪影響がステッパ回路５０や他ブ
ロック６０等の内部回路にまで及ばないようにすること
ができる。
【００１２】
【発明が解決しようとする課題】前にも述べたように、
前記ＵＳＢを備えたバスパワー仕様のＦＤＤ装置１０に
は外部からの電源供給線を別途設ける必要がないため、
使用者にとっては非常に使い勝手がよい。ただし、前記
ホストコンピュータ側における電源供給の負担を考慮す
るとＦＤＤ装置１０に対する供給電力には制限を課する
必要があり、前記ＵＳＢでは規格上５Ｖ、最大５００ｍ
Ａという厳しい供給電力制限を設けている。そのため、
バスパワー仕様のＦＤＤ装置１０は消費電力を極力抑え
た設計となっており、ステッピングモータ２０も駆動電
流は小さいが高価な高効率仕様のモータが使用されてい
る。
前記ＵＳＢを備えたバスパワー仕様のＦＤＤ装置１０に
は外部からの電源供給線を別途設ける必要がないため、
使用者にとっては非常に使い勝手がよい。ただし、前記
ホストコンピュータ側における電源供給の負担を考慮す
るとＦＤＤ装置１０に対する供給電力には制限を課する
必要があり、前記ＵＳＢでは規格上５Ｖ、最大５００ｍ
Ａという厳しい供給電力制限を設けている。そのため、
バスパワー仕様のＦＤＤ装置１０は消費電力を極力抑え
た設計となっており、ステッピングモータ２０も駆動電
流は小さいが高価な高効率仕様のモータが使用されてい
る。
【００１３】例えば、セルフパワー仕様のＦＤＤ装置
（例えば、デスクトップコンピュータ内蔵型ＦＤＤ装
置）に用いられる低効率仕様のステッピングモータを駆
動させるためには２００〜３００ｍＡといった大電流を
必要とするが、バスパワー仕様のＦＤＤ装置１０に用い
られる高効率仕様のステッピングモータ２０は８０〜９
０ｍＡの小電流で駆動させることができる。
（例えば、デスクトップコンピュータ内蔵型ＦＤＤ装
置）に用いられる低効率仕様のステッピングモータを駆
動させるためには２００〜３００ｍＡといった大電流を
必要とするが、バスパワー仕様のＦＤＤ装置１０に用い
られる高効率仕様のステッピングモータ２０は８０〜９
０ｍＡの小電流で駆動させることができる。
【００１４】ただし、高効率仕様のステッピングモータ
２０は非常に電流を絞り込んで使用する構成であるた
め、ステッピングモータ２０に流れる電流ＩSBがばらつ
くと動作に不具合を生じる恐れがある。電流ＩSBの大き
さはステッパ回路５０に印加される供給電圧に依存して
変動するため、電流ＩSBの精度向上を図るためには前記
供給電圧の変動を抑制する必要がある。そこで、バスパ
ワー仕様のＦＤＤ装置１０ではステッパ回路５０の前段
にレギュレータ回路８０を設けている。
２０は非常に電流を絞り込んで使用する構成であるた
め、ステッピングモータ２０に流れる電流ＩSBがばらつ
くと動作に不具合を生じる恐れがある。電流ＩSBの大き
さはステッパ回路５０に印加される供給電圧に依存して
変動するため、電流ＩSBの精度向上を図るためには前記
供給電圧の変動を抑制する必要がある。そこで、バスパ
ワー仕様のＦＤＤ装置１０ではステッパ回路５０の前段
にレギュレータ回路８０を設けている。
【００１５】このような構成とすることにより、ステッ
パ回路５０には所定電圧Ｖregが印加されるので電流Ｉ
SBのばらつきは減少し、ステッピングモータ２０の動作
を安定化させることができる。また、レギュレータ回路
８０の出力端にはステッパ回路５０と並列にバイパスコ
ンデンサＣ２を設けているので、レギュレータ回路８０
の出力に含まれるノイズ成分（交流成分）をグランドへ
逃がすことができる。
パ回路５０には所定電圧Ｖregが印加されるので電流Ｉ
SBのばらつきは減少し、ステッピングモータ２０の動作
を安定化させることができる。また、レギュレータ回路
８０の出力端にはステッパ回路５０と並列にバイパスコ
ンデンサＣ２を設けているので、レギュレータ回路８０
の出力に含まれるノイズ成分（交流成分）をグランドへ
逃がすことができる。
【００１６】図５はＦＤＤ装置１０に供給される電源電
圧Ｖccとステッピングモータ２０に流れる電流ＩSBとの
関係を示すグラフである。本図の横軸は電源電圧Ｖccの
大きさを表しており、縦軸は電流ＩSBの大きさを表して
いる。なお、図中の実線Ｌ５は電流ＩSBの挙動を示して
いる。また、破線Ｌ６はセルフパワー仕様のＦＤＤ装置
に用いられる低効率仕様のステッピングモータに流れる
電流ＩSSの挙動を参考までに示している。
圧Ｖccとステッピングモータ２０に流れる電流ＩSBとの
関係を示すグラフである。本図の横軸は電源電圧Ｖccの
大きさを表しており、縦軸は電流ＩSBの大きさを表して
いる。なお、図中の実線Ｌ５は電流ＩSBの挙動を示して
いる。また、破線Ｌ６はセルフパワー仕様のＦＤＤ装置
に用いられる低効率仕様のステッピングモータに流れる
電流ＩSSの挙動を参考までに示している。
【００１７】実線Ｌ５で示すように、ステッピングモー
タ２０に流れる電流ＩSBはレギュレータ回路８０の働き
により電源電圧Ｖccに依らず一定値となる領域を有す
る。従って、この領域に電源電圧Ｖccの使用範囲を設定
することで、ステッピングモータ２０を安定して駆動さ
せることができる。この時、電流ＩSBの大きさはレギュ
レータ回路８０とステッパ回路５０の形式によって決定
され、次の（１）式を用いて算出することができる。
タ２０に流れる電流ＩSBはレギュレータ回路８０の働き
により電源電圧Ｖccに依らず一定値となる領域を有す
る。従って、この領域に電源電圧Ｖccの使用範囲を設定
することで、ステッピングモータ２０を安定して駆動さ
せることができる。この時、電流ＩSBの大きさはレギュ
レータ回路８０とステッパ回路５０の形式によって決定
され、次の（１）式を用いて算出することができる。
【数１】
上式中において、Ｖsatはステッパ回路５０内で発生す
るステッパ端子飽和電圧であり、Ｒmonはステッピング
モータ２０の直列抵抗である。
るステッパ端子飽和電圧であり、Ｒmonはステッピング
モータ２０の直列抵抗である。
【００１８】たしかに、上記構成のＦＤＤ装置１０であ
ればステッパ回路５０に対して所定の電圧Ｖregを印加
することができるので、ステッピングモータ２０に流れ
る電流ＩSBを高精度に保つことが可能となる。しかしな
がら、別途レギュレータ回路８０を外付けしなければな
らない構成であるため、コストの増大や基板面積の拡大
を招いてしまうことが課題である。
ればステッパ回路５０に対して所定の電圧Ｖregを印加
することができるので、ステッピングモータ２０に流れ
る電流ＩSBを高精度に保つことが可能となる。しかしな
がら、別途レギュレータ回路８０を外付けしなければな
らない構成であるため、コストの増大や基板面積の拡大
を招いてしまうことが課題である。
【００１９】また、ステッピングモータ２０が高効率仕
様であるか低効率仕様であるかに関わらずステッパ回路
５０を共通して使用するためには、前記ステッピングモ
ータの仕様に応じてレギュレータ回路８０の着脱を行わ
なければならないので、製造工程の面でも非常に能率が
悪い。
様であるか低効率仕様であるかに関わらずステッパ回路
５０を共通して使用するためには、前記ステッピングモ
ータの仕様に応じてレギュレータ回路８０の着脱を行わ
なければならないので、製造工程の面でも非常に能率が
悪い。
【００２０】本発明は上記の問題点に鑑み、レギュレー
タ回路を設けることなく簡易な構成により、モータに流
れる電流の精度向上を実現することができるモータ駆動
装置を提供することを目的とする。
タ回路を設けることなく簡易な構成により、モータに流
れる電流の精度向上を実現することができるモータ駆動
装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るモータ駆動装置においては、モータ
と、前記モータを制御するモータドライバ回路とを有す
るモータ駆動装置において、前記モータドライバ回路は
前記モータへの供給電流を所定のリミット値以下に制限
するカレントリミット機能を有することを特徴としてい
る。
に、本発明に係るモータ駆動装置においては、モータ
と、前記モータを制御するモータドライバ回路とを有す
るモータ駆動装置において、前記モータドライバ回路は
前記モータへの供給電流を所定のリミット値以下に制限
するカレントリミット機能を有することを特徴としてい
る。
【００２２】また、上記構成のモータ駆動装置において
は、前記リミット値の調節手段を設けたことを特徴とし
ている。その際、前記モータドライバ回路の外部に抵抗
を設け、その抵抗の抵抗値を変えることにより前記リミ
ット値を調節する構成にするとよい。
は、前記リミット値の調節手段を設けたことを特徴とし
ている。その際、前記モータドライバ回路の外部に抵抗
を設け、その抵抗の抵抗値を変えることにより前記リミ
ット値を調節する構成にするとよい。
【００２３】また、上記構成のモータ駆動装置において
は、前記リミット値を前記モータの駆動に必要な所定値
にまで引き下げることで、前記モータを定電流駆動させ
ることを特徴としている。もしくは、前記リミット値を
前記モータの駆動に必要な所定値以上に引き上げること
で、前記モータを飽和駆動させることを特徴としてい
る。
は、前記リミット値を前記モータの駆動に必要な所定値
にまで引き下げることで、前記モータを定電流駆動させ
ることを特徴としている。もしくは、前記リミット値を
前記モータの駆動に必要な所定値以上に引き上げること
で、前記モータを飽和駆動させることを特徴としてい
る。
【００２４】なお、上記構成のモータ駆動装置はインタ
ーフェースバスとしてＵＳＢ（Universal Serial Bus）
を備えたバスパワー仕様の装置であることを特徴として
いる。また、前記モータ駆動装置をディスク装置とし、
前記モータをステッピングモータとするとよい。
ーフェースバスとしてＵＳＢ（Universal Serial Bus）
を備えたバスパワー仕様の装置であることを特徴として
いる。また、前記モータ駆動装置をディスク装置とし、
前記モータをステッピングモータとするとよい。
【００２５】
【発明の実施の形態】ここでは、本発明に係るディスク
装置としてフロッピーディスクドライブ装置を例に挙げ
て説明を行う。図１は本発明に係るフロッピーディスク
ドライブ装置の一実施形態を示すブロック図である。図
中（ａ）、（ｂ）にそれぞれ示すフロッピーディスクド
ライブ装置１ａ、１ｂ（以下、ＦＤＤ装置１ａ、１ｂと
呼ぶ）はいずれもインターフェースバスとしてＵＳＢ
（Universal Serial Bus）を備えており、前記ＵＳＢを
介してパソコン等のホストコンピュータ（図示せず）に
接続されている。
装置としてフロッピーディスクドライブ装置を例に挙げ
て説明を行う。図１は本発明に係るフロッピーディスク
ドライブ装置の一実施形態を示すブロック図である。図
中（ａ）、（ｂ）にそれぞれ示すフロッピーディスクド
ライブ装置１ａ、１ｂ（以下、ＦＤＤ装置１ａ、１ｂと
呼ぶ）はいずれもインターフェースバスとしてＵＳＢ
（Universal Serial Bus）を備えており、前記ＵＳＢを
介してパソコン等のホストコンピュータ（図示せず）に
接続されている。
【００２６】なお、図中（ａ）に示すＦＤＤ装置１ａは
バスパワー仕様であり、前記ホストコンピュータとの間
におけるインターフェース信号（以下、Ｉ／Ｆ信号と呼
ぶ）の伝送だけでなく、前記ホストコンピュータからの
電源供給についても前記ＵＳＢを介することで実現して
いる。一方、図中（ｂ）に示すＦＤＤ装置１ｂはセルフ
パワー仕様であり、前記ＵＳＢを介さずに外部から別途
電源供給を受ける構成である。
バスパワー仕様であり、前記ホストコンピュータとの間
におけるインターフェース信号（以下、Ｉ／Ｆ信号と呼
ぶ）の伝送だけでなく、前記ホストコンピュータからの
電源供給についても前記ＵＳＢを介することで実現して
いる。一方、図中（ｂ）に示すＦＤＤ装置１ｂはセルフ
パワー仕様であり、前記ＵＳＢを介さずに外部から別途
電源供給を受ける構成である。
【００２７】まず、図中（ａ）に示すバスパワー仕様の
ＦＤＤ装置１ａについて説明する。本図に示すように、
ＦＤＤ装置１ａは磁気記録媒体であるフロッピーディス
ク４（以下、ディスク４と呼ぶ）に対して信号の読み書
きを行うヘッド３を有している。
ＦＤＤ装置１ａについて説明する。本図に示すように、
ＦＤＤ装置１ａは磁気記録媒体であるフロッピーディス
ク４（以下、ディスク４と呼ぶ）に対して信号の読み書
きを行うヘッド３を有している。
【００２８】ディスク４に対して信号を読み書きする
際、ヘッド３はステッピングモータ２ａによってディス
ク４の半径方向にステップ移動され、信号を読み書きす
べき目的トラックに位置決めがなされる。なお、このス
テッピングモータ２ａは前記ＵＳＢの厳しい供給電力制
限に対応した高効率仕様のステッピングモータであり、
８０〜９０ｍＡの小電流で駆動する。また、ディスク４
はスピンドルモータ（図示せず）によって線速度一定で
回転される。
際、ヘッド３はステッピングモータ２ａによってディス
ク４の半径方向にステップ移動され、信号を読み書きす
べき目的トラックに位置決めがなされる。なお、このス
テッピングモータ２ａは前記ＵＳＢの厳しい供給電力制
限に対応した高効率仕様のステッピングモータであり、
８０〜９０ｍＡの小電流で駆動する。また、ディスク４
はスピンドルモータ（図示せず）によって線速度一定で
回転される。
【００２９】ステッピングモータ２ａの動作はステッピ
ングモータドライバ回路５（以下、ステッパ回路５と呼
ぶ）によって制御される。このステッパ回路５にはコン
トロール回路等を含む他ブロック６から、ヘッド３の移
動量を指示するステップパルスやヘッド３の移動方向を
指示するステップ方向信号等が入力される。ステッパ回
路５はこれらの信号に基づいてステッピングモータ２ａ
を制御する。
ングモータドライバ回路５（以下、ステッパ回路５と呼
ぶ）によって制御される。このステッパ回路５にはコン
トロール回路等を含む他ブロック６から、ヘッド３の移
動量を指示するステップパルスやヘッド３の移動方向を
指示するステップ方向信号等が入力される。ステッパ回
路５はこれらの信号に基づいてステッピングモータ２ａ
を制御する。
【００３０】前記ホストコンピュータとＦＤＤ装置１ａ
との間でやり取りが行われる前記Ｉ／Ｆ信号は、前記Ｕ
ＳＢを介して直接他ブロック６に入出力される。一方、
前記ホストコンピュータからの供給電源はステッパ回路
５や他ブロック６等の内部回路に直接入力されるのでは
なく、ハイサイドスイッチ回路７を介してから前記内部
回路に入力される。
との間でやり取りが行われる前記Ｉ／Ｆ信号は、前記Ｕ
ＳＢを介して直接他ブロック６に入出力される。一方、
前記ホストコンピュータからの供給電源はステッパ回路
５や他ブロック６等の内部回路に直接入力されるのでは
なく、ハイサイドスイッチ回路７を介してから前記内部
回路に入力される。
【００３１】ハイサイドスイッチ回路７は、前記ホスト
コンピュータから供給される電源電流の大きさを所定レ
ベルに制限するカレントリミッタである。このハイサイ
ドスイッチ回路７によって電源電流にリミットをかける
ことで、ＦＤＤ装置１ａと前記ホストコンピュータとを
プラグ接続する際に生じる電流の立ち上がりをソフトに
することができ、突入電流に伴うノイズの発生を抑制す
ることができる。
コンピュータから供給される電源電流の大きさを所定レ
ベルに制限するカレントリミッタである。このハイサイ
ドスイッチ回路７によって電源電流にリミットをかける
ことで、ＦＤＤ装置１ａと前記ホストコンピュータとを
プラグ接続する際に生じる電流の立ち上がりをソフトに
することができ、突入電流に伴うノイズの発生を抑制す
ることができる。
【００３２】加えて、ハイサイドスイッチ回路７の出力
端には、ステッパ回路５や他ブロック６と並列にバイパ
スコンデンサＣ１が接続されているため、ハイサイドス
イッチ回路７の出力に含まれるノイズ成分（交流成分）
をグランドへ逃がすことができる。よって、ＦＤＤ装置
１ａへの供給電源にノイズが重畳したとしても、そのノ
イズによる悪影響がステッパ回路５や他ブロック６等の
内部回路にまで及ばないようにすることができる。
端には、ステッパ回路５や他ブロック６と並列にバイパ
スコンデンサＣ１が接続されているため、ハイサイドス
イッチ回路７の出力に含まれるノイズ成分（交流成分）
をグランドへ逃がすことができる。よって、ＦＤＤ装置
１ａへの供給電源にノイズが重畳したとしても、そのノ
イズによる悪影響がステッパ回路５や他ブロック６等の
内部回路にまで及ばないようにすることができる。
【００３３】ここで、本実施形態のＦＤＤ装置１ａで
は、ハイサイドスイッチ回路７とステッパ回路５との間
に電流検出用の抵抗Ｒｓが設けられている。そして、ス
テッパ回路５では抵抗Ｒｓの両端電圧と所定の基準電圧
とを比較することで、抵抗Ｒｓの両端電圧が前記基準電
圧以下となるように、すなわち抵抗Ｒｓに流れる電流に
制限をかけるようにフィードバック制御が行われる。こ
のようなフィードバック制御によって、ステッピングモ
ータ２ａに流れる電流ＩSBを所定のリミット値以下に制
限することができる。
は、ハイサイドスイッチ回路７とステッパ回路５との間
に電流検出用の抵抗Ｒｓが設けられている。そして、ス
テッパ回路５では抵抗Ｒｓの両端電圧と所定の基準電圧
とを比較することで、抵抗Ｒｓの両端電圧が前記基準電
圧以下となるように、すなわち抵抗Ｒｓに流れる電流に
制限をかけるようにフィードバック制御が行われる。こ
のようなフィードバック制御によって、ステッピングモ
ータ２ａに流れる電流ＩSBを所定のリミット値以下に制
限することができる。
【００３４】上記のフィードバック制御において、ステ
ッパ回路５における前記基準電圧が一定である場合、電
流ＩSBのリミット値は抵抗Ｒｓの抵抗値によって決定さ
れる。従って、前記リミット値がステッピングモータ２
ａの駆動電流（８０〜９０ｍＡ）となるように抵抗Ｒｓ
の抵抗値を調節し、常にステッパ回路５によるカレント
リミットがかかった状態でステッピングモータ２ａを定
電流駆動する構成とすれば、別途レギュレータ回路を設
けることなく電流ＩSBをステッピングモータ２ａの駆動
電流に保つことができる。
ッパ回路５における前記基準電圧が一定である場合、電
流ＩSBのリミット値は抵抗Ｒｓの抵抗値によって決定さ
れる。従って、前記リミット値がステッピングモータ２
ａの駆動電流（８０〜９０ｍＡ）となるように抵抗Ｒｓ
の抵抗値を調節し、常にステッパ回路５によるカレント
リミットがかかった状態でステッピングモータ２ａを定
電流駆動する構成とすれば、別途レギュレータ回路を設
けることなく電流ＩSBをステッピングモータ２ａの駆動
電流に保つことができる。
【００３５】次に、図中（ｂ）に示すセルフパワー仕様
のＦＤＤ装置１ｂについて説明する。なお、前述したバ
スパワー仕様のＦＤＤ装置１ａと同様の構成及び機能を
有する部分については、図中（ａ）と同一の符号を付す
ことで説明を省略し、ここではＦＤＤ装置１ａと異なる
部分について重点的に説明を行う。
のＦＤＤ装置１ｂについて説明する。なお、前述したバ
スパワー仕様のＦＤＤ装置１ａと同様の構成及び機能を
有する部分については、図中（ａ）と同一の符号を付す
ことで説明を省略し、ここではＦＤＤ装置１ａと異なる
部分について重点的に説明を行う。
【００３６】図中（ｂ）に示すように、セルフパワー仕
様のＦＤＤ装置１ｂは前述したバスパワー仕様のＦＤＤ
装置１ａとほとんど同一の構成から成る。ただし、セル
フパワー仕様のＦＤＤ装置１ｂには前記ＵＳＢの厳しい
供給電力制限がないため、ステッピングモータ２ｂとし
て安価な低効率仕様のステッピングモータ（駆動電流２
００〜２５０ｍＡ）を用いることができる。また、ＦＤ
Ｄ装置１ａのようにハイサイドスイッチ回路７を設ける
必要もなく、前記ホストコンピュータからの供給電源は
ステッパ回路５や他ブロック６等の内部回路に直接入力
される。
様のＦＤＤ装置１ｂは前述したバスパワー仕様のＦＤＤ
装置１ａとほとんど同一の構成から成る。ただし、セル
フパワー仕様のＦＤＤ装置１ｂには前記ＵＳＢの厳しい
供給電力制限がないため、ステッピングモータ２ｂとし
て安価な低効率仕様のステッピングモータ（駆動電流２
００〜２５０ｍＡ）を用いることができる。また、ＦＤ
Ｄ装置１ａのようにハイサイドスイッチ回路７を設ける
必要もなく、前記ホストコンピュータからの供給電源は
ステッパ回路５や他ブロック６等の内部回路に直接入力
される。
【００３７】一方、ステッパ回路５に対する外部電源の
供給路にはＦＤＤ装置１ａと同様に電流検出用の抵抗Ｒ
ｓが設けられており、ステッパ回路５では抵抗Ｒｓの両
端電圧と所定の基準電圧とを比較することで、抵抗Ｒｓ
の両端電圧が前記基準電圧以下となるように、すなわち
抵抗Ｒｓに流れる電流に制限をかけるようフィードバッ
ク制御が行われる。このようなフィードバック制御によ
って、ステッピングモータ２ｂに流れる電流ＩSSを所定
のリミット値以下に制限することができる。
供給路にはＦＤＤ装置１ａと同様に電流検出用の抵抗Ｒ
ｓが設けられており、ステッパ回路５では抵抗Ｒｓの両
端電圧と所定の基準電圧とを比較することで、抵抗Ｒｓ
の両端電圧が前記基準電圧以下となるように、すなわち
抵抗Ｒｓに流れる電流に制限をかけるようフィードバッ
ク制御が行われる。このようなフィードバック制御によ
って、ステッピングモータ２ｂに流れる電流ＩSSを所定
のリミット値以下に制限することができる。
【００３８】ただし、本実施形態のＦＤＤ装置１ｂにお
いては、電流ＩSSのリミット値がステッピングモータ２
ｂの駆動電流（２００〜２５０ｍＡ）より大きな値（例
えば４００ｍＡ）となるように抵抗Ｒｓの抵抗値を調節
するとよい。このような構成とすることにより、ステッ
パ回路５によるカレントリミットがはずれた状態でステ
ッピングモータ２ｂに対する電源供給を行うことになる
ので、ステッピングモータ２ｂを飽和駆動させることが
できる。
いては、電流ＩSSのリミット値がステッピングモータ２
ｂの駆動電流（２００〜２５０ｍＡ）より大きな値（例
えば４００ｍＡ）となるように抵抗Ｒｓの抵抗値を調節
するとよい。このような構成とすることにより、ステッ
パ回路５によるカレントリミットがはずれた状態でステ
ッピングモータ２ｂに対する電源供給を行うことになる
ので、ステッピングモータ２ｂを飽和駆動させることが
できる。
【００３９】上記で説明したＦＤＤ装置１ａ、１ｂにお
ける電流ＩSB、ＩSSの制御動作について、図２及び図３
を参照しながらより詳細な説明を行う。図２はステッピ
ングモータ２ａ、２ｂに流れる電流ＩSB、ＩSSとステッ
パ回路５内で発生するステッパ端子飽和電圧Ｖsatとの
関係を示すグラフである。本図の横軸は電流ＩSB、ＩS S
の大きさを表しており、縦軸はステッパ端子飽和電圧Ｖ
satの大きさを表している。なお、図中の実線Ｌ１は電
流ＩSBの挙動を示しており、実線Ｌ２は電流ＩSSの挙動
を示している。
ける電流ＩSB、ＩSSの制御動作について、図２及び図３
を参照しながらより詳細な説明を行う。図２はステッピ
ングモータ２ａ、２ｂに流れる電流ＩSB、ＩSSとステッ
パ回路５内で発生するステッパ端子飽和電圧Ｖsatとの
関係を示すグラフである。本図の横軸は電流ＩSB、ＩS S
の大きさを表しており、縦軸はステッパ端子飽和電圧Ｖ
satの大きさを表している。なお、図中の実線Ｌ１は電
流ＩSBの挙動を示しており、実線Ｌ２は電流ＩSSの挙動
を示している。
【００４０】また、図３はＦＤＤ装置１ａ、１ｂに供給
される電源電圧Ｖccとステッピングモータ２ａ、２ｂに
流れる電流ＩSB、ＩSSとの関係を示すグラフである。本
図の横軸は電源電圧Ｖccの大きさを表しており、縦軸は
電流ＩSB、ＩSSの大きさを表している。なお、図中の実
線Ｌ３は電流ＩSBの挙動を示しており、実線Ｌ４は電流
ＩSSの挙動を示している。
される電源電圧Ｖccとステッピングモータ２ａ、２ｂに
流れる電流ＩSB、ＩSSとの関係を示すグラフである。本
図の横軸は電源電圧Ｖccの大きさを表しており、縦軸は
電流ＩSB、ＩSSの大きさを表している。なお、図中の実
線Ｌ３は電流ＩSBの挙動を示しており、実線Ｌ４は電流
ＩSSの挙動を示している。
【００４１】前述した通り、ＦＤＤ装置１ａでは常にス
テッパ回路５によるカレントリミットがかかった状態で
ステッピングモータ２ａに対する電源供給が行われるよ
うに抵抗Ｒｓの抵抗値が調節される。そのため、図３中
の実線Ｌ３で示すように、電流ＩSBの大きさは所定のリ
ミット値、すなわちステッピングモータ２ａの駆動電流
（８０〜９０ｍＡ）に保持されることになる。このよう
に、本実施形態のＦＤＤ装置１ａでは別途レギュレータ
回路を設けることなく電流ＩSBをステッピングモータ２
ａの駆動電流に保つことができ、簡易な構成でステッピ
ングモータ２ａの動作を安定化させることができる。
テッパ回路５によるカレントリミットがかかった状態で
ステッピングモータ２ａに対する電源供給が行われるよ
うに抵抗Ｒｓの抵抗値が調節される。そのため、図３中
の実線Ｌ３で示すように、電流ＩSBの大きさは所定のリ
ミット値、すなわちステッピングモータ２ａの駆動電流
（８０〜９０ｍＡ）に保持されることになる。このよう
に、本実施形態のＦＤＤ装置１ａでは別途レギュレータ
回路を設けることなく電流ＩSBをステッピングモータ２
ａの駆動電流に保つことができ、簡易な構成でステッピ
ングモータ２ａの動作を安定化させることができる。
【００４２】ただし、電流ＩSBにカレントリミットがか
かった状態では、図２の実線Ｌ１で示すように、ステッ
パ回路５内においてステッパ端子飽和電圧Ｖsatが発生
する。そのため、実際にＦＤＤ装置１ａを構成する際に
はステッパ端子飽和電圧Ｖsa tができる限り小さくよう
に電流ＩSBのリミット値を決定し、そのリミット値を得
るように抵抗Ｒｓの抵抗値を調節するとよい。なお、抵
抗Ｒｓの抵抗値としては、出力の電圧降下を少なくする
ために１Ω以下の値を用いるようにするのがよい。
かった状態では、図２の実線Ｌ１で示すように、ステッ
パ回路５内においてステッパ端子飽和電圧Ｖsatが発生
する。そのため、実際にＦＤＤ装置１ａを構成する際に
はステッパ端子飽和電圧Ｖsa tができる限り小さくよう
に電流ＩSBのリミット値を決定し、そのリミット値を得
るように抵抗Ｒｓの抵抗値を調節するとよい。なお、抵
抗Ｒｓの抵抗値としては、出力の電圧降下を少なくする
ために１Ω以下の値を用いるようにするのがよい。
【００４３】一方、ＦＤＤ装置１ｂではステッパ回路５
によるカレントリミットがはずれた状態でステッピング
モータ２ｂに対する電源供給が行われるように抵抗Ｒｓ
の抵抗値が調節される。そのため、電流ＩSSの大きさは
図３の実線Ｌ４で示すように、外部から供給される電源
電圧Ｖccに依存して変動する。この時、電流ＩSSの大き
さは、次の（２）式によって算出することができる。
によるカレントリミットがはずれた状態でステッピング
モータ２ｂに対する電源供給が行われるように抵抗Ｒｓ
の抵抗値が調節される。そのため、電流ＩSSの大きさは
図３の実線Ｌ４で示すように、外部から供給される電源
電圧Ｖccに依存して変動する。この時、電流ＩSSの大き
さは、次の（２）式によって算出することができる。
【数２】
【００４４】なお、ＦＤＤ装置１ｂにおいてもＦＤＤ装
置１ａと同様に、電流ＩSSのリミット値がステッピング
モータ２ｂの駆動電流（２００〜２５０ｍＡ）となるよ
うに抵抗Ｒｓの抵抗値を調節し、常にステッパ回路５に
よるカレントリミットがかかった状態でステッピングモ
ータ２ｂを駆動する構成とすることも考えられる。しか
し、そのような構成ではステッパ回路５及び抵抗Ｒｓに
よる飽和電圧Ｖsatの増加に伴って、ステッパ回路５内
における消費電力が非常に大きくなってしまい、ステッ
パ回路５内での発熱が問題となるため、あまり実用的で
はない。
置１ａと同様に、電流ＩSSのリミット値がステッピング
モータ２ｂの駆動電流（２００〜２５０ｍＡ）となるよ
うに抵抗Ｒｓの抵抗値を調節し、常にステッパ回路５に
よるカレントリミットがかかった状態でステッピングモ
ータ２ｂを駆動する構成とすることも考えられる。しか
し、そのような構成ではステッパ回路５及び抵抗Ｒｓに
よる飽和電圧Ｖsatの増加に伴って、ステッパ回路５内
における消費電力が非常に大きくなってしまい、ステッ
パ回路５内での発熱が問題となるため、あまり実用的で
はない。
【００４５】それに対して、本実施形態のＦＤＤ装置１
ｂのようにステッパ回路５によるカレントリミットをか
けない構成であれば、図２の実線Ｌ２で示すように、ス
テッパ回路５内で消費される飽和電圧Ｖsatを小さく抑
えることができる。よって、ステッパ回路５内での発熱
量も問題とならない。また、ＦＤＤ装置１ｂに設けられ
た低効率仕様のステッピングモータ２ｂならば、電流Ｉ
SSが少々変動しても十分安定した動作を維持することが
できる。
ｂのようにステッパ回路５によるカレントリミットをか
けない構成であれば、図２の実線Ｌ２で示すように、ス
テッパ回路５内で消費される飽和電圧Ｖsatを小さく抑
えることができる。よって、ステッパ回路５内での発熱
量も問題とならない。また、ＦＤＤ装置１ｂに設けられ
た低効率仕様のステッピングモータ２ｂならば、電流Ｉ
SSが少々変動しても十分安定した動作を維持することが
できる。
【００４６】上記に説明したように、本実施形態のＦＤ
Ｄ装置１ａ、１ｂにおいては、ステッピングモータ２
ａ、２ｂが高効率仕様であるか低効率仕様であるかに応
じて抵抗Ｒｓの抵抗値を調節するだけで、ステッピング
モータ２ａ、２ｂの仕様に関わらずステッパ回路５を共
通して使用することができる。
Ｄ装置１ａ、１ｂにおいては、ステッピングモータ２
ａ、２ｂが高効率仕様であるか低効率仕様であるかに応
じて抵抗Ｒｓの抵抗値を調節するだけで、ステッピング
モータ２ａ、２ｂの仕様に関わらずステッパ回路５を共
通して使用することができる。
【００４７】ここで、ステッパ回路５の外部に設けられ
た抵抗Ｒｓの抵抗値を調節する作業は、従来のようにレ
ギュレータ回路を着脱する作業に比べると非常に容易で
あるため、ＦＤＤ装置の製造工程を大幅に簡略化、高能
率化することが可能となる。また、抵抗Ｒｓはレギュレ
ータ回路に比べると非常に安価であるため、ＦＤＤ装置
のコスト低減に貢献することもできる。
た抵抗Ｒｓの抵抗値を調節する作業は、従来のようにレ
ギュレータ回路を着脱する作業に比べると非常に容易で
あるため、ＦＤＤ装置の製造工程を大幅に簡略化、高能
率化することが可能となる。また、抵抗Ｒｓはレギュレ
ータ回路に比べると非常に安価であるため、ＦＤＤ装置
のコスト低減に貢献することもできる。
【００４８】なお、上記した実施形態ではフロッピーデ
ィスクドライブ装置に本発明を適用した例を挙げて説明
を行ったが、本発明はフロッピーディスクドライブ装置
に限らず、これに類似の磁気ディスク装置や光ディスク
装置などにも幅広く適用することができる。また、モー
タ駆動以外でも大電流出力を有する機器に適用するよう
にしてもよい。
ィスクドライブ装置に本発明を適用した例を挙げて説明
を行ったが、本発明はフロッピーディスクドライブ装置
に限らず、これに類似の磁気ディスク装置や光ディスク
装置などにも幅広く適用することができる。また、モー
タ駆動以外でも大電流出力を有する機器に適用するよう
にしてもよい。
【００４９】
【発明の効果】上記したように、本発明に係るモータ駆
動装置において、モータを制御するモータドライバ回路
は、前記モータへの供給電流を所定のリミット値以下に
制限するカレントリミット機能を有する構成である。こ
こで、前記モータが小電流で駆動する高効率仕様である
場合等、前記モータに流れる電流値のばらつきを抑えた
い場合には、前記リミット値を前記モータの駆動に必要
な所定値にまで引き下げるとよい。
動装置において、モータを制御するモータドライバ回路
は、前記モータへの供給電流を所定のリミット値以下に
制限するカレントリミット機能を有する構成である。こ
こで、前記モータが小電流で駆動する高効率仕様である
場合等、前記モータに流れる電流値のばらつきを抑えた
い場合には、前記リミット値を前記モータの駆動に必要
な所定値にまで引き下げるとよい。
【００５０】このような構成とすることにより、前記モ
ータドライバ回路では常にカレントリミットがかかった
状態となるので、前記モータを定電流駆動することが可
能となる。よって、従来のように別途レギュレータ回路
を設けることなく簡易な構成で、前記モータに流れる電
流を高精度に保つことができる。
ータドライバ回路では常にカレントリミットがかかった
状態となるので、前記モータを定電流駆動することが可
能となる。よって、従来のように別途レギュレータ回路
を設けることなく簡易な構成で、前記モータに流れる電
流を高精度に保つことができる。
【００５１】また、本発明に係るモータ駆動装置には前
記リミット値の調節手段が設けられており、前記リミッ
ト値を前記モータの駆動に必要な所定値にまで引き下げ
たり、前記モータの駆動に必要な所定値以上に引き上げ
たりすることが可能な構成である。
記リミット値の調節手段が設けられており、前記リミッ
ト値を前記モータの駆動に必要な所定値にまで引き下げ
たり、前記モータの駆動に必要な所定値以上に引き上げ
たりすることが可能な構成である。
【００５２】このような構成とすることにより、前記モ
ータドライバ回路におけるカレントリミットをかけるか
否かを適宜選択することができるので、それによって前
記モータを定電流駆動させたり、飽和駆動させたりする
ことが可能となる。従って、前記リミット値の調節を行
うだけで、前記モータの仕様に関わらず前記モータドラ
イバ回路を共通して使用することが可能となり、前記モ
ータドライバ回路の汎用性を高めることができる。
ータドライバ回路におけるカレントリミットをかけるか
否かを適宜選択することができるので、それによって前
記モータを定電流駆動させたり、飽和駆動させたりする
ことが可能となる。従って、前記リミット値の調節を行
うだけで、前記モータの仕様に関わらず前記モータドラ
イバ回路を共通して使用することが可能となり、前記モ
ータドライバ回路の汎用性を高めることができる。
【００５３】さらに、前記リミット値の調節手段として
は、前記モータドライバ回路の外部に抵抗を設け、その
抵抗の抵抗値を変えることで前記リミット値を調節する
構成にするとよい。前記抵抗の抵抗値を調節する作業
は、従来のようにレギュレータ回路を着脱する作業に比
べると非常に容易であるため、モータ駆動装置の製造工
程を大幅に簡略化、高能率化することが可能となる。ま
た、前記抵抗は前記レギュレータ回路に比べると非常に
安価であるため、モータ駆動装置のコスト低減に貢献す
ることもできる。
は、前記モータドライバ回路の外部に抵抗を設け、その
抵抗の抵抗値を変えることで前記リミット値を調節する
構成にするとよい。前記抵抗の抵抗値を調節する作業
は、従来のようにレギュレータ回路を着脱する作業に比
べると非常に容易であるため、モータ駆動装置の製造工
程を大幅に簡略化、高能率化することが可能となる。ま
た、前記抵抗は前記レギュレータ回路に比べると非常に
安価であるため、モータ駆動装置のコスト低減に貢献す
ることもできる。
【００５４】なお、本発明はインターフェースバスとし
てＵＳＢを備えたバスパワー仕様のディスク装置に適用
すると効果的である。前記ＵＳＢを介して電源供給を受
けるバスパワー仕様のディスク装置には、駆動電流の小
さい高効率仕様のステッピングモータが設けられてお
り、前記ステッピングモータに流れる電流値のばらつき
を抑える必要があるが、本発明を適用すれば従来のよう
にレギュレータ回路を設けることなく簡易な構成で、前
記ステッピングモータに流れる電流を高精度に保つこと
ができる。
てＵＳＢを備えたバスパワー仕様のディスク装置に適用
すると効果的である。前記ＵＳＢを介して電源供給を受
けるバスパワー仕様のディスク装置には、駆動電流の小
さい高効率仕様のステッピングモータが設けられてお
り、前記ステッピングモータに流れる電流値のばらつき
を抑える必要があるが、本発明を適用すれば従来のよう
にレギュレータ回路を設けることなく簡易な構成で、前
記ステッピングモータに流れる電流を高精度に保つこと
ができる。
【図１】 本発明に係るフロッピーディスクドライブ装
置の一実施形態を示すブロック図である。
置の一実施形態を示すブロック図である。
【図２】 ステッピングモータ２ａ、２ｂに流れる電流
ＩSB、ＩSSとステッパ回路５内で発生するステッパ端子
飽和電圧Ｖsatとの関係を示すグラフである。
ＩSB、ＩSSとステッパ回路５内で発生するステッパ端子
飽和電圧Ｖsatとの関係を示すグラフである。
【図３】 ＦＤＤ装置１ａ、１ｂに供給される電源電圧
Ｖccとステッピングモータ２ａ、２ｂに流れる電流
ＩSB、ＩSSとの関係を示すグラフである。
Ｖccとステッピングモータ２ａ、２ｂに流れる電流
ＩSB、ＩSSとの関係を示すグラフである。
【図４】 従来のフロッピーディスクドライブ装置の概
略構成を示すブロック図である。
略構成を示すブロック図である。
【図５】 ＦＤＤ装置１０に供給される電源電圧Ｖccと
ステッピングモータ２０に流れる電流ＩSBとの関係を示
すグラフである。
ステッピングモータ２０に流れる電流ＩSBとの関係を示
すグラフである。
１ａ フロッピーディスクドライブ装置（バスパワー
仕様） １ｂ フロッピーディスクドライブ装置（セルフパワ
ー仕様） ２ａ ステッピングモータ（高効率仕様） ２ｂ ステッピングモータ（低効率仕様） ３ ヘッド ４ フロッピーディスク ５ ステッピングモータドライバ回路（ステッパ回
路） ６ 他ブロック ７ ハイサイドスイッチ回路
仕様） １ｂ フロッピーディスクドライブ装置（セルフパワ
ー仕様） ２ａ ステッピングモータ（高効率仕様） ２ｂ ステッピングモータ（低効率仕様） ３ ヘッド ４ フロッピーディスク ５ ステッピングモータドライバ回路（ステッパ回
路） ６ 他ブロック ７ ハイサイドスイッチ回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02P 8/12
G11B 21/08
G11B 21/10
G11B 19/00 501
Claims (6)
- 【請求項１】モータと、前記モータを制御するモータド
ライバ回路とを有するＵＳＢ（Universal Serial Bus）
規格を満たすモータ駆動装置において、前記モータドラ
イバ回路は前記モータへの供給電流をＵＳＢのバスパワ
ー仕様の所定のリミット値以下に制限するカレントリミ
ット機能を備えるとともに、前記リミット値の調節手段
を備えることを特徴とするモータ駆動装置。 - 【請求項２】前記リミット値の調節手段は前記モータド
ライバ回路の外部に設けられた抵抗であり、前記リミッ
ト値は該抵抗の抵抗値を変えることによって調節される
ことを特徴とする請求項１に記載のモータ駆動装置。 - 【請求項３】前記リミット値を前記モータの駆動に必要
な所定値にまで引き下げることで、前記モータを定電流
駆動させることを特徴とする請求項１または請求項２に
記載のモータ駆動装置。 - 【請求項４】前記リミット値を前記モータの駆動に必要
な所定値以上に引き上げることで、前記モータを飽和駆
動させることを特徴とする請求項１または請求項２に記
載のモータ駆動装置。 - 【請求項５】ＵＳＢ（ Universal Serial Bus ）規格を満
たすインターフェースバスと、請求項１〜請求項４のい
ずれかに記載のモータ駆動装置と、を備えたバスパワー
仕様のディスクドライブ装置。 - 【請求項６】前記モータはステッピングモータであり、
請求項１〜請求項４のいずれかに記載のモータ駆動装置
又は請求項５に記載のディスクドライブ装置を備えたデ
ィスク装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000213846A JP3524848B2 (ja) | 2000-07-14 | 2000-07-14 | モータ駆動装置及びこれを用いたディスク装置 |
| US09/903,868 US6870701B2 (en) | 2000-07-14 | 2001-07-13 | Motor driving device and disk device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000213846A JP3524848B2 (ja) | 2000-07-14 | 2000-07-14 | モータ駆動装置及びこれを用いたディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002034294A JP2002034294A (ja) | 2002-01-31 |
| JP3524848B2 true JP3524848B2 (ja) | 2004-05-10 |
Family
ID=18709530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000213846A Expired - Fee Related JP3524848B2 (ja) | 2000-07-14 | 2000-07-14 | モータ駆動装置及びこれを用いたディスク装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6870701B2 (ja) |
| JP (1) | JP3524848B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7184235B2 (en) * | 2005-01-18 | 2007-02-27 | Teac Aerospace Technologies, Inc. | Power management in operating recording media |
| JP5704719B2 (ja) * | 2011-07-08 | 2015-04-22 | 株式会社アイエイアイ | 教示装置及び教示設備 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4383209A (en) * | 1980-10-15 | 1983-05-10 | Minnesota Mining And Manufacturing Company | Control system for transducer positioning motor |
| JPS6317598A (ja) | 1986-07-09 | 1988-01-25 | 三菱電線工業株式会社 | アルミニウムベ−ス絶縁基板の製造方法 |
| JPH0556690A (ja) | 1991-08-22 | 1993-03-05 | Oki Electric Ind Co Ltd | ステツピングモータの電流設定方法 |
| JPH07107789A (ja) * | 1993-09-29 | 1995-04-21 | Matsushita Electric Ind Co Ltd | フロッピーディスク装置 |
| JPH08251992A (ja) * | 1995-03-15 | 1996-09-27 | Alps Electric Co Ltd | ステッピングモータ駆動装置 |
| US6188540B1 (en) * | 1997-09-02 | 2001-02-13 | Seagate Technology Llc | System, method, and device for a regenerative constant velocity park for voice coil motor |
| JP3926031B2 (ja) | 1998-04-15 | 2007-06-06 | ティアック株式会社 | ディスク装置 |
| JP3562563B2 (ja) | 1998-06-12 | 2004-09-08 | ティアック株式会社 | 交換型記録媒体を使用するデ−タ蓄積装置 |
| JP2000029544A (ja) | 1998-07-09 | 2000-01-28 | Canon Inc | 電源制御装置、ｕｓｂ装置、及び電源制御方法 |
| JP2000311422A (ja) * | 1999-04-23 | 2000-11-07 | Teac Corp | ディスク装置 |
-
2000
- 2000-07-14 JP JP2000213846A patent/JP3524848B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-13 US US09/903,868 patent/US6870701B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020015254A1 (en) | 2002-02-07 |
| US6870701B2 (en) | 2005-03-22 |
| JP2002034294A (ja) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080265822A1 (en) | Class G motor drive | |
| US6271978B1 (en) | Power efficient overshoot control for magnetic recording write driver | |
| KR100635414B1 (ko) | 하드 디스크 드라이브 및 그 기록 헤드를 구동하기 위한 집적 회로 | |
| JP3524848B2 (ja) | モータ駆動装置及びこれを用いたディスク装置 | |
| KR100735440B1 (ko) | 반도체장치 및 자기디스크장치 | |
| US6400190B1 (en) | Controlled current undershoot circuit | |
| JP3576983B2 (ja) | 磁気記録装置 | |
| JP3942470B2 (ja) | 磁気ヘッドの駆動回路及び磁気記憶装置 | |
| JP3847527B2 (ja) | インターフェイス回路および信号伝送方法 | |
| JPH0944989A (ja) | 回路の時定数を較正する装置及び方法 | |
| JP4458842B2 (ja) | 周辺装置 | |
| US6462496B1 (en) | Current mode approach to spindle motor current control and rotor position sense | |
| US7457068B2 (en) | Magnetic disk drive with efficient power generation | |
| US6580238B2 (en) | Motor driver | |
| US11922979B2 (en) | Circuit for controlling a resistive circuit | |
| US6282044B1 (en) | 8V ring clamp circuit | |
| JP2002202856A (ja) | データ記憶装置 | |
| JP4642191B2 (ja) | モータドライバ | |
| US20010022699A1 (en) | Differentially driven, current mirror based coil driver | |
| JP2005063355A (ja) | 光ディスク装置及びディスク装置 | |
| JP3722611B2 (ja) | 半導体装置 | |
| JPH06188121A (ja) | ソレノイド駆動回路 | |
| JP2565018B2 (ja) | 突入電流防止回路 | |
| KR910005679Y1 (ko) | 플로피 디스크 드라이브의 스텝모터 전류 제어회로 | |
| JP2007234135A (ja) | 磁気ヘッド駆動回路および磁気記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040213 |
|
| LAPS | Cancellation because of no payment of annual fees |