JP2565018B2 - 突入電流防止回路 - Google Patents
突入電流防止回路Info
- Publication number
- JP2565018B2 JP2565018B2 JP3127572A JP12757291A JP2565018B2 JP 2565018 B2 JP2565018 B2 JP 2565018B2 JP 3127572 A JP3127572 A JP 3127572A JP 12757291 A JP12757291 A JP 12757291A JP 2565018 B2 JP2565018 B2 JP 2565018B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- power supply
- current
- inrush current
- prevention circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は省電力型の磁気テープ装
置に使用される突入電流防止回路に関する。詳しくは、
磁気ヘッドに書き込み電流を供給するヘッド駆動回路へ
の突入電流を防止する突入電流防止回路に関する。
置に使用される突入電流防止回路に関する。詳しくは、
磁気ヘッドに書き込み電流を供給するヘッド駆動回路へ
の突入電流を防止する突入電流防止回路に関する。
【０００２】近年のコンピュータシステムの小型化の要
求に伴って、安定した電源電圧を供給できる小型の電源
回路が必要とされている。また、装置全体の省電力化を
図るうえで、電源容量の低減化が要求されているため
に、電源パス用のコンデンサが電圧の安定化手段として
多く使用されるようになっている。しかし、一般にコン
デンサ充電に際して過大な突入電流が流れると、機器の
正常な動作が阻害される。そこで、特に小型の磁気テー
プ装置ではインダクタンス等を使用して電流制限を行う
必要があった。
求に伴って、安定した電源電圧を供給できる小型の電源
回路が必要とされている。また、装置全体の省電力化を
図るうえで、電源容量の低減化が要求されているため
に、電源パス用のコンデンサが電圧の安定化手段として
多く使用されるようになっている。しかし、一般にコン
デンサ充電に際して過大な突入電流が流れると、機器の
正常な動作が阻害される。そこで、特に小型の磁気テー
プ装置ではインダクタンス等を使用して電流制限を行う
必要があった。
【０００３】ところで、省電力型の磁気テープ装置にお
いて電流制限回路が使用される結果、磁気ヘッドへの書
き込み電流が変化して、誤動作が生じるおそれがある。
そのため、省電力型の磁気テープ装置に突入電流防止回
路を設ける場合に、磁気データの書き込み品質を維持す
ることが重要な課題になる。従って、省電力型の磁気テ
ープ装置に電流制限機能を持たせる場合には、同時に磁
気ヘッドの書き込み動作に使用される電圧変動を抑制す
る必要が生じる。
いて電流制限回路が使用される結果、磁気ヘッドへの書
き込み電流が変化して、誤動作が生じるおそれがある。
そのため、省電力型の磁気テープ装置に突入電流防止回
路を設ける場合に、磁気データの書き込み品質を維持す
ることが重要な課題になる。従って、省電力型の磁気テ
ープ装置に電流制限機能を持たせる場合には、同時に磁
気ヘッドの書き込み動作に使用される電圧変動を抑制す
る必要が生じる。
【０００４】
【従来の技術】従来の電流制御回路としては、一般に突
入電流を防止する制限用インダクタンスが使用されてお
り、過大な電流によるスイッチングトランジスタなどの
素子の破壊を防止するようにしている。
入電流を防止する制限用インダクタンスが使用されてお
り、過大な電流によるスイッチングトランジスタなどの
素子の破壊を防止するようにしている。
【０００５】ところで、コンピュータ用の磁気テープ装
置のように、データの書き込み精度が高くなくてはなら
ないものにあっては、電源Ｖｃｃの最大値が制限されて
いる場合の電源回路にコンデンサを設け、書き込み用の
電源電圧を書き込みに必要とする所定の電圧まで高めて
から、磁気ヘッドに対して書き込み信号を与えている。
そのために、書き込み開始指令とは別に書き込み許可指
令のタイミングで、まず書き込み用の電源回路に通電を
開始し、その後の一定時間遅延したタイミングで、書き
込みヘッドへの通電制御を開始するようにしている。即
ち、書き込み許可指令（ライトイネーブル；ＷＥＮＢ）
に基づいて書き込みヘッドに必要な駆動電源を確保した
あと、実際に磁気ヘッドへの通電が開始される。
置のように、データの書き込み精度が高くなくてはなら
ないものにあっては、電源Ｖｃｃの最大値が制限されて
いる場合の電源回路にコンデンサを設け、書き込み用の
電源電圧を書き込みに必要とする所定の電圧まで高めて
から、磁気ヘッドに対して書き込み信号を与えている。
そのために、書き込み開始指令とは別に書き込み許可指
令のタイミングで、まず書き込み用の電源回路に通電を
開始し、その後の一定時間遅延したタイミングで、書き
込みヘッドへの通電制御を開始するようにしている。即
ち、書き込み許可指令（ライトイネーブル；ＷＥＮＢ）
に基づいて書き込みヘッドに必要な駆動電源を確保した
あと、実際に磁気ヘッドへの通電が開始される。
【０００６】
【発明が解決しようとする課題】図４は従来の書き込み
許可指令（ＷＥＮＢ）のタイミングｔ1 での電流制限状
態を示す信号波形図である。書き込み電圧Ｖｗが立ち上
がる際、電源回路に流れ込む電流Ｉは突入電流制限用の
インダクタンスで所定の大きさＩmax に制限されてい
る。即ち、従来のヘッド駆動回路では、書き込み動作の
開始を指令するタイミングｔ1 で、コンデンサへの充電
電流を制限しながら、実際の書き込み動作に先立って書
き込み用の電源電圧Ｖｗを所定の電圧値まで高めておく
ことができる利点がある。そのため、その後、迅速に磁
気ヘッドへの通電を開始すべく書き込み開始指令（ＷＣ
ＯＮ）を与えることも可能になる。
許可指令（ＷＥＮＢ）のタイミングｔ1 での電流制限状
態を示す信号波形図である。書き込み電圧Ｖｗが立ち上
がる際、電源回路に流れ込む電流Ｉは突入電流制限用の
インダクタンスで所定の大きさＩmax に制限されてい
る。即ち、従来のヘッド駆動回路では、書き込み動作の
開始を指令するタイミングｔ1 で、コンデンサへの充電
電流を制限しながら、実際の書き込み動作に先立って書
き込み用の電源電圧Ｖｗを所定の電圧値まで高めておく
ことができる利点がある。そのため、その後、迅速に磁
気ヘッドへの通電を開始すべく書き込み開始指令（ＷＣ
ＯＮ）を与えることも可能になる。
【０００７】しかし、突入電流制限用のインダクタンス
は次の書き込み開始指令（ＷＣＯＮ）のタイミングｔ2
で再び流れ始める書き込み電流Ｉに対しても制限的に働
くため、書き込み電圧Ｖｗが一時的に低下する。突入電
流を防止する作用をしていたインダクタンスによってタ
イミングｔ2 で書き込み電圧Ｖｗが一時的に低下すれ
ば、磁気ヘッドによる正常なデータの書き込みが保証さ
れなくなる。この場合に、異常検出回路を設けて電源状
態を監視し、書き込みデータのエラー（ＥＲＲ）をチェ
ックしながら書き込み動作を行えば、書き込み開始時に
テープ位置を確認するために使用される非データ領域の
バースト信号の先頭部分が不確定になり、逆にエラーチ
ェックをしない場合にはジッタなどの影響を回避するた
めに、無駄な非データ領域を設定しなくてはならない。
従って、書き込み電圧の低下を監視している異常検出回
路における検出精度を、ある程度まで緩和し、あるいは
検出のタイミングを遅らせ、書き込み電圧の低下に対処
していた。
は次の書き込み開始指令（ＷＣＯＮ）のタイミングｔ2
で再び流れ始める書き込み電流Ｉに対しても制限的に働
くため、書き込み電圧Ｖｗが一時的に低下する。突入電
流を防止する作用をしていたインダクタンスによってタ
イミングｔ2 で書き込み電圧Ｖｗが一時的に低下すれ
ば、磁気ヘッドによる正常なデータの書き込みが保証さ
れなくなる。この場合に、異常検出回路を設けて電源状
態を監視し、書き込みデータのエラー（ＥＲＲ）をチェ
ックしながら書き込み動作を行えば、書き込み開始時に
テープ位置を確認するために使用される非データ領域の
バースト信号の先頭部分が不確定になり、逆にエラーチ
ェックをしない場合にはジッタなどの影響を回避するた
めに、無駄な非データ領域を設定しなくてはならない。
従って、書き込み電圧の低下を監視している異常検出回
路における検出精度を、ある程度まで緩和し、あるいは
検出のタイミングを遅らせ、書き込み電圧の低下に対処
していた。
【０００８】このように、従来の突入電流防止回路にあ
っては、省電力型の磁気テープ装置に適用して精度良く
書き込み動作を行わせようとするには、電圧変動を十分
に抑制しなくてはならいないという問題点があった。
っては、省電力型の磁気テープ装置に適用して精度良く
書き込み動作を行わせようとするには、電圧変動を十分
に抑制しなくてはならいないという問題点があった。
【０００９】本発明はこのような点に鑑みてなされたも
のであり、一旦書き込みが可能な電源電圧が確保された
あとは、ヘッド駆動回路への電流制限手段による影響を
回避し、安定して書き込み動作が可能な突入電流防止回
路を提供することを目的とする。
のであり、一旦書き込みが可能な電源電圧が確保された
あとは、ヘッド駆動回路への電流制限手段による影響を
回避し、安定して書き込み動作が可能な突入電流防止回
路を提供することを目的とする。
【００１０】
【課題を解決するための手段】図１は、上記目的を達成
する本発明の原理を説明するブロック図である。この図
１において、磁気テープ用の磁気ヘッド１にはヘッド駆
動回路２からの書き込み電流が供給される。電源手段３
は、この磁気ヘッド１に指令される書き込み許可指令
（ＷＥＮＢ）に応じてヘッド駆動回路２に書き込み用電
源を供給するものである。なお、この書き込み用電源の
出力電圧Ｖｗは、電源パス用のコンデンサ４によって安
定化されている。また、ヘッド駆動回路２の異常を検出
する異常検出手段５を設けて、磁気ヘッド１による書き
込み状態をチェックすることも可能である。
する本発明の原理を説明するブロック図である。この図
１において、磁気テープ用の磁気ヘッド１にはヘッド駆
動回路２からの書き込み電流が供給される。電源手段３
は、この磁気ヘッド１に指令される書き込み許可指令
（ＷＥＮＢ）に応じてヘッド駆動回路２に書き込み用電
源を供給するものである。なお、この書き込み用電源の
出力電圧Ｖｗは、電源パス用のコンデンサ４によって安
定化されている。また、ヘッド駆動回路２の異常を検出
する異常検出手段５を設けて、磁気ヘッド１による書き
込み状態をチェックすることも可能である。
【００１１】電流制限手段６は、電源Ｖｃｃと電源手段
３との間に直列に挿入された例えばインダクタンスであ
って、上記電源手段３に流れる突入電流を制限するため
のものである。スイッチ手段７は、書き込み許可指令
（ＷＥＮＢ）が発生した後に、ある時間だけ遅れて発生
する書き込み開始指令（ＷＣＯＮ）に同期してオンさ
れ、電流制限手段６の作用を無効にするように構成され
ている。
３との間に直列に挿入された例えばインダクタンスであ
って、上記電源手段３に流れる突入電流を制限するため
のものである。スイッチ手段７は、書き込み許可指令
（ＷＥＮＢ）が発生した後に、ある時間だけ遅れて発生
する書き込み開始指令（ＷＣＯＮ）に同期してオンさ
れ、電流制限手段６の作用を無効にするように構成され
ている。
【００１２】
【作用】本発明では、書き込み許可指令（ＷＥＮＢ）の
タイミングでは電流制限手段６によって突入電流を制限
し、その後、書き込み開始指令（ＷＣＯＮ）に基づいて
電源手段３から書き込み電流が供給される時点では、ス
イッチ手段７が電流制限手段６を短絡して電源Ｖｃｃを
直接に電源手段３に接続するように作用する。
タイミングでは電流制限手段６によって突入電流を制限
し、その後、書き込み開始指令（ＷＣＯＮ）に基づいて
電源手段３から書き込み電流が供給される時点では、ス
イッチ手段７が電流制限手段６を短絡して電源Ｖｃｃを
直接に電源手段３に接続するように作用する。
【００１３】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図２は本発明を実施するための磁気テープ装置
の書き込み用の磁気ヘッド１とその突入電流防止回路の
構成を示すブロック図である。ヘッド駆動回路２は書き
込み開始指令（ＷＣＯＮ）、及び上記磁気ヘッド１から
磁気テープに書き込まれるデータ（ライトデータ；ＷＲ
ＩＴＥ ＤＡＴＡ）によって制御されるアンドゲート２
１，２２を備え、アンドゲート２２に入力するライトデ
ータは、インバータ２３により反転される。ドライブ用
のトランジスタ２４，２５は、各コレクタがそれぞれ磁
気ヘッド１のコイルの各端子に接続され、エミッタ側は
いずれも接地されている。また磁気ヘッド１のコイルの
各端子には、それぞれ抵抗２６，２７を介して書き込み
用の電源電圧Ｖｗが供給されている。そしてトランジス
タ２４のベースには、アンドゲート２１の出力が与えら
れ、トランジスタ２５のベースに、アンドゲート２２の
出力が与えられている。これにより、磁気ヘッド１に流
れる電流の方向が決定される。
明する。図２は本発明を実施するための磁気テープ装置
の書き込み用の磁気ヘッド１とその突入電流防止回路の
構成を示すブロック図である。ヘッド駆動回路２は書き
込み開始指令（ＷＣＯＮ）、及び上記磁気ヘッド１から
磁気テープに書き込まれるデータ（ライトデータ；ＷＲ
ＩＴＥ ＤＡＴＡ）によって制御されるアンドゲート２
１，２２を備え、アンドゲート２２に入力するライトデ
ータは、インバータ２３により反転される。ドライブ用
のトランジスタ２４，２５は、各コレクタがそれぞれ磁
気ヘッド１のコイルの各端子に接続され、エミッタ側は
いずれも接地されている。また磁気ヘッド１のコイルの
各端子には、それぞれ抵抗２６，２７を介して書き込み
用の電源電圧Ｖｗが供給されている。そしてトランジス
タ２４のベースには、アンドゲート２１の出力が与えら
れ、トランジスタ２５のベースに、アンドゲート２２の
出力が与えられている。これにより、磁気ヘッド１に流
れる電流の方向が決定される。
【００１４】電源手段３は、増幅器３１、スイッチング
トランジスタ３２及び２つの抵抗３３，３４から構成さ
れている。増幅器３１の−入力端子には、書き込み電圧
用の基準信号（ＷＤＡＣ）が入力し、＋入力端子には、
スイッチングトランジスタ３２のコレクタと接地との間
に直列接続された２つの抵抗３３，３４の接続点の電位
が与えられている。これら２つの抵抗３３，３４は、増
幅器３１のフィードバック用の抵抗として設けられてお
り、それぞれの抵抗値をａ，ｂとした場合に、増幅器３
１から基準信号（ＷＤＡＣ）を（ａ＋ｂ）／ｂ倍して出
力する。この増幅器３１の出力は、書き込み許可指令
（ＷＥＮＢ）によって制御されてスイッチングトランジ
スタ３２のベースに与えられていて、このトランジスタ
３２のコレクタ電位によって決定される書き込み用の電
源電圧Ｖｗが一定になるように制御している。
トランジスタ３２及び２つの抵抗３３，３４から構成さ
れている。増幅器３１の−入力端子には、書き込み電圧
用の基準信号（ＷＤＡＣ）が入力し、＋入力端子には、
スイッチングトランジスタ３２のコレクタと接地との間
に直列接続された２つの抵抗３３，３４の接続点の電位
が与えられている。これら２つの抵抗３３，３４は、増
幅器３１のフィードバック用の抵抗として設けられてお
り、それぞれの抵抗値をａ，ｂとした場合に、増幅器３
１から基準信号（ＷＤＡＣ）を（ａ＋ｂ）／ｂ倍して出
力する。この増幅器３１の出力は、書き込み許可指令
（ＷＥＮＢ）によって制御されてスイッチングトランジ
スタ３２のベースに与えられていて、このトランジスタ
３２のコレクタ電位によって決定される書き込み用の電
源電圧Ｖｗが一定になるように制御している。
【００１５】また、スイッチングトランジスタ３２のコ
レクタと接地との間には、電源電圧安定化のための電源
パス用のコンデンサ４が、２つの抵抗３３，３４の直列
回路と並列に接続されている。これによって、磁気ヘッ
ド１には抵抗２６，２７を介して書き込み用の電源電圧
Ｖｗに基づく定常電流が供給される。
レクタと接地との間には、電源電圧安定化のための電源
パス用のコンデンサ４が、２つの抵抗３３，３４の直列
回路と並列に接続されている。これによって、磁気ヘッ
ド１には抵抗２６，２７を介して書き込み用の電源電圧
Ｖｗに基づく定常電流が供給される。
【００１６】異常検出手段５は、そこに設定されている
基準電圧値に基づいて、磁気ヘッド１への書き込み電圧
の低下を検出するためのライトチェック回路５０を含ん
でいる。このライトチェック回路５０にはコンデンサ４
の充電電流により決定される書き込み用の電源電圧Ｖｗ
が供給され、基準電圧値に基づくスライスレベルと比較
して、電源異常をチェックする。またドライブ用のトラ
ンジスタ２４，２５の各コレクタ側の電圧信号が入力さ
れ、書き込み動作時のパルスチェックを実行している。
基準電圧値に基づいて、磁気ヘッド１への書き込み電圧
の低下を検出するためのライトチェック回路５０を含ん
でいる。このライトチェック回路５０にはコンデンサ４
の充電電流により決定される書き込み用の電源電圧Ｖｗ
が供給され、基準電圧値に基づくスライスレベルと比較
して、電源異常をチェックする。またドライブ用のトラ
ンジスタ２４，２５の各コレクタ側の電圧信号が入力さ
れ、書き込み動作時のパルスチェックを実行している。
【００１７】電流制限手段６は、電源Ｖｃｃとスイッチ
ングトランジスタ３２との間に直列に挿入されているイ
ンダクタンス６０と、このインダクタンス６０に並列に
接続された抵抗６１，６２を含む。インダクタンス６０
は電源手段３に流れる突入電流を制限するためのもので
あり、抵抗６１，６２は突入電流の通電時の応答性を改
善するためのものである。
ングトランジスタ３２との間に直列に挿入されているイ
ンダクタンス６０と、このインダクタンス６０に並列に
接続された抵抗６１，６２を含む。インダクタンス６０
は電源手段３に流れる突入電流を制限するためのもので
あり、抵抗６１，６２は突入電流の通電時の応答性を改
善するためのものである。
【００１８】スイッチ手段７には、書き込み開始指令
（ＷＣＯＮ）が供給されていて、インバータ７１でＬ
（低レベル）に反転されたこのＷＣＯＮが抵抗７２を介
してｐチャネルのＦＥＴ７３のゲート電圧を形成してい
る。ＦＥＴ７３のソース・ドレイン間には逆電圧阻止ダ
イオード７４が接続され、更に上記インダクタンス６０
の両端子間に接続されている。またインバータ７１の出
力側には、プルアップのため抵抗７５を介して電源Ｖｃ
ｃが供給されている。
（ＷＣＯＮ）が供給されていて、インバータ７１でＬ
（低レベル）に反転されたこのＷＣＯＮが抵抗７２を介
してｐチャネルのＦＥＴ７３のゲート電圧を形成してい
る。ＦＥＴ７３のソース・ドレイン間には逆電圧阻止ダ
イオード７４が接続され、更に上記インダクタンス６０
の両端子間に接続されている。またインバータ７１の出
力側には、プルアップのため抵抗７５を介して電源Ｖｃ
ｃが供給されている。
【００１９】次に、上記構成の突入電流防止回路を有す
る磁気テープ装置における書き込み動作を、図３に基づ
いて説明する。図３には、書き込み許可指令（ＷＥＮ
Ｂ）がタイミングｔ1 で立ち上がった後の書き込み電圧
Ｖｗ、通電電流Ｉ１２、書き込み開始指令（ＷＣＯ
Ｎ）、及びエラーチェック出力（ＥＲＲ）の波形を示し
ている。ＷＥＮＢがＬレベルからＨレベルに変化して、
電源Ｖｃｃから通電電流Ｉ１２がコンデンサ４に流れ
て、書き込み動作の開始を磁気ヘッド１に指令するに足
りるＶｗが形成される。その場合に、スイッチ手段７の
ＦＥＴ７３が非動作状態にあるから、インダクタンス６
０によって電源手段３への通電電流Ｉ１２の突入電流値
はＩmax 、例えば２〜３Ａ程度に抑えられ、コンデンサ
４への充電電流は制限される。コンデンサ４の充電が完
了すると、通電電流Ｉ１２は殆ど零になる。
る磁気テープ装置における書き込み動作を、図３に基づ
いて説明する。図３には、書き込み許可指令（ＷＥＮ
Ｂ）がタイミングｔ1 で立ち上がった後の書き込み電圧
Ｖｗ、通電電流Ｉ１２、書き込み開始指令（ＷＣＯ
Ｎ）、及びエラーチェック出力（ＥＲＲ）の波形を示し
ている。ＷＥＮＢがＬレベルからＨレベルに変化して、
電源Ｖｃｃから通電電流Ｉ１２がコンデンサ４に流れ
て、書き込み動作の開始を磁気ヘッド１に指令するに足
りるＶｗが形成される。その場合に、スイッチ手段７の
ＦＥＴ７３が非動作状態にあるから、インダクタンス６
０によって電源手段３への通電電流Ｉ１２の突入電流値
はＩmax 、例えば２〜３Ａ程度に抑えられ、コンデンサ
４への充電電流は制限される。コンデンサ４の充電が完
了すると、通電電流Ｉ１２は殆ど零になる。
【００２０】タイミングｔ1 から一定時間経過して、ラ
イトデータに同期するタイミングｔ 2 で、書き込み開始
指令（ＷＣＯＮ）がＬレベルからＨレベルに変化し、ア
ンドゲート２１，２２を介してドライブ用のトランジス
タ２４，２５のいずれか一方を駆動する。ここで、磁気
ヘッド１の抵抗値をＲｈ、抵抗２６，２７の抵抗値を共
にＲｉ、トランジスタ２４，２５のコレクタエミッタ間
抵抗での電圧降下分を０．４とすると、電源Ｖｃｃから
コンデンサ４に流れ込む電流値Ｉｃは、Ｉ１２≒（Ｖｗ
−０．４）／（Ｒｉ＋Ｒｈ）＝Ｉｃとなる。即ち、書き
込みが開始された時に、ＦＥＴ７３が動作してインダク
タンス６０での電圧降下分が零になると、タイミングｔ
2 で書き込み電圧Ｖｗは通電電流Ｉ１２が零からＩｃに
変化する場合でも、Ｖｗは変動しない。このようにイン
ダクタンス６０をＦＥＴ７３で短絡することにより、磁
気ヘッド１の書き込み動作に際して図３に破線で示すよ
うな一時的な電圧降下が発生せず、これを原因とするエ
ラーチェック出力ＥＲＲも発生しなくなる。したがっ
て、エラーチェック回路５０の検出精度を緩和すること
なく安定した書き込み電圧Ｖｗを確保できる。
イトデータに同期するタイミングｔ 2 で、書き込み開始
指令（ＷＣＯＮ）がＬレベルからＨレベルに変化し、ア
ンドゲート２１，２２を介してドライブ用のトランジス
タ２４，２５のいずれか一方を駆動する。ここで、磁気
ヘッド１の抵抗値をＲｈ、抵抗２６，２７の抵抗値を共
にＲｉ、トランジスタ２４，２５のコレクタエミッタ間
抵抗での電圧降下分を０．４とすると、電源Ｖｃｃから
コンデンサ４に流れ込む電流値Ｉｃは、Ｉ１２≒（Ｖｗ
−０．４）／（Ｒｉ＋Ｒｈ）＝Ｉｃとなる。即ち、書き
込みが開始された時に、ＦＥＴ７３が動作してインダク
タンス６０での電圧降下分が零になると、タイミングｔ
2 で書き込み電圧Ｖｗは通電電流Ｉ１２が零からＩｃに
変化する場合でも、Ｖｗは変動しない。このようにイン
ダクタンス６０をＦＥＴ７３で短絡することにより、磁
気ヘッド１の書き込み動作に際して図３に破線で示すよ
うな一時的な電圧降下が発生せず、これを原因とするエ
ラーチェック出力ＥＲＲも発生しなくなる。したがっ
て、エラーチェック回路５０の検出精度を緩和すること
なく安定した書き込み電圧Ｖｗを確保できる。
【００２１】なお、書き込み許可指令（ＷＥＮＢ）は、
例えばファイルプロテクト有無をチェックして、磁気テ
ープの書き込み禁止指令がない場合などに形成される。
例えばファイルプロテクト有無をチェックして、磁気テ
ープの書き込み禁止指令がない場合などに形成される。
【００２２】上記の説明では、スイッチ手段７にはオン
抵抗の小さなＦＥＴを使用している実施例を示している
が、他のトランジスタによって構成することもできる。
また、磁気ヘッド１のコイルにセンタタップを有する構
造のものを使用する場合にも、ヘッド駆動回路２への電
流制限手段による影響を回避することができる。
抵抗の小さなＦＥＴを使用している実施例を示している
が、他のトランジスタによって構成することもできる。
また、磁気ヘッド１のコイルにセンタタップを有する構
造のものを使用する場合にも、ヘッド駆動回路２への電
流制限手段による影響を回避することができる。
【００２３】
【発明の効果】以上説明したように、本発明では電流制
限手段における電圧降下を書き込み開始指令に同期する
スイッチ手段により回避するように、突入電流防止回路
を構成した。このため、省電力型の磁気テープ装置に使
用して突入電流を防止するヘッド駆動回路への電流制限
手段による影響を回避し、一旦書き込みが可能な電源電
圧が確保されたあとは、安定した書き込み動作が確保さ
れるから、書き込み開始時の非データ領域先頭部分にお
けるバースト信号の書き込み品質を保証できる。しかも
書き込み電圧の異常検出手段を設ける場合でも、その検
出精度を高めることが可能になる。したがって、磁気テ
ープへの書き込みデータの品質が向上する。
限手段における電圧降下を書き込み開始指令に同期する
スイッチ手段により回避するように、突入電流防止回路
を構成した。このため、省電力型の磁気テープ装置に使
用して突入電流を防止するヘッド駆動回路への電流制限
手段による影響を回避し、一旦書き込みが可能な電源電
圧が確保されたあとは、安定した書き込み動作が確保さ
れるから、書き込み開始時の非データ領域先頭部分にお
けるバースト信号の書き込み品質を保証できる。しかも
書き込み電圧の異常検出手段を設ける場合でも、その検
出精度を高めることが可能になる。したがって、磁気テ
ープへの書き込みデータの品質が向上する。
【図１】本発明の原理を説明するブロック図である。
【図２】本発明を磁気テープ装置の書き込み用の磁気ヘ
ッドに適用した場合の構成を示すブロック図である。
ッドに適用した場合の構成を示すブロック図である。
【図３】本発明の書き込み動作を説明するタイミング図
である。
である。
【図４】従来の書き込み開始時の電流制限状態を示すタ
イミング図である。
イミング図である。
１ 磁気ヘッド ２ ヘッド駆動回路 ３ 電源手段 ４ コンデンサ ５ 異常検出手段 ６ インダクタンス ７ スイッチ手段
Claims (4)
- 【請求項１】 磁気テープ用の磁気ヘッド（１）に書き
込み電流を供給するヘッド駆動回路（２）への突入電流
を防止する突入電流防止回路において、前記磁気ヘッド
（１）に指令される書き込み許可指令（WENB）に応じて
前記ヘッド駆動回路（２）に書き込み用電源を供給する
電源手段（３）と、前記電源手段（３）に流れる突入電
流を制限する電流制限手段（６）と、前記書き込み許可
のタイミング信号（WENB）に対して遅れて発生する書き
込み開始指令（WCON）に同期して前記電流制限手段
（６）を無効にするスイッチ手段（７）と、を有するこ
とを特徴とする突入電流防止回路。 - 【請求項２】 設定されている基準電圧値に基づいて前
記磁気ヘッド（１）への書き込み電圧の低下を検出する
異常検出手段（５）を有することを特徴とする請求項１
記載の突入電流防止回路。 - 【請求項３】 前記電源手段（３）は、電源電圧安定化
のための電源パス用のコンデンサ（４）を有しているこ
とを特徴とする請求項１記載の突入電流防止回路。 - 【請求項４】 前記スイッチ手段（７）は、前記書き込
み開始指令（WCON）をゲート信号としてオンオフ動作す
るトランジスタスイッチを有していることを特徴とする
請求項１記載の突入電流防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3127572A JP2565018B2 (ja) | 1991-05-30 | 1991-05-30 | 突入電流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3127572A JP2565018B2 (ja) | 1991-05-30 | 1991-05-30 | 突入電流防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04353605A JPH04353605A (ja) | 1992-12-08 |
| JP2565018B2 true JP2565018B2 (ja) | 1996-12-18 |
Family
ID=14963367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3127572A Expired - Fee Related JP2565018B2 (ja) | 1991-05-30 | 1991-05-30 | 突入電流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565018B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7872447B2 (en) | 2006-12-25 | 2011-01-18 | Panasonic Corporation | Electrical storage apparatus for use in auxiliary power supply supplying electric power from electric storage device upon voltage drop of main power supply |
-
1991
- 1991-05-30 JP JP3127572A patent/JP2565018B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7872447B2 (en) | 2006-12-25 | 2011-01-18 | Panasonic Corporation | Electrical storage apparatus for use in auxiliary power supply supplying electric power from electric storage device upon voltage drop of main power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04353605A (ja) | 1992-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5799199A (en) | Memory device in which electrical power consumption of power circuit thereof is reduced during an idle state | |
| EP1766629B1 (en) | Power supply voltage detection circuitry and methods for use of the same | |
| JPH0522983B2 (ja) | ||
| US6456148B2 (en) | Circuit and method for writing to a memory disk | |
| US6617834B2 (en) | Switched power supply with voltage regulator having PWM with hysteretic loop controller and method for operating and using same | |
| US6512645B1 (en) | Circuit and method for writing to a memory disk with a boosted voltage | |
| JP2565018B2 (ja) | 突入電流防止回路 | |
| JPS5855591B2 (ja) | バブルメモリ・ユニット用電源装置 | |
| JPH0827882B2 (ja) | 磁気ディスク装置のデータ保護回路 | |
| US4769724A (en) | Magnetic head drive apparatus which uses a common current source for the read/write head and the erasing head | |
| JP3150013B2 (ja) | 負荷オープン検出回路 | |
| US7426087B2 (en) | Information recording apparatus | |
| JP4171158B2 (ja) | ライト電流の供給方法 | |
| JPS62121906A (ja) | 書き込み回路 | |
| JP2860321B2 (ja) | ヒューズタイプ半導体メモリの書込み回路 | |
| KR910005679Y1 (ko) | 플로피 디스크 드라이브의 스텝모터 전류 제어회로 | |
| JPH0727657B2 (ja) | 光ディスク装置の光源駆動装置 | |
| JPH11275759A (ja) | 電子回路における突入電流抑制回路 | |
| JPH07121841A (ja) | 磁気ヘッド断線検出回路 | |
| JPS6160508B2 (ja) | ||
| JPH0360363A (ja) | 電源制御装置 | |
| JPS58111143A (ja) | 磁気記録再生装置 | |
| JPS5922287B2 (ja) | 情報記録装置 | |
| JPS59227005A (ja) | 磁気記録装置の消去回路 | |
| JPH1069702A (ja) | 磁気ディスク装置の電圧異常検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |