JP2860321B2 - ヒューズタイプ半導体メモリの書込み回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ヒューズタイプ半導体メモリ（以下、デ
バイスという。）の書込み回路についてのものである。

［従来の技術］ 従来は、デバイスのデータ書込みには、電流フォース
書込み方式が採用されている。

電流フォース書込み方式は、デバイスの書込み信号に
電流を用いる方式で、デバイスに定電流を流すことによ
りデバイスの書込みをする。

次に、書込み前後のデバイスのメモリセル構造を第４
図と第５図により説明する。

第４図は書込み前のデバイスのメモリセル構造であ
り、第５図は書込み後のデバイスのメモリセル構造であ
る。

第５図では、セル表面のアルミスパイクがＰ領域に進
入してショートしており、これによりデバイスにデータ
が書き込まれる。

次に、電流フォース書込み方式を採用したデバイス書
込み回路を第６図により説明する。

第６図の21と22は定電流源、23と24はスイッチ、25は
比較電圧、26は比較器、27はデバイスである。

次に、デバイス27に対する書込みを第７図により説明
する。

第７図アは、書き込もうとするデバイス27が未書込み
状態かどうかをチェックするための電流パルスである。

第７図アでは、スイッチ23をオン、スイッチ24をオフ
にして、デバイス27に定電流パルスI₁を加え、このとき
の出力電圧を比較器26で比較電圧25と比較することによ
り、未書込み状態かどうかを判定する。

第７図イは、デバイス27に書込みをするための定電流
パルスである。

デバイス27が未書込み状態であれば、スイッチ23をオ
フ、スイッチ24をオンにしてデバイス27に定電流パルス
I₂を加え、デバイス27にデータを書き込む。

第７図ウは、デバイス27の書込み状態を判定するため
の定電流パルスである。

第７図イによりデバイス27に書込み後、スイッチ23を
オン、スイッチ24をオフにして、再び定電流パルスI₁を
加え、書込みを判定する。第７図ウで、書込みがされて
いないことがかわれば、デバイス27を不良と判定する。

第７図ウで、デバイス27が良品であることが確認され
ると、第７図エのように、さらに数個の定電流I₂パルス
を加え、確実に書込みをする。

第７図オでは、スイッチ23をオン、スイッチ24をオフ
にして定電流パルスI₁を加え、デバイス27の書込み状態
を判定する。

［発明が解決しようとする課題］ デバイス27へのデータ書込みは、書込み信号に定電流
を用いる電流フォース書込み方式が一般的である。

しかし、電流フォース書込み方式では書込み用定電流
源22と判定用定電流源21を切り換える際に、電流値が一
時的にゼロになるため、デバイス27の中には、内部状態
が変化してしまうものがある。

一方、電圧書込み方式では、デバイスの書込み信号に
電圧を用いるため、電流書込み方式と異なり、電圧を連
続的に切り換えることができる。

この発明は、デバイスへの書込みに電圧書込み方式を
採用し、デバイスに連続して書込み用電圧を供給すると
ともに、帰還ループにより過電圧が供給されないように
したデバイスの書込み回路の提供を目的とする。

［課題を解決するための手段］ この目的を達成するために、この発明では、複数の入
力電圧をそれぞれオンオフする切換スイッチ１と、切換
スイッチ１の出力を入力とする主増幅器２と、主増幅器
２の出力が接続されるバッファ増幅器３と、バッファ増
幅器３の出力に接続される電流検出用の抵抗4Aと、抵抗
4Aの両端に接続される第１の差動増幅器6Aと、第１の差
動増幅器6Aの出力と比較電圧７を入力とする比較器6B
と、抵抗4Aの両端に接続される第２の差動増幅器4Bとを
備え、主増幅器２に帰還ループ14で帰還し、比較器6Bの
出力をバッファ増幅器３に帰還してデバイス８に対する
過電流を制御する。

次に、この発明による電流フォース書込み方式を採用
したデバイスの書込み回路の構成図を第１図により説明
する。

第１図の１は切換スイッチ、２は主増幅器、３はバッ
ファ増幅器、は電流検出回路、５はＩ−Ｖ変換、６は電
流クランプ回路、７は比較電圧、８はデバイスである。

入力電圧11、12、13は、切換スイッチ１で高速に切り
換えられる。切り換えられた電圧は主増幅器２、バッフ
ァ増幅器３を通してデバイス８への書込み電圧となる。

電流検出回路４は、デバイス８に流れる電流を検出す
る回路で、検出された電流はＩ−Ｖ変換５で電圧に換算
され、電流検出出力として取り出される。

この回路により、デバイス８の書込み開始から終了ま
での電流値を常に知ることができる。

電流クランプ回路６は、デバイス８に対して過電流が
流れないように、バッファ増幅器３を制御する回路であ
る。

［実施例］ 次に、第１図の実施例の回路図を第２図により説明す
る。

第２図の4Aは電流検出用の抵抗、4Bは差動増幅器、6A
は差動増幅器、6Bは比較器、14帰還ループであり、その
他は第１図と同じものである。

第１図の電流検出回路４は、第２図では抵抗4Aと差動
増幅器4Bで構成され、電流クランプ回路６は抵抗4A、差
動増幅器6A及び比較器6Bで構成される。

入力電圧11〜13はスイッチ1A〜1Cで連続して切り換え
られ、主増幅器２の入力となる。

主増幅器２の出力は、バッファ増幅器３の入力に接続
される。

次に、デバイス８に対する電圧供給状態を第３図によ
り説明する。

第２図では、入力電圧11は6V、入力電圧12は12V、入
力電圧13は20Vに設定されている。

最初に、スイッチ1Aをオンにし、6Vをデバイス８に加
える。この状態からスイッチ1Bをオンにし、12Vを加
え、続けてスイッチ1Cをオンにして20Vを加える。

さらに続けて6Vを加えると、デバイス８には第３図に
示すような出力電圧波形が連続して供給される。

抵抗4Aに電流が流れると、抵抗4Aの両端に電位差が生
じる。抵抗4Aの両端電圧が電流クランプ回路６の差動増
幅器6Aの入力になる。差動増幅器6Aの出力からは、抵抗
4Aに流れた電流が電圧に換算された出力として取り出さ
れる。

差動増幅器6Aの出力は、比較器6Bの一方の入力とな
り、差動増幅器6Aの他の入力には、比較電圧７が加えら
れる。

比較電圧７は、デバイス８の書込み電圧の値に設定さ
れている。比較器6Bは、差動増幅器6Aの出力と比較電圧
７を比較し、デバイス８に対し過電流が流れないように
バッファ増幅器３の出力を制御する。

さらに、抵抗4Aの出力は、帰還ループ14で主増幅器に
帰還される。

また同時に、抵抗4Aの両端の電圧は電流検出回路４の
差動増幅器4Bの入力にも接続されている。差動増幅器4B
の出力は、抵抗4Aに流れた電流が電圧に換算されて電流
検出出力となる。

電流検出回路４の出力でデバイス８に流れる電流を監
視することができ、デバイス８への書き込み完了の電流
値を知ることができる。

［発明の効果］ この発明によれば、デバイスへの書込みに電圧書込み
方式を採用し、デバイスに連続して書込み用電圧を供給
するとともに、デバイスに過電圧が供給されないように
帰還ループを採用しているので、状態設定から書込み開
始、書込み終了まで連続して電圧を加えておく必要のあ
るデバイスへの書込みをすることができる。

【図面の簡単な説明】

第１図はこの発明による電圧フォース書込み方式を採用
したデバイスの書込み回路の構成図、第２図は第１図の
実施例の回路図、第３図はデバイス８に対する電圧供給
状態説明図、第４図と第５図は書込み前後のデバイスの
メモリセル構造説明図、第６図は電流フォース書込み方
式を採用したデバイス書込み回路図、第７図はデバイス
27に対する書込み説明図である。 １……切換スイッチ、２……主増幅器、 ３……バッファ増幅器、４……電流検出回路、 4A……電流検出用の抵抗、 4B……差動増幅器、５……I/V変換、 ６……電流クランプ回路、6A……差動増幅器、 6B……比較器、７……比較電圧、 ８……デバイス、11〜13……入力電圧、 14……帰還ループ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数の入力電圧をそれぞれオンオフする切
   換スイッチ（１）と、 切換スイッチ（１）の出力を入力とする主増幅器（２）
   と、 主増幅器（２）の出力が接続されるバッファ増幅器
   （３）と、 バッファ増幅器（３）の出力に接続される電流検出用の
   抵抗（4A）と、 抵抗（4A）の両端に接続される第１の差動増幅器（6A）
   と、 第１の差動増幅器（6A）の出力と、デバイス（８）の書
   込み電圧値に設定されている比較電圧（７）とを入力と
   する比較器（6B）と、 抵抗（4A）の両端に接続される第２の差動増幅器（4B）
   とを備え、 主増幅器（２）に帰還ループ（14）で帰還し、比較器
   （6B）の出力をバッファ増幅器（３）に帰還してデバイ
   ス（８）に対する過電流を制御することを特徴とするヒ
   ューズタイプ半導体メモリの書込み回路。